CN113112951B - 扫描电路和显示面板 - Google Patents
扫描电路和显示面板 Download PDFInfo
- Publication number
- CN113112951B CN113112951B CN202110476705.0A CN202110476705A CN113112951B CN 113112951 B CN113112951 B CN 113112951B CN 202110476705 A CN202110476705 A CN 202110476705A CN 113112951 B CN113112951 B CN 113112951B
- Authority
- CN
- China
- Prior art keywords
- transistor
- node
- signal
- clock signal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 19
- 230000000694 effects Effects 0.000 abstract description 32
- 230000004044 response Effects 0.000 description 34
- 230000015556 catabolic process Effects 0.000 description 30
- 238000006731 degradation reaction Methods 0.000 description 30
- 230000007774 longterm Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 230000009471 action Effects 0.000 description 11
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明实施例公开了一种扫描电路和显示面板。扫描电路包括输入模块、第一输出模块、第二输出模块和输出控制模块;第一输出模块包括第一输出单元和第二输出单元,第一输出模块通过第一输出单元或第二输出单元将第一电位信号传输至扫描电路的输出端,以避免第一输出单元和第二输出单元中的晶体管长期受到偏置电压的作用;第二输出模块包括第三输出单元和第四输出单元,第二输出模块通过第三输出单元或第四输出单元将第二电位信号传输至扫描电路的输出端,以避免第三输出单元和第四输出单元中的晶体管长期受到偏置电压的作用。通过本方案的扫描电路提供发光控制信号时,有助于改善偏压温度应力对发光控制信号的稳定性的影响,以提升显示效果。
Description
技术领域
本发明实施例涉及显示技术领域,尤其涉及一种扫描电路和显示面板。
背景技术
随着显示技术的发展,人们对于显示面板的性能要求越来越高。
显示面板通常包括扫描电路,现有扫描电路中的晶体管的栅极长时间受到偏置电压的作用时,会产生偏压温度应力(Bias Temperature Stress,BTS)效应,使晶体管无法正常关断,导致显示面板出现闪屏现象,影响了显示面板的显示效果。
发明内容
本发明实施例提供一种扫描电路和显示面板,以提升扫描电路的输出信号的稳定性,改善显示面板的闪屏现象,并提升显示效果。
第一方面,本发明实施例提供了一种扫描电路,包括:输入模块、第一输出模块、第二输出模块和输出控制模块;
所述输入模块用于根据起始信号和第一时钟信号控制第一节点和第二节点的电位;所述输出控制模块用于根据所述第一节点的电位、所述第二节点的电位、所述第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号控制第三节点、第四节点、第五节点和第六节点的电位;
所述第一输出模块包括第一输出单元和第二输出单元,所述第一输出模块用于在所述第三节点的电位、所述第四节点的电位、所述第三时钟信号和所述第四时钟信号的控制下,通过所述第一输出单元或所述第二输出单元将第一电位信号传输至所述扫描电路的输出端;
所述第二输出模块包括第三输出单元和第四输出单元,所述第二输出模块用于在所述第五节点的电位、所述第六节点的电位、所述第三时钟信号和所述第四时钟信号的控制下,通过所述第三输出单元或所述第四输出单元将第二电位信号传输至所述扫描电路的输出端。
可选地,所述输出控制模块包括第一输出控制单元、第二输出控制单元、第三输出控制单元和第四输出控制单元;
所述第一输出控制单元用于根据所述第一节点的电位、所述第一时钟信号和所述第四时钟信号控制所述第三节点的电位,所述第二输出控制单元用于根据所述第一节点的电位、所述第二时钟信号和所述第三时钟信号控制所述第四节点的电位,并在至少部分工作阶段内,控制所述第三节点的信号和所述第四节点的信号中的一个为导通电平信号,另一个为导通和关断交替的电平信号;
所述第三输出控制单元用于根据所述第二节点的电位、所述第一时钟信号和所述第四时钟信号控制所述第五节点的电位,所述第四输出控制单元用于根据所述第二节点的电位、所述第二时钟信号和所述第三时钟信号控制所述第六节点的电位,并在至少部分工作阶段内,控制所述第五节点的信号和所述第六节点的信号中的一个为导通电平信号,另一个为关断电平信号。这样有助于避免各输出单元中的晶体管长期受到偏置电压的作用而出现性能退化,以提升扫描电路的输出信号的稳定性。
可选地,所述第一输出控制单元包括第一晶体管和第二晶体管;所述第一晶体管的栅极和所述第二晶体管的栅极均接入所述第四时钟信号,所述第一晶体管的第二极和所述第二晶体管的第二极均连接所述第三节点,所述第一晶体管的第一极连接所述第一节点,所述第二晶体管的第一极接入所述第一时钟信号;
所述第二输出控制单元包括第三晶体管和第四晶体管;所述第三晶体管的栅极和所述第四晶体管的栅极均接入所述第三时钟信号,所述第三晶体管的第二极和所述第四晶体管的第二极均连接所述第四节点,所述第三晶体管的第一极接入所述第二时钟信号,所述第四晶体管的第一极连接所述第一节点;
所述第三输出控制单元包括第五晶体管和第六晶体管;所述第五晶体管的栅极和所述第六晶体管的栅极均接入所述第四时钟信号,所述第五晶体管的第二极和所述第六晶体管的第二极均连接所述第五节点,所述第五晶体管的第一极连接所述第二节点,所述第六晶体管的第一极接入所述第一时钟信号;
所述第四输出控制单元包括第七晶体管和第八晶体管;所述第七晶体管的栅极和所述第八晶体管的栅极均接入所述第三时钟信号,所述第七晶体管的第二极和所述第八晶体管的第二极均连接所述第六节点,所述第七晶体管的第一极接入所述第二时钟信号,所述第八晶体管的第一极连接所述第二节点;
所述第一晶体管、所述第四晶体管、所述第六晶体管和所述第七晶体管的沟道类型相同;所述第二晶体管、所述第三晶体管、所述第五晶体管和所述第八晶体管的沟道类型相同,并与所述第一晶体管、所述第四晶体管、所述第六晶体管和所述第七晶体管的沟道类型不同。这样有助于避免各输出单元中的晶体管长期受到偏置电压的作用而出现性能退化,以提升扫描电路的输出信号的稳定性。
可选地,所述第三时钟信号和所述第四时钟信号的周期是所述第一时钟信号和所述第二时钟信号的周期的2倍。这样有助于避免各输出单元中的晶体管长期受到偏置电压的作用而出现性能退化,以提升扫描电路的输出信号的稳定性。
可选地,在至少部分工作阶段内,所述第三节点的信号和所述第四节点的信号中的一个为导通电平信号,另一个为导通和关断交替的电平信号;所述第一输出单元用于在所述第三节点的电位和所述第四时钟信号的控制下,将所述第一电位信号传输至所述扫描电路的输出端;所述第二输出单元用于在所述第四节点的电位和所述第三时钟信号的控制下,将所述第一电位信号传输至所述扫描电路的输出端。这样有助于避免第一输出单元和第二输出单元中的晶体管长期受到偏置电压的作用而出现性能退化,以提升扫描电路的输出信号的稳定性。
可选地,所述第一输出单元包括第九晶体管和第十晶体管;所述第九晶体管的栅极接入所述第四时钟信号,所述第九晶体管的第一极接入所述第一电位信号,所述第九晶体管的第二极连接所述第十晶体管的第一极,所述第十晶体管的栅极连接所述第三节点,所述第十晶体管的第二极连接所述扫描电路的输出端;所述第一输出单元将所述第一电位信号传输至所述扫描电路的输出端时,所述第四时钟信号和所述第三节点的信号均为导通电平信号;
所述第二输出单元包括第十一晶体管和第十二晶体管;所述十一晶体管的栅极接入所述第三时钟信号,所述第十一晶体管的第一极接入所述第一电位信号,所述第十一晶体管的第二极连接所述第十二晶体管的第一极,所述第十二晶体管的栅极连接所述第四节点,所述第十二晶体管的第二极连接所述扫描电路的输出端;所述第二输出单元将所述第一电位信号传输至所述扫描电路的输出端时,所述第三时钟信号和所述第四节点的信号均为导通电平信号;
优选地,所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管均为N沟道晶体管。这样有助于避免第一输出单元和第二输出单元中的晶体管长期受到偏置电压的作用而出现性能退化,以提升扫描电路的输出信号的稳定性。
可选地,在至少部分工作阶段内,所述第五节点的信号和所述第六节点的信号中的一个为导通电平信号,另一个为关断电平信号;所述第三输出单元用于在所述第五节点的电位和所述第四时钟信号的控制下,将所述第二电位信号传输至所述扫描电路的输出端;所述第四输出单元用于在所述第六节点的电位和所述第三时钟信号的控制下,将所述第二电位信号传输至所述扫描电路的输出端。这样有助于避免第三输出单元和第四输出单元中的晶体管长期受到偏置电压的作用而出现性能退化,以提升扫描电路的输出信号的稳定性。
可选地,所述第三输出单元包括第十三晶体管和第十四晶体管;所述第十三晶体管的栅极接入所述第四时钟信号,所述第十三晶体管的第一极接入所述第二电位信号,所述第十三晶体管的第二极连接所述第十四晶体管的第一极,所述第十四晶体管的栅极连接所述第五节点,所述第十四晶体管的第二极连接所述扫描电路的输出端;所述第三输出单元将所述第二电位信号传输至所述扫描电路的输出端时,所述第四时钟信号和所述第五节点的信号均为导通电平信号;
所述第四输出单元包括第十五晶体管和第十六晶体管;所述第十五晶体管的栅极接入所述第三时钟信号,所述第十五晶体管的第一极接入所述第二电位信号,所述第十五晶体管的第二极连接所述第十六晶体管的第一极,所述第十六晶体管的栅极连接所述第六节点,所述第十六晶体管的第二极连接所述扫描电路的输出端;所述第四输出单元将所述第二电位信号传输至所述扫描电路的输出端时,所述第三时钟信号和所述第六节点的信号均为导通电平信号;
优选地,所述第十三晶体管、所述第十四晶体管、所述第十五晶体管和所述第十六晶体管均为P沟道晶体管。这样有助于避免第三输出单元和第四输出单元中的晶体管长期受到偏置电压的作用而出现性能退化,以提升扫描电路的输出信号的稳定性。
可选地,所述输入模块包括第十七晶体管和存储电容;所述第十七晶体管的栅极接入所述第一时钟信号,所述第十七晶体管的第一极接入所述起始信号,所述第十七晶体管的第二极连接所述存储电容的第一极板,所述存储电容的第二极板接入所述第二电位信号。这样有助于对第一节点和第二节点的电位进行控制。
第二方面,本发明实施例还提供了一种显示面板,包括多个如第一方面所述的扫描电路,多个所述扫描电路级联连接。
本发明实施例提供的扫描电路和显示面板,通过输入模块根据起始信号和第一时钟信号控制第一节点和第二节点的电位,通过输出控制模块根据第一节点的电位、第二节点的电位、第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号,控制第三节点至第六节点的电位,通过第一输出模块根据第三节点的电位、第四节点的电位、第三时钟信号和第四时钟信号,控制第一输出单元和第二输出单元相互配合工作,使二者交替将第一电位信号传输至扫描电路的输出端,通过第二输出模块根据第五节点的电位、第六节点的电位、第三时钟信号和第四时钟信号,控制第三输出单元和第四输出单元相互配合工作,使二者交替将第二电位信号传输至扫描电路的输出端。本发明实施例的技术方案,可实现在第一输出单元和第二输出单元中的一个输出单元工作时,避免另一个输出单元中的晶体管长期受到偏置电压的作用而出现性能退化,以在第二输出模块工作时,降低第一输出模块中的输出单元无法完全关断的概率,同理,在第三输出单元和第四输出单元中的一个输出单元工作时,避免另一个输出单元中的晶体管长期受到偏置电压的作用而出现性能退化,以在第一输出模块工作时,降低第二输出模块中的输出单元无法完全关断的概率,以提升扫描电路的输出信号的稳定性。通过本发明实施例提供的扫描电路提供发光控制信号时,与现有技术相比,本方案能够改善插黑需求的提升带来的偏压温度应力效应,以提升发光控制信号的稳定性,从而改善显示面板的闪屏现象,并提升显示效果。
附图说明
图1是现有技术中的扫描电路的电路结构示意图;
图2是本发明实施例提供的一种扫描电路的模块结构示意图;
图3是本发明实施例提供的另一种扫描电路的模块结构示意图;
图4是本发明实施例提供的另一种扫描电路的模块结构示意图;
图5是本发明实施例提供的另一种扫描电路的模块结构示意图;
图6是本发明实施例提供的一种扫描电路的电路结构示意图;
图7是本发明实施例提供的一种扫描电路的驱动时序图;
图8是本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术所述,现有扫描电路中的晶体管的栅极长时间受到偏置电压的作用时,会产生偏压温度应力BTS效应,使晶体管无法正常关断,导致显示面板出现闪屏现象,影响了显示面板的显示效果。经发明人研究发现,出现上述问题的原因在于:为满足显示面板的调光需求,需要对显示画面进行插黑,然而现有的显示面板结构在插黑状态下,显示面板内部的薄膜晶体管的栅极受到偏置电压的作用,产生明显的BTS效应,对插黑状态造成影响,导致显示面板出现闪屏现象。示例性地,图1是现有技术中的扫描电路的电路结构示意图,如图1所示,该扫描电路的具体结构包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、第一电容C1、第二电容C2和第三电容C3。在第一电位信号VGH、第二电位信号VGL、时钟信号ECK1及时钟信号ECK2的作用下,该扫描电路可实现将输入信号EIN移位输出,得到输出信号EM OUT。图1所示的扫描电路可以是发光控制电路,发光控制电路的输出信号EM OUT,可作为像素电路的发光控制信号。以第一电位信号VGH是高电平信号,第二电位信号VGL是低电平信号,发光控制信号中的低电平信号是导通电平信号为例进行说明,在插黑状态下,该扫描电路通过晶体管M9输出第一电位信号VGH,同时晶体管M4和晶体管M8处于导通状态,随着插黑需求的提高,晶体管M4、晶体管M8和晶体管M9的栅极长时间受到负压偏置,会产生负偏压温度应力(Negative BiasTemperature Stress,NBTS)效应,使晶体管的性能出现退化,导致晶体管M4、晶体管M8和晶体管M9在本应处于关断状态的阶段无法完全关断,使扫描电路的输出信号EM OUT不稳定。另外,当扫描电路通过晶体管M10输出第二电位信号VGL时,晶体管M2和晶体管M6处于导通状态,若晶体管M2、晶体管M6和晶体管M10长时间受到负压偏置,也会产生NBTS效应,导致其在本应处于关断状态的阶段无法完全关断,造成扫描电路的输出信号EM OUT不稳定。若输出信号EM OUT不稳定,会影响显示面板中的发光器件的发光状态,导致显示面板出现闪屏现象,对显示效果造成影响。
针对上述问题,本发明实施例提供了一种扫描电路。图2是本发明实施例提供的一种扫描电路的模块结构示意图,如图2所示,该扫描电路包括:输入模块10、第一输出模块20、第二输出模块30和输出控制模块40;
输入模块10用于根据起始信号IN和第一时钟信号E1控制第一节点N1和第二节点N2的电位;输出控制模块40用于根据第一节点N1的电位、第二节点N2的电位、第一时钟信号E1、第二时钟信号E2、第三时钟信号E3和第四时钟信号E4控制第三节点N3、第四节点N4、第五节点N5和第六节点N6的电位;
第一输出模块20包括第一输出单元21和第二输出单元22,第一输出模块20用于在第三节点N3的电位、第四节点N4的电位、第三时钟信号E3和第四时钟信号E4的控制下,通过第一输出单元21或第二输出单元22将第一电位信号VGH传输至扫描电路的输出端O2;
第二输出模块30包括第三输出单元31和第四输出单元32,第二输出模块30用于在第五节点N5的电位、第六节点N6的电位、第三时钟信号E3和第四时钟信号E4的控制下,通过第三输出单元31或第四输出单元32将第二电位信号VGL传输至扫描电路的输出端O2。
其中,起始信号IN为脉冲信号。第一电位信号VGH与第二电位信号VGL的电位相反,例如第一电位信号VGH为高电平信号时,第二电位信号VGL为低电平信号,或者第一电位信号VGH为低电平信号时,第二电位信号VGL为高电平信号,本实施例及下文的各实施例中,均以第一电位信号VGH是高电平信号,第二电位信号VGL是低电平信号为例进行示意性说明。
具体地,输入模块10根据起始信号IN和第一时钟信号E1控制第一节点N1和第二节点N2的电位,是指输入模块10能够响应于第一时钟信号E1的导通电平信号,根据扫描电路的输入端O1的起始信号IN的电位,控制第一节点N1和第二节点N2的电位。输出控制模块40根据第一节点N1的电位、第二节点N2的电位、第一时钟信号E1、第二时钟信号E2、第三时钟信号E3和第四时钟信号E4控制第三节点N3至第六节点N6的电位,是指输出控制模块40能够响应于第三时钟信号E3和第四时钟信号E4,根据第一节点N1的电位、第二节点N2的电位、第一时钟信号E1的电位和第二时钟信号E2的电位,控制第三节点N3至第六节点N6的电位。例如,输出控制模块40可以响应于第三时钟信号E3和第四时钟信号E4,根据第一节点N1的电位、第一时钟信号E1的电位或者第二时钟信号E2的电位,控制第三节点N3和第四节点N4的电位,并根据第二节点N2的电位、第一时钟信号E1的电位或者第二时钟信号E2的电位,控制第五节点N5和第六节点N6的电位。
第一输出模块20在第三节点N3的电位、第四节点N4的电位、第三时钟信号E3和第四时钟信号E4的控制下,通过第一输出单元21或第二输出单元22将第一电位信号VGH传输至扫描电路的输出端O2,是指第一输出模块20能够响应于第三节点N3和第四时钟信号E4的导通电平信号,通过第一输出单元21将第一电位信号VGH传输至扫描电路的输出端O2,或者响应于第四节点N4和第三时钟信号E3的导通电平信号,通过第二输出单元22将第一电位信号VGH传输至扫描电路的输出端O2。
第二输出模块30在第五节点N5的电位、第六节点N6的电位、第三时钟信号E3和第四时钟信号E4的控制下,通过第三输出单元31或第四输出单元32将第二电位信号VGL传输至扫描电路的输出端O2,是指第二输出模块30能够响应于第五节点N5和第四时钟信号E4的导通电平信号,通过第三输出单元31将第二电位信号VGL传输至扫描电路的输出端O2,或者响应于第六节点N6和第三时钟信号E3的导通电平信号,通过第四输出单元32将第二电位信号VGL传输至扫描电路的输出端O2。
示例性地,输出控制模块40可对第三节点N3和第四节点N4的电位进行控制,并结合第三时钟信号E3和第四时钟信号E4的控制,使第一输出单元21和第二输出单元22相互配合进行工作,例如在第一输出模块20将第一电位信号VGH传输至扫描电路的输出端O2的阶段内,一半时间通过第一输出单元21传输第一电位信号VGH,一半时间通过第二输出单元22传输第一电位信号VGH。当第一输出单元21和第二输出单元22均包括晶体管,且第一输出单元21中的晶体管响应于第三节点N3和第四时钟信号E4的导通电平信号工作,第二输出单元22中的晶体管响应于第四节点N4和第三时钟信号E3的导通电平信号工作时,本方案可实现通过第一输出单元21或第二输出单元22交替传输第一电位信号VGH,在一个输出单元传输第一电位信号VGH时,另一个输出单元停止传输第一电位信号VGH,避免两个输出单元中的晶体管的栅极长期受到偏置电压带来的偏压温度应力,以降低输出单元中的晶体管的性能出现退化的概率,从而避免输出单元在本应处于关断状态时(例如在第二输出模块30将第二电位信号VGL传输至扫描电路的输出端O2时,第一输出模块20中的输出单元应处于关断状态)出现无法完全关断的情况,进而提升扫描电路的输出端O2的输出信号的稳定性。
同理,输出控制模块40可对第五节点N5和第六节点N6的电位进行控制,并结合第三时钟信号E3和第四时钟信号E4的控制,使第三输出单元31和第四输出单元32相互配合进行工作,例如在第二输出模块30将第二电位信号VGL传输至扫描电路的输出端O2的阶段内,一半时间通过第三输出单元31传输第二电位信号VGL,一半时间通过第四输出单元32传输第二电位信号VGL。当第三输出单元31和第四输出单元32均包括晶体管,且第三输出单元31中的晶体管响应于第五节点N5和第四时钟信号E4的导通电平信号工作,第四输出单元32中的晶体管响应于第六节点N6和第三时钟信号E3的导通电平信号工作时,本方案可实现通过第三输出单元31和第四输出单元32交替传输第二电位信号VGL,在一个输出单元传输第二电位信号VGL时,另一个输出单元停止传输第二电位信号VGL,避免输出单元中的晶体管的栅极长期受到偏置电压带来的偏压温度应力,以降低输出单元中的晶体管的性能出现退化的概率,从而避免输出单元在本应处于关断状态时(例如在第一输出模块20将第一电位信号VGH传输至扫描电路的输出端O2时,第二输出模块30中的输出单元应处于关断状态)出现无法完全关断的情况,进而提升扫描电路的输出端O2的输出信号的稳定性。
本发明实施例的技术方案,通过输入模块根据起始信号和第一时钟信号控制第一节点和第二节点的电位,通过输出控制模块根据第一节点的电位、第二节点的电位、第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号,控制第三节点至第六节点的电位,通过第一输出模块根据第三节点的电位、第四节点的电位、第三时钟信号和第四时钟信号,控制第一输出单元和第二输出单元相互配合工作,使二者交替将第一电位信号传输至扫描电路的输出端,通过第二输出模块根据第五节点的电位、第六节点的电位、第三时钟信号和第四时钟信号,控制第三输出单元和第四输出单元相互配合工作,使二者交替将第二电位信号传输至扫描电路的输出端。本发明实施例的技术方案,可实现在第一输出单元和第二输出单元中的一个输出单元工作时,避免另一个输出单元中的晶体管长期受到偏置电压的作用而出现性能退化,以在第二输出模块工作时,降低第一输出模块中的输出单元无法完全关断的概率,同理,在第三输出单元和第四输出单元中的一个输出单元工作时,避免另一个输出单元中的晶体管长期受到偏置电压的作用而出现性能退化,以在第一输出模块工作时,降低第二输出模块中的输出单元无法完全关断的概率,以提升扫描电路的输出信号的稳定性。通过本发明实施例提供的扫描电路提供发光控制信号时,与现有技术相比,本方案能够改善插黑需求的提升带来的偏压温度应力效应,以提升发光控制信号的稳定性,从而改善显示面板的闪屏现象,并提升显示效果。
图3是本发明实施例提供的另一种扫描电路的模块结构示意图,如图3所示,在上述方案的基础上,可选地,设置输出控制模块40包括第一输出控制单元41、第二输出控制单元42、第三输出控制单元43和第四输出控制单元44;第一输出控制单元41用于根据第一节点N1的电位、第一时钟信号E1和第四时钟信号E4控制第三节点N3的电位,第二输出控制单元42用于根据第一节点N1的电位、第二时钟信号E2和第三时钟信号E3控制第四节点N4的电位,以在至少部分工作阶段内,控制第三节点N3和第四节点N4中的一个为导通电平信号,另一个为导通和关断交替的电平信号;第三输出控制单元43用于根据第二节点N2的电位、第一时钟信号E1和第四时钟信号E4控制第五节点N5的电位,第四输出控制单元44用于根据第二节点N2的电位、第二时钟信号E2和第三时钟信号E3控制第六节点N6的电位,以在至少部分工作阶段内,控制第五节点N5和第六节点N6中的一个为导通电平信号,另一个为关断电平信号,关断电平信号与导通电平信号的电位相反。
示例性地,第一输出控制单元41能够响应于第四时钟信号E4的导通电平信号,根据第一节点N1的电位或第一时钟信号E1,控制第三节点N3的电位,第二输出控制单元42能够响应于第三时钟信号E3的导通电平信号,根据第一节点N1的电位或第二时钟信号E2,控制第四节点N4的电位,以在至少部分工作阶段内,控制第三节点N3和第四节点N4中的一个为导通电平信号,另一个为导通和关断交替的电平信号。其中,导通和关断交替的电平信号,即导通电平信号和关断电平信号交替出现的交变电平信号。例如,在第一输出模块20将第一电位信号VGH传输至扫描电路的输出端O2时,若第三节点N3为导通电平信号,则第四节点N4为导通和关断交替的电平信号,结合第三时钟信号E3和第四时钟信号E4的控制,可实现通过第一输出单元21传输第一电位信号VGH,同时第二输出单元22受到第四节点N4的导通和关断交替的电平信号的作用,在第二输出单元22包括晶体管,且该晶体管的栅极连接第四节点N4时,由于第四节点N4时而为低电平,时而为高电平,本方案可避免第二输出单元22中的晶体管长期受到偏置电压(若该晶体管为P沟道晶体管,则偏置电压近似为低电平信号对应的电压,若该晶体管为N沟道晶体管,则偏置电压近似为高电平信号对应的电压)的作用而出现性能退化,以在第二输出模块工作时,对第二输出单元22中的晶体管的栅压进行恢复,降低第二输出单元22中的晶体管出现无法完全关断的概率。
同理,若第四节点N4为高电平信号,则第三节点N3为导通和关断交替的电平信号,结合第三时钟信号E3和第四时钟信号E4的控制,可实现通过第二输出单元22传输第一电位信号VGH,同时第一输出单元21受到第三节点N3的导通和关断交替的电平信号的作用,可避免第一输出单元21中的晶体管长期受到偏置电压的作用而出现性能退化,以在第二输出模块工作时,对第一输出单元21中的晶体管的栅压进行恢复,降低第一输出单元21中的晶体管出现无法完全关断的概率,以提升扫描电路的输出信号的稳定性。
同理,第三输出控制单元43能够响应于第四时钟信号E4的导通电平信号,根据第二节点N2的电位或第一时钟信号E1,控制第五节点N5的电位,第四输出控制单元44能够响应于第三时钟信号E3的导通电平信号,根据第二节点N2的电位或第二时钟信号E2,控制第六节点N6的电位,以在至少部分工作阶段内,控制第五节点N5和第六节点N6中的一个为导通电平信号,另一个为关断电平信号。其中,当导通电平信号为低电平信号时,关断电平信号为高电平信号,当导通电平信号为高电平信号时,关断电平信号为低电平信号。示例性地,在第二输出模块30将第二电位信号VGL传输至扫描电路的输出端O2时,若第五节点N5为导通电平信号,则第六节点N6为关断电平信号,结合第三时钟信号E3和第四时钟信号E4的控制,可实现通过第三输出单元31传输第二电位信号VGL,同时第四输出单元32受到第六节点N6的关断电平信号的作用,在第四输出单元32包括晶体管,且该晶体管的栅极连接第六节点N6时,由于第六节点N6为控制该晶体管关断的关断电平信号,本方案可避免第四输出单元32中的晶体管长期受到偏置电压的作用而出现性能退化,以在第一输出模块工作时,对第四输出单元32中的晶体管的栅压进行恢复,降低第四输出单元32中的晶体管出现无法完全关断的概率。同理,若第六节点N6为导通电平信号,则第五节点N5为关断电平信号,结合第三时钟信号E3和第四时钟信号E4的控制,可实现通过第四输出单元32传输第二电位信号VGL,同时第三输出单元31受到第五节点N5的关断电平信号的作用,可避免第三输出单元31中的晶体管长期受到偏置电压的作用而出现性能退化,以在第一输出模块工作时,对第三输出单元31中的晶体管的栅压进行恢复,降低第三输出单元31中的晶体管出现无法完全关断的概率,以提升扫描电路的输出信号的稳定性。
图4是本发明实施例提供的另一种扫描电路的模块结构示意图,如图4所示,在上述方案的基础上,可选地,设置第一输出控制单元41包括第一晶体管T1和第二晶体管T2;第一晶体管T1的栅极和第二晶体管T2的栅极均接入第四时钟信号E4,第一晶体管T1的第二极和第二晶体管T2的第二极均连接第三节点N3,第一晶体管T1的第一极连接第一节点N1,第二晶体管T2的第一极接入第一时钟信号E1;第二输出控制单元42包括第三晶体管T3和第四晶体管T4;第三晶体管T3的栅极和第四晶体管T4的栅极均接入第三时钟信号E3,第三晶体管T3的第二极和第四晶体管T4的第二极均连接第四节点N4,第三晶体管T3的第一极接入第二时钟信号E2,第四晶体管T4的第一极连接第一节点N1;第三输出控制单元43包括第五晶体管T5和第六晶体管T6;第五晶体管T5的栅极和第六晶体管T6的栅极均接入第四时钟信号E4,第五晶体管T5的第二极和第六晶体管T6的第二极均连接第五节点N5,第五晶体管T5的第一极连接第二节点N2,第六晶体管T6的第一极接入第一时钟信号E1;第四输出控制单元44包括第七晶体管T7和第八晶体管T8;第七晶体管T7的栅极和第八晶体管T8的栅极均接入第三时钟信号E3,第七晶体管T7的第二极和第八晶体管T8的第二极均连接第六节点N6,第七晶体管T7的第一极接入第二时钟信号E2,第八晶体管T8的第一极连接第二节点N2;第一晶体管T1、第四晶体管T4、第六晶体管T6和第七晶体管T7的沟道类型相同;第二晶体管T2、第三晶体管T3、第五晶体管T5和第八晶体管T8的沟道类型相同,并与第一晶体管T1、第四晶体管T4、第六晶体管T6和第七晶体管T7的沟道类型不同。
示例性地,当第一晶体管T1、第四晶体管T4、第六晶体管T6和第七晶体管T7均为N沟道晶体管时,第二晶体管T2、第三晶体管T3、第五晶体管T5和第八晶体管T8均为P沟道晶体管,当第一晶体管T1、第四晶体管T4、第六晶体管T6和第七晶体管T7均为P沟道晶体管时,第二晶体管T2、第三晶体管T3、第五晶体管T5和第八晶体管T8均为N沟道晶体管。本实施例以及下文中的各实施例中,均以第一晶体管T1、第四晶体管T4、第六晶体管T6和第七晶体管T7为N沟道晶体管,第二晶体管T2、第三晶体管T3、第五晶体管T5和第八晶体管T8为P沟道晶体管为例进行说明。
示例性地,第一晶体管T1响应于第四时钟信号E4的高电平信号导通,并在导通时将第一节点N1的信号传输至第三节点N3,第二晶体管T2响应于第四时钟信号E4的低电平信号导通,并在导通时将第一时钟信号E1传输至第三节点N3。在第四时钟信号E4的作用下,第一晶体管T1和第二晶体管T2中的一个处于导通状态,另一个处于关断状态。第三晶体管T3响应于第三时钟信号E3的低电平信号导通,并在导通时将第二时钟信号E2传输至第四节点N4,第四晶体管T4响应于第三时钟信号E3的高电平信号导通,并在导通时将第一节点N1的信号传输至第四节点N4。在第三时钟信号E3的作用下,第三晶体管T3和第四晶体管T4中的一个处于导通状态,另一个处于关断状态。这样设置的好处在于,能够对第三节点N3和第四节点N4的电位进行控制,以在至少部分工作阶段内,使第三节点N3和第四节点N4中的一个为导通电平信号,另一个为导通和关断交替的电平信号,从而使第一输出单元21和第二输出单元22配合工作,使第一输出单元21和第二输出单元22交替将第一电位信号VGH传输至扫描电路的输出端O2,避免第一输出单元21和第二输出单元22中的晶体管长期受到偏置电压的作用而出现性能退化,以在第二输出模块工作时,降低第一输出单元21和第二输出单元22中的晶体管出现无法完全关断的概率,从而提升扫描电路的输出信号的稳定性。
同理,第五晶体管T5响应于第四时钟信号E4的低电平信号导通,并在导通时将第二节点N2的信号传输至第五节点N5,第六晶体管T6响应于第四时钟信号E4的高电平信号导通,并在导通时将第一时钟信号E1传输至第五节点N5。在第四时钟信号E4的作用下,第五晶体管T5和第六晶体管T6中的一个处于导通状态,另一个处于关断状态。第七晶体管T7响应于第三时钟信号E3的高电平信号导通,并在导通时将第二时钟信号E2传输至第六节点N6,第八晶体管T8响应于第三时钟信号E3的低电平信号导通,并在导通时将第二节点N2的信号传输至第六节点N6。在第三时钟信号E3的作用下,第七晶体管T7和第八晶体管T8中的一个处于导通状态,另一个处于关断状态。这样设置的好处在于,能够对第五节点N5和第六节点N6的电位进行控制,以在至少部分工作阶段内,使第五节点N5和第六节点N6中的一个为导通电平信号,另一个为关断电平信号,从而使第三输出单元31和第四输出单元32配合工作,使第三输出单元31和第四输出单元32交替将第二电位信号VGL传输至扫描电路的输出端O2,避免第三输出单元31和第四输出单元32中的晶体管长期受到偏置电压的作用而出现性能退化,以在第一输出模块工作时,降低第三输出单元31和第四输出单元32中的晶体管出现无法完全关断的概率,从而提升扫描电路的输出信号的稳定性。
在上述方案的基础上,可选地,第三时钟信号E3和第四时钟信号E4的周期,是第一时钟信号E1和第二时钟信号E2的周期的2倍。示例性地,第一时钟信号E1、第二时钟信号E2、第三时钟信号E3和第四时钟信号E4的半个周期为低电平信号,半个周期为高电平信号。示例性地,第三时钟信号E3与第四时钟信号E4的相位相反,第一时钟信号E1和第二时钟信号E2的相位相反,在第三时钟信号E3和第四时钟信号E4的半个周期内,第一时钟信号E1和第二时钟信号E2均为低电平信号和高电平信号交替变化的信号,结合对第一节点N1的电位的控制,这样能够在至少部分工作阶段,例如在第三时钟信号E3的半个周期内,控制第三节点N3和第四节点N4中的一个保持为导通电平信号时,另一个为导通和关断交替的电平信号,即在第一时钟信号E1和第二时钟信号E2的一个周期内为导通和关断交替的电平信号,以避免与第三节点N3和第四节点N4对应的输出单元中的晶体管长期受到偏置电压的作用而出现性能退化。另外,通过本方案结合对第二节点N2的电位的控制,还能实现在至少部分工作阶段,例如在第一时钟信号E1和第二时钟信号E2的半个周期内,控制第五节点N5和第六节点N6中的一个为导通电平信号,另一个为关断电平信号,以使第三输出单元31和第四输出单元32交替将第二电位信号VGL传输至扫描电路的输出端O2,同样有助于避免第三输出单元31和第四输出单元32中的晶体管长期受到偏置电压的作用而出现性能退化。
图5是本发明实施例提供的另一种扫描电路的模块结构示意图,如图5所示,可选地,在至少部分工作阶段内,第三节点N3和第四节点N4中的一个为导通电平信号,另一个为导通和关断交替的电平信号;第一输出单元21用于在第三节点N3的电位和第四时钟信号E4的控制下,将第一电位信号VGH传输至扫描电路的输出端O2;第二输出单元22用于在第四节点N4的电位和第三时钟信号E3的控制下,将第一电位信号VGH传输至扫描电路的输出端O2。
示例性地,在第三节点N3和第四时钟信号E4均为控制第一输出单元21工作的导通电平信号时,第一输出单元21能够将第一电位信号VGH传输至扫描电路的输出端O2,在第三节点N3和第四时钟信号E4中的任一信号为关断电平信号时,第一输出单元21无法将第一电位信号VGH传输至扫描电路的输出端O2。在第四节点N4和第三时钟信号E3均为控制第二输出单元22工作的导通电平信号时,第二输出单元22能够将第一电位信号VGH传输至扫描电路的输出端O2,在第四节点N4和第三时钟信号E3中的任一信号为关断电平信号时,第二输出单元22无法将第一电位信号VGH传输至扫描电路的输出端O2。在至少部分工作阶段,例如在第一输出模块20将第一电位信号VGH传输至扫描电路的输出端O2时,若第三节点N3为导通电平信号,则第四节点N4为导通和关断交替的电平信号,结合对第三时钟信号E3和第四时钟信号E4的控制,可实现通过第一输出单元21传输第一电位信号VGH,同时,若第二输出单元22包括晶体管,且该晶体管的栅极连接第四节点N4时,本方案可避免第二输出单元22中的晶体管长期受到同样的偏置电压的作用而出现性能退化,以在第一输出单元21工作时,对第二输出单元22中的晶体管的栅压进行恢复,降低第二输出单元22中的晶体管出现无法完全关断的概率。
同理,若第四节点N4为高电平信号,则第三节点N3为导通和关断交替的电平信号,结合第三时钟信号E3和第四时钟信号E4的控制,可实现通过第二输出单元22传输第一电位信号VGH,同时,若第一输出单元21包括晶体管,且该晶体管的栅极连接第三节点N3时,本方案可避免第一输出单元21中的晶体管长期受到同样的偏置电压的作用而出现性能退化,以在第二输出单元22工作时,对第一输出单元21中的晶体管的栅压进行恢复,降低第一输出单元21中的晶体管出现无法完全关断的概率,以提升扫描电路的输出信号的稳定性。
参见图5,在上述方案的基础上,可选地,设置第一输出单元21包括第九晶体管T9和第十晶体管T10;第九晶体管T9的栅极接入第四时钟信号E4,第九晶体管T9的第一极接入第一电位信号VGH,第九晶体管T9的第二极连接第十晶体管T10的第一极,第十晶体管T10的栅极连接第三节点N3,第十晶体管T10的第二极连接扫描电路的输出端O2;第一输出单元21将第一电位信号VGH传输至扫描电路的输出端O2时,第四时钟信号E4和第三节点N3均为导通电平信号;第二输出单元22包括第十一晶体管T11和第十二晶体管T12;十一晶体管的栅极接入第三时钟信号E3,第十一晶体管T11的第一极接入第一电位信号VGH,第十一晶体管T11的第二极连接第十二晶体管T12的第一极,第十二晶体管T12的栅极连接第四节点N4,第十二晶体管T12的第二极连接扫描电路的输出端O2;第二输出单元22将第一电位信号VGH传输至扫描电路的输出端O2时,第三时钟信号E3和第四节点N4均为导通电平信号。
示例性地,第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12可以是N沟道晶体管,也可以是P沟道晶体管。可选地,本实施例以及下文中的各实施例中,均以第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12为N沟道晶体管,高电平信号为控制第九晶体管T9至第十二晶体管T12导通的导通电平信号为例进行说明。第九晶体管T9响应于第四时钟信号E4的高电平信号导通,第十晶体管T10响应于第三节点N3的高电平信号导通,在第四时钟信号E4和第三节点N3同为高电平信号时,第九晶体管T9和第十晶体管T10将第一电位信号VGH传输至扫描电路的输出端O2。第十一晶体管T11响应于第三时钟信号E3的高电平信号导通,第十二晶体管T12响应于第四节点N4的高电平信号导通,在第三时钟信号E3和第四节点N4同为高电平信号时,第十一晶体管T11和第十二晶体管T12将第一电位信号VGH传输至扫描电路的输出端O2。
示例性地,在至少部分工作阶段,例如在第一输出模块20将第一电位信号VGH传输至扫描电路的输出端O2时,若第三节点N3为高电平信号,则第四节点N4为导通和关断交替的电平信号,结合第三时钟信号E3和第四时钟信号E4的控制,可实现通过第九晶体管T9和第十晶体管T10传输第一电位信号VGH,同时,由于第四节点N4为导通和关断交替的电平信号,本方案可避免第十二晶体管T12长期受到高电平信号的偏置电压的作用而出现性能退化,以在第九晶体管T9和第十晶体管T10工作时,对第十二晶体管T12的栅压进行恢复,降低第十二晶体管T12出现无法完全关断的概率。同理,若第四节点N4为高电平信号,则第三节点N3为导通和关断交替的电平信号,结合第三时钟信号E3和第四时钟信号E4的控制,可实现通过第十一晶体管T11和第十二晶体管T12传输第一电位信号VGH,同时,由于第三节点N3为导通和关断交替的电平信号,本方案可避免第十晶体管T10长期受到同样的偏置电压的作用而出现性能退化,以在第十一晶体管T11和第十二晶体管T12工作时,对第十晶体管T10的栅压进行恢复,降低第十晶体管T10出现无法完全关断的概率,以提升扫描电路的输出信号的稳定性。
参见图5,可选地,在至少部分工作阶段内,第五节点N5和第六节点N6中的一个为导通电平信号,另一个为关断电平信号,关断电平信号与导通电平信号的电位相反;第三输出单元31用于在第五节点N5的电位和第四时钟信号E4的控制下,将第二电位信号VGL传输至扫描电路的输出端O2;第四输出单元32用于在第六节点N6的电位和第三时钟信号E3的控制下,将第二电位信号VGL传输至扫描电路的输出端O2。
示例性地,在第五节点N5和第四时钟信号E4均为控制第三输出单元31工作的导通电平信号时,第三输出单元31能够将第二电位信号VGL传输至扫描电路的输出端O2,在第五节点N5和第四时钟信号E4中的任一信号为关断电平信号时,第三输出单元31无法将第二电位信号VGL传输至扫描电路的输出端O2。在第六节点N6和第三时钟信号E3均为控制第四输出单元32工作的导通电平信号时,第四输出单元32能够将第二电位信号VGL传输至扫描电路的输出端O2,在第六节点N6和第三时钟信号E3中的任一信号为关断电平信号时,第四输出单元32无法将第二电位信号VGL传输至扫描电路的输出端O2。在至少部分工作阶段,例如在第二输出模块30将第二电位信号VGL传输至扫描电路的输出端O2时,若第五节点N5为导通电平信号,则第六节点N6为关断电平信号,结合第三时钟信号E3和第四时钟信号E4的控制,可实现通过第三输出单元31传输第二电位信号VGL,同时,若第四输出单元32包括晶体管,且该晶体管的栅极连接第六节点N6时,本方案可在第三输出单元31工作时,控制第四输出单元32中的晶体管停止工作,以对第四输出单元32中的晶体管的栅压进行恢复,从而避免该晶体管长期受到同样的偏置电压的作用而出现性能退化,降低第四输出单元32中的晶体管出现无法完全关断的概率。
同理,若第六节点N6为导通电平信号,则第五节点N5为关断电平信号,结合第三时钟信号E3和第四时钟信号E4的控制,可实现通过第四输出单元32传输第二电位信号VGL,同时,若第三输出单元31包括晶体管,且该晶体管的栅极连接第五节点N5时,本方案可在第四输出单元32工作时,控制第三输出单元31中的晶体管停止工作,以对第三输出单元31中的晶体管的栅压进行恢复,从而避免该晶体管长期受到同样的偏置电压的作用而出现性能退化,降低第三输出单元31中的晶体管出现无法完全关断的概率,以提升扫描电路的输出信号的稳定性。
继续参见图5,在上述方案的基础上,可选地,设置第三输出单元31包括第十三晶体管T13和第十四晶体管T14;第十三晶体管T13的栅极接入第四时钟信号E4,第十三晶体管T13的第一极接入第二电位信号VGL,第十三晶体管T13的第二极连接第十四晶体管T14的第一极,第十四晶体管T14的栅极连接第五节点N5,第十四晶体管T14的第二极连接扫描电路的输出端O2;第三输出单元31将第二电位信号VGL传输至扫描电路的输出端O2时,第四时钟信号E4和第五节点N5均为导通电平信号;第四输出单元32包括第十五晶体管T15和第十六晶体管T16;第十五晶体管T15的栅极接入第三时钟信号E3,第十五晶体管T15的第一极接入第二电位信号VGL,第十五晶体管T15的第二极连接第十六晶体管T16的第一极,第十六晶体管T16的栅极连接第六节点N6,第十六晶体管T16的第二极连接扫描电路的输出端O2;第四输出单元32将第二电位信号VGL传输至扫描电路的输出端O2时,第三时钟信号E3和第六节点N6均为导通电平信号。
示例性地,第十三晶体管T13、第十四晶体管T14、第十五晶体管T15和第十六晶体管T16可以是N沟道晶体管,也可以是P沟道晶体管。可选地,实施例以及下文中的各实施例中,均以第十三晶体管T13至第十六晶体管T16的沟道类型与第九晶体管T9至第十二晶体管T12的沟道类型不同,第十三晶体管T13至第十六晶体管T16均为P沟道晶体管,低电平信号为控制第十三晶体管T13至第十六晶体管T16导通的导通电平信号为例进行说明。由于第十三晶体管T13至第十六晶体管T16的沟道类型与第九晶体管T9至第十二晶体管T12的沟道类型不同,本方案可通过输出控制模块40对第三节点N3至第六节点N6的电位进行控制,以通过第一输出模块20将第一电位信号VGH传输至扫描电路的输出端O2,或者通过第二输出模块30将第二电位信号VGL传输至扫描电路的输出端O2,使扫描电路的输出信号为脉冲信号。
示例性地,第十三晶体管T13响应于第四时钟信号E4的低电平信号导通,第十四晶体管T14响应于第五节点N5的低电平信号导通,在第四时钟信号E4和第五节点N5同为低电平信号时,第十三晶体管T13和第十四晶体管T14将第二电位信号VGL传输至扫描电路的输出端O2。第十五晶体管T15响应于第三时钟信号E3的低电平信号导通,第十六晶体管T16响应于第六节点N6的低电平信号导通,在第三时钟信号E3和第六节点N6同为低电平信号时,第十五晶体管T15和第十六晶体管T16将第二电位信号VGL传输至扫描电路的输出端O2。在至少部分工作阶段,例如在第二输出模块30将第二电位信号VGL传输至扫描电路的输出端O2时,若第五节点N5为低电平信号,则第六节点N6为高电平信号,结合第三时钟信号E3和第四时钟信号E4的控制,可实现通过第十三晶体管T13和第十四晶体管T14传输第二电位信号VGL,同时,由于第六节点N6为高电平信号,本方案可避免第十六晶体管T16长期受到低电平信号的偏置电压的作用而出现性能退化,以在第十三晶体管T13和第十四晶体管T14工作时,对第十六晶体管T16的栅压进行恢复,降低第十六晶体管T16出现无法完全关断的概率。同理,若第六节点N6为低电平信号,则第五节点N5为高电平信号,结合第三时钟信号E3和第四时钟信号E4的控制,可实现通过第十五晶体管T15和第十六晶体管T16传输第二电位信号VGL,同时,由于第五节点N5为高电平信号,本方案可避免第十四晶体管T14长期受到低电平信号的偏置电压的作用而出现性能退化,以在第十五晶体管T15和第十六晶体管T16工作时,对第十四晶体管T14的栅压进行恢复,降低第十四晶体管T14出现无法完全关断的概率,以提升扫描电路的输出信号的稳定性。
图6是本发明实施例提供的一种扫描电路的电路结构示意图,如图6所示,可选地,设置输入模块10包括第十七晶体管T17和存储电容C;第十七晶体管T17的栅极接入第一时钟信号E1,第十七晶体管T17的第一极接入起始信号IN,第十七晶体管T17的第二极连接存储电容C的第一极板,存储电容C的第二极板接入第二电位信号VGL。
示例性地,第十七晶体管T17可以是N沟道晶体管,也可以是P沟道晶体管。可选地,本实施例以及下文中的各实施例中,均以第十七晶体管T17是P沟道晶体管为例进行说明。具体地,第十七晶体管T17响应于第一时钟信号E1的低电平信号导通,并在导通时将起始信号IN传输至第一节点N1和第二节点N2。存储电容C能够对第十七晶体管T17的第二极的电位进行存储,以在第十七晶体管T17关断时,根据第十七晶体管T17关断前的第二极的电位控制第一节点N1和第二节点N2的电位。
图7是本发明实施例提供的一种扫描电路的驱动时序图,该驱动时序可用于驱动图2至图6所示的扫描电路工作,在上述各实施例的基础上,结合图6和图7,对本发明实施例提供的扫描电路的工作原理进行说明。示例性地,该扫描电路的工作过程至少包括第一阶段t1、第二阶段t2、第三阶段t3、第四阶段t4、第五阶段t5、第六阶段t6、第七阶段t7和第八阶段t8。
在第一阶段t1,扫描电路的输入端O1接入的起始信号IN为高电平,第一时钟信号E1为高电平,第二时钟信号E2为低电平,第三时钟信号E3为高电平,第四时钟信号E4为低电平。第十七晶体管T17关断,第一节点N1和第二节点N2的电位与存储电容C在上一阶段存储的电位相同,例如存储电容C在上一阶段存储低电平信号,则第一节点N1和第二节点N2均为低电平。第二晶体管T2、第四晶体管T4、第五晶体管T5和第七晶体管T7导通,第一晶体管T1、第三晶体管T3、第六晶体管T6和第八晶体管T8关断,第三节点N3为高电平,第四节点N4、第五节点N5和第六节点N6均为低电平,第十晶体管T10、第十四晶体管T14和第十六晶体管T16导通,第十二晶体管T12关断。第十一晶体管T11和第十三晶体管T13导通,第九晶体管T9和第十五晶体管T15关断,扫描电路的输出端O2的输出信号OUT为低电平信号。
在第二阶段t2,起始信号IN为高电平,第一时钟信号E1为低电平,第二时钟信号E2为高电平,第三时钟信号E3为高电平,第四时钟信号E4为低电平。第十七晶体管T17导通,存储电容C存储高电平信号,第一节点N1和第二节点N2均为高电平。第二晶体管T2、第四晶体管T4、第五晶体管T5和第七晶体管T7导通,第一晶体管T1、第三晶体管T3、第六晶体管T6和第八晶体管T8关断,第三节点N3为低电平,第四节点N4、第五节点N5和第六节点N6均为高电平,第十二晶体管T12导通,第十晶体管T10、第十四晶体管T14和第十六晶体管T16关断。第十一晶体管T11和第十三晶体管T13导通,第九晶体管T9和第十五晶体管T15关断,扫描电路的输出信号OUT为高电平信号。在第一阶段t1和第二阶段t2,在第三时钟信号E3和第四时钟信号E4的半个周期内,第一时钟信号E1和第二时钟信号E2均为导通和关断交替的电平信号,第十晶体管T10的栅极接入的信号(即第三节点N3的电平信号)也为导通和关断交替的电平信号,以对第十晶体管T10的栅压进行恢复,避免第十晶体管T10长期受到偏置电压的作用而产生正偏压温度应力(Positive Bias Temperature Stress,PBTS)效应,以免第十晶体管T10的性能出现退化,从而降低第十晶体管T10出现无法完全关断的概率,以提升扫描电路的输出信号的稳定性。
在第三阶段t3,起始信号IN为高电平,第一时钟信号E1为高电平,第二时钟信号E2为低电平,第三时钟信号E3为低电平,第四时钟信号E4为高电平。第十七晶体管T17关断,第一节点N1和第二节点N2均为高电平。第二晶体管T2、第四晶体管T4、第五晶体管T5和第七晶体管T7关断,第一晶体管T1、第三晶体管T3、第六晶体管T6和第八晶体管T8导通,第三节点N3、第五节点N5和第六节点N6均为高电平,第四节点N4为低电平,第十晶体管T10导通,第十二晶体管T12、第十四晶体管T14和第十六晶体管T16关断。第九晶体管T9和第十五晶体管T15导通,第十一晶体管T11和第十三晶体管T13关断,扫描电路的输出信号OUT为高电平信号。
在第四阶段t4,起始信号IN为高电平,第一时钟信号E1为低电平,第二时钟信号E2为高电平,第三时钟信号E3为低电平,第四时钟信号E4为高电平。第十七晶体管T17导通,存储电容C存储高电平信号,第一节点N1和第二节点N2均为高电平。第二晶体管T2、第四晶体管T4、第五晶体管T5和第七晶体管T7关断,第一晶体管T1、第三晶体管T3、第六晶体管T6和第八晶体管T8导通,第三节点N3、第四节点N4和第六节点N6均为高电平,第五节点N5为低电平,第十晶体管T10、第十二晶体管T12和第十四晶体管T14导通,第十六晶体管T16关断。第九晶体管T9和第十五晶体管T15导通,第十一晶体管T11和第十三晶体管T13关断,扫描电路的输出信号OUT为高电平信号。在第三阶段t3和第四阶段t4,在第三时钟信号E3为低电平信号的半个周期内,第一时钟信号E1和第二时钟信号E2均为导通和关断交替的电平信号,第三节点N3的信号为高平信号,第四节点N4的信号为低电平信号和高电平信号相交替的电平信号,第十晶体管T10在第三节点N3的导通电平信号的作用下工作,第十二晶体管T12的栅极接入的信号为第四节点N4的导通和关断交替的电平信号,以对第十二晶体管T12的栅压进行恢复,避免第十二晶体管T12长期受到偏置电压的作用而产生正偏压温度应力PBTS效应,以免第十二晶体管T12的性能出现退化,从而降低第十二晶体管T12出现无法完全关断的概率,以提升扫描电路的输出信号的稳定性。
在第五阶段t5,起始信号IN为低电平,第一时钟信号E1为高电平,第二时钟信号E2为低电平,第三时钟信号E3为高电平,第四时钟信号E4为低电平。第十七晶体管T17关断,第一节点N1和第二节点N2均为高电平。第二晶体管T2、第四晶体管T4、第五晶体管T5和第七晶体管T7导通,第一晶体管T1、第三晶体管T3、第六晶体管T6和第八晶体管T8关断,第三节点N3、第四节点N4和第五节点N5均为高电平,第六节点N6为低电平,第十晶体管T10、第十二晶体管T12和第十六晶体管T16导通,第十四晶体管T14关断。第九晶体管T9和第十五晶体管T15关断,第十一晶体管T11和第十三晶体管T13导通,扫描电路的输出信号OUT为高电平信号。
在第六阶段t6,起始信号IN为低电平,第一时钟信号E1为低电平,第二时钟信号E2为高电平,第三时钟信号E3为高电平,第四时钟信号E4为低电平。第十七晶体管T17导通,存储电容C存储低电平信号,第一节点N1和第二节点N2均为低电平。第二晶体管T2、第四晶体管T4、第五晶体管T5和第七晶体管T7导通,第一晶体管T1、第三晶体管T3、第六晶体管T6和第八晶体管T8关断,第三节点N3、第四节点N4和第五节点N5均为低电平,第六节点N6为高电平,第十晶体管T10、第十二晶体管T12和第十六晶体管T16关断,第十四晶体管T14导通。第九晶体管T9和第十五晶体管T15关断,第十一晶体管T11和第十三晶体管T13导通,扫描电路的输出信号OUT为低电平信号。在第五阶段t5和第六阶段t6,在第三时钟信号E3为高电平信号的半个周期内,第一时钟信号E1和第二时钟信号E2均为导通和关断交替的电平信号,第十晶体管T10的栅极接入的信号也为导通和关断交替的电平信号,以对第十晶体管T10的栅压进行恢复,避免第十晶体管T10长期受到偏置电压的作用而产生正偏压温度应力PBTS效应,以免第十晶体管T10的性能出现退化,从而降低第十晶体管T10出现无法完全关断的概率,以提升扫描电路的输出信号的稳定性。
在第七阶段t7,起始信号IN为低电平,第一时钟信号E1为高电平,第二时钟信号E2为低电平,第三时钟信号E3为低电平,第四时钟信号E4为高电平。第十七晶体管T17关断,第一节点N1和第二节点N2均为低电平。第二晶体管T2、第四晶体管T4、第五晶体管T5和第七晶体管T7关断,第一晶体管T1、第三晶体管T3、第六晶体管T6和第八晶体管T8导通,第三节点N3、第四节点N4和第六节点N6均为低电平,第五节点N5为高电平,第十晶体管T10、第十二晶体管T12和第十四晶体管T14关断,第十六晶体管T16导通。第九晶体管T9和第十五晶体管T15导通,第十一晶体管T11和第十三晶体管T13关断,扫描电路的输出信号OUT为低电平信号。
在第八阶段t8,起始信号IN为低电平,第一时钟信号E1为低电平,第二时钟信号E2为高电平,第三时钟信号E3为低电平,第四时钟信号E4为高电平。第十七晶体管T17导通,存储电容C存储低电平信号,第一节点N1和第二节点N2均为低电平。第二晶体管T2、第四晶体管T4、第五晶体管T5和第七晶体管T7关断,第一晶体管T1、第三晶体管T3、第六晶体管T6和第八晶体管T8导通,第三节点N3、第五节点N5和第六节点N6为低电平,第四节点N4为高电平,第十晶体管T10关断,第十二晶体管T12、第十四晶体管T14和第十六晶体管T16导通。第九晶体管T9和第十五晶体管T15导通,第十一晶体管T11和第十三晶体管T13关断,扫描电路的输出信号OUT为低电平信号。本发明实施例的技术方案,实现了将扫描电路的起始信号IN进行移位输出,以得到输出信号OUT。
其中,在第六阶段t6至第七阶段t7,扫描电路输出第二电位信号VGL时,第五节点N5和第六节点N6中的一个为高电平,另一个为低电平。在第五节点N5为低电平时,第六节点N6为高电平,第十三晶体管T13和第十四晶体管T14同时导通,将第二电位信号VGL传输至扫描电路的输出端O2,第十六晶体管T16响应于高电平信号而关断,以对第十六晶体管T16的栅压进行恢复,避免第十六晶体管T16长期受到偏置电压的作用而产生负偏压温度应力NBTS效应,以免第十六晶体管T16的性能出现退化,从而降低第十六晶体管T16出现无法完全关断的概率。在第五节点N5为高电平时,第六节点N6为低电平,第十五晶体管T15和第十六晶体管T16同时导通,将第二电位信号VGL传输至扫描电路的输出端O2,第十四晶体管T14响应于高电平信号而关断,以对第十四晶体管T14的栅压进行恢复,避免第十四晶体管T14长期受到偏置电压的作用而产生负偏压温度应力NBTS效应,以免第十四晶体管T14的性能出现退化,从而降低第十四晶体管T14出现无法完全关断的概率,以提升扫描电路的输出信号的稳定性。
在上述各方案的基础上,可选地,设置第一晶体管T1、第四晶体管T4、第六晶体管T6、第七晶体管T7、第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12均为铟镓锌氧化物(Indium Gallium Zinc Oxide,IGZO)晶体管,第二晶体管T2、第三晶体管T3、第五晶体管T5、第八晶体管T8、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16和第十七晶体管T17均为多晶硅(Poly-Silicon,P-Si)晶体管,并均为P沟道晶体管。IGZO晶体管的载流子迁移率较高,有利于提升扫描电路的相应速度,以提升扫描电路的工作性能。P-Si晶体管,例如低温多晶硅(Low Temperature Poly-Silicon,LTPS)晶体管具有电子迁移速率高、结构简单,以及稳定性高的优势。可选地,第一晶体管T1、第四晶体管T4、第六晶体管T6、第七晶体管T7、第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12也可以是N沟道的P-Si晶体管,同时,第二晶体管T2、第三晶体管T3、第五晶体管T5、第八晶体管T8、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16和第十七晶体管T17均为P沟道的P-Si晶体管,以简化扫描电路的制作工艺。
本发明实施例还提供了一种显示面板,图8是本发明实施例提供的一种显示面板的结构示意图,结合图2和图8,该显示面板200包括多个扫描电路100,该扫描电路100可为本发明上述任意实施例中的扫描电路,多个扫描电路100级联连接;显示面板200还包括第一时钟信号线、第二时钟信号线、第三时钟信号线、第四时钟信号线、第一电位信号线和第二电位信号线;第一时钟信号线用于向扫描电路100传输第一时钟信号E1;第二时钟信号线用于向扫描电路100传输第二时钟信号E2;第三时钟信号线用于向扫描电路100传输第三时钟信号E3;第四时钟信号线用于向扫描电路100传输第四时钟信号E4;第一电位信号线用于向扫描电路100传输第一电位信号VGH;第二电位信号线用于向扫描电路100传输第二电位信号VGL。
具体地,第一级扫描电路100的输入端O1接入起始信号IN,第一级扫描电路100的输出端O2连接下一级扫描电路100的输入端O1。每一级扫描电路100均能实现将其输入端O1的起始信号通过输出端O2移位输出,本级扫描电路的输出端O2的输出信号,还可作为下一级扫描电路的输入端O1接入的起始信号,以使本级扫描电路的输出信号向下一级扫描电路传递。每一级扫描电路的输出端O2均连接显示面板200中的信号线270,该信号线可以是发光控制信号线,也可以是扫描线。当扫描电路连接发光控制信号线时,扫描电路的输出信号可作为发光控制信号,以控制像素电路中的发光控制晶体管的导通或关断。与现有技术相比,通过本发明实施例提供的扫描电路提供发光控制信号时,本方案能够改善插黑需求的提升带来的偏压温度应力效应,避免扫描电路中传输第一电位信号VGH和第二电位信号VGL的晶体管长期受到偏置电压的作用而出现性能退化,从而影响发光控制信号的稳定性,本发明实施例的技术方案,有助于改善显示面板的闪屏现象,以提升显示面板的显示效果。
本发明实施例提供的显示面板,包括本发明上述任意实施例提供的扫描电路,因此该显示面板具有扫描电路相应的功能模块和有益效果,这里不再赘述。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (12)
1.一种扫描电路,其特征在于,包括:输入模块、第一输出模块、第二输出模块和输出控制模块;
所述输入模块用于根据起始信号和第一时钟信号控制第一节点和第二节点的电位;所述输出控制模块用于根据所述第一节点的电位、所述第二节点的电位、所述第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号控制第三节点、第四节点、第五节点和第六节点的电位;
所述第一输出模块包括第一输出单元和第二输出单元,所述第一输出模块用于在所述第三节点的电位、所述第四节点的电位、所述第三时钟信号和所述第四时钟信号的控制下,通过所述第一输出单元或所述第二输出单元将第一电位信号传输至所述扫描电路的输出端;
所述第二输出模块包括第三输出单元和第四输出单元,所述第二输出模块用于在所述第五节点的电位、所述第六节点的电位、所述第三时钟信号和所述第四时钟信号的控制下,通过所述第三输出单元或所述第四输出单元将第二电位信号传输至所述扫描电路的输出端;
其中,所述输出控制模块具体用于:
在至少部分工作阶段内,控制所述第三节点的信号和所述第四节点的信号中的一个为导通电平信号,另一个为导通和关断交替的电平信号;
在至少部分工作阶段内,控制所述第五节点的信号和所述第六节点的信号中的一个为导通电平信号,另一个为关断电平信号。
2.根据权利要求1所述的扫描电路,其特征在于,所述输出控制模块包括第一输出控制单元、第二输出控制单元、第三输出控制单元和第四输出控制单元;
所述第一输出控制单元用于根据所述第一节点的电位、所述第一时钟信号和所述第四时钟信号控制所述第三节点的电位,所述第二输出控制单元用于根据所述第一节点的电位、所述第二时钟信号和所述第三时钟信号控制所述第四节点的电位,并在至少部分工作阶段内,控制所述第三节点的信号和所述第四节点的信号中的一个为导通电平信号,另一个为导通和关断交替的电平信号;
所述第三输出控制单元用于根据所述第二节点的电位、所述第一时钟信号和所述第四时钟信号控制所述第五节点的电位,所述第四输出控制单元用于根据所述第二节点的电位、所述第二时钟信号和所述第三时钟信号控制所述第六节点的电位,并在至少部分工作阶段内,控制所述第五节点的信号和所述第六节点的信号中的一个为导通电平信号,另一个为关断电平信号。
3.根据权利要求2所述的扫描电路,其特征在于,所述第一输出控制单元包括第一晶体管和第二晶体管;所述第一晶体管的栅极和所述第二晶体管的栅极均接入所述第四时钟信号,所述第一晶体管的第二极和所述第二晶体管的第二极均连接所述第三节点,所述第一晶体管的第一极连接所述第一节点,所述第二晶体管的第一极接入所述第一时钟信号;
所述第二输出控制单元包括第三晶体管和第四晶体管;所述第三晶体管的栅极和所述第四晶体管的栅极均接入所述第三时钟信号,所述第三晶体管的第二极和所述第四晶体管的第二极均连接所述第四节点,所述第三晶体管的第一极接入所述第二时钟信号,所述第四晶体管的第一极连接所述第一节点;
所述第三输出控制单元包括第五晶体管和第六晶体管;所述第五晶体管的栅极和所述第六晶体管的栅极均接入所述第四时钟信号,所述第五晶体管的第二极和所述第六晶体管的第二极均连接所述第五节点,所述第五晶体管的第一极连接所述第二节点,所述第六晶体管的第一极接入所述第一时钟信号;
所述第四输出控制单元包括第七晶体管和第八晶体管;所述第七晶体管的栅极和所述第八晶体管的栅极均接入所述第三时钟信号,所述第七晶体管的第二极和所述第八晶体管的第二极均连接所述第六节点,所述第七晶体管的第一极接入所述第二时钟信号,所述第八晶体管的第一极连接所述第二节点;
所述第一晶体管、所述第四晶体管、所述第六晶体管和所述第七晶体管的沟道类型相同;所述第二晶体管、所述第三晶体管、所述第五晶体管和所述第八晶体管的沟道类型相同,并与所述第一晶体管、所述第四晶体管、所述第六晶体管和所述第七晶体管的沟道类型不同。
4.根据权利要求3所述的扫描电路,其特征在于,所述第三时钟信号和所述第四时钟信号的周期是所述第一时钟信号和所述第二时钟信号的周期的2倍。
5.根据权利要求1所述的扫描电路,其特征在于,在至少部分工作阶段内,所述第三节点的信号和所述第四节点的信号中的一个为导通电平信号,另一个为导通和关断交替的电平信号;所述第一输出单元用于在所述第三节点的电位和所述第四时钟信号的控制下,将所述第一电位信号传输至所述扫描电路的输出端;所述第二输出单元用于在所述第四节点的电位和所述第三时钟信号的控制下,将所述第一电位信号传输至所述扫描电路的输出端。
6.根据权利要求5所述的扫描电路,其特征在于,所述第一输出单元包括第九晶体管和第十晶体管;所述第九晶体管的栅极接入所述第四时钟信号,所述第九晶体管的第一极接入所述第一电位信号,所述第九晶体管的第二极连接所述第十晶体管的第一极,所述第十晶体管的栅极连接所述第三节点,所述第十晶体管的第二极连接所述扫描电路的输出端;所述第一输出单元将所述第一电位信号传输至所述扫描电路的输出端时,所述第四时钟信号和所述第三节点的信号均为导通电平信号;
所述第二输出单元包括第十一晶体管和第十二晶体管;所述十一晶体管的栅极接入所述第三时钟信号,所述第十一晶体管的第一极接入所述第一电位信号,所述第十一晶体管的第二极连接所述第十二晶体管的第一极,所述第十二晶体管的栅极连接所述第四节点,所述第十二晶体管的第二极连接所述扫描电路的输出端;所述第二输出单元将所述第一电位信号传输至所述扫描电路的输出端时,所述第三时钟信号和所述第四节点的信号均为导通电平信号。
7.根据权利要求6所述的扫描电路,其特征在于,所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管均为N沟道晶体管。
8.根据权利要求1所述的扫描电路,其特征在于,在至少部分工作阶段内,所述第五节点的信号和所述第六节点的信号中的一个为导通电平信号,另一个为关断电平信号;所述第三输出单元用于在所述第五节点的电位和所述第四时钟信号的控制下,将所述第二电位信号传输至所述扫描电路的输出端;所述第四输出单元用于在所述第六节点的电位和所述第三时钟信号的控制下,将所述第二电位信号传输至所述扫描电路的输出端。
9.根据权利要求8所述的扫描电路,其特征在于,所述第三输出单元包括第十三晶体管和第十四晶体管;所述第十三晶体管的栅极接入所述第四时钟信号,所述第十三晶体管的第一极接入所述第二电位信号,所述第十三晶体管的第二极连接所述第十四晶体管的第一极,所述第十四晶体管的栅极连接所述第五节点,所述第十四晶体管的第二极连接所述扫描电路的输出端;所述第三输出单元将所述第二电位信号传输至所述扫描电路的输出端时,所述第四时钟信号和所述第五节点的信号均为导通电平信号;
所述第四输出单元包括第十五晶体管和第十六晶体管;所述第十五晶体管的栅极接入所述第三时钟信号,所述第十五晶体管的第一极接入所述第二电位信号,所述第十五晶体管的第二极连接所述第十六晶体管的第一极,所述第十六晶体管的栅极连接所述第六节点,所述第十六晶体管的第二极连接所述扫描电路的输出端;所述第四输出单元将所述第二电位信号传输至所述扫描电路的输出端时,所述第三时钟信号和所述第六节点的信号均为导通电平信号。
10.根据权利要求9所述的扫描电路,其特征在于,所述第十三晶体管、所述第十四晶体管、所述第十五晶体管和所述第十六晶体管均为P沟道晶体管。
11.根据权利要求1所述的扫描电路,其特征在于,所述输入模块包括第十七晶体管和存储电容;所述第十七晶体管的栅极接入所述第一时钟信号,所述第十七晶体管的第一极接入所述起始信号,所述第十七晶体管的第二极连接所述存储电容的第一极板,所述存储电容的第二极板接入所述第二电位信号。
12.一种显示面板,其特征在于,包括多个如权利要求1-11中任一项所述的扫描电路,多个所述扫描电路级联连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110476705.0A CN113112951B (zh) | 2021-04-29 | 2021-04-29 | 扫描电路和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110476705.0A CN113112951B (zh) | 2021-04-29 | 2021-04-29 | 扫描电路和显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113112951A CN113112951A (zh) | 2021-07-13 |
CN113112951B true CN113112951B (zh) | 2023-06-20 |
Family
ID=76720559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110476705.0A Active CN113112951B (zh) | 2021-04-29 | 2021-04-29 | 扫描电路和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113112951B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102654969A (zh) * | 2011-12-31 | 2012-09-05 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器电路、阵列基板及显示器件 |
WO2016169389A1 (zh) * | 2015-04-24 | 2016-10-27 | 北京大学深圳研究生院 | 栅极驱动电路及其单元和一种显示装置 |
CN110808015A (zh) * | 2018-03-30 | 2020-02-18 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 |
CN111739475A (zh) * | 2020-06-16 | 2020-10-02 | 昆山国显光电有限公司 | 一种移位寄存器及显示面板 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015184633A (ja) * | 2014-03-26 | 2015-10-22 | ソニー株式会社 | 表示装置及び表示装置の駆動方法 |
CN112419953B (zh) * | 2019-08-21 | 2023-12-22 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
-
2021
- 2021-04-29 CN CN202110476705.0A patent/CN113112951B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102654969A (zh) * | 2011-12-31 | 2012-09-05 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器电路、阵列基板及显示器件 |
WO2016169389A1 (zh) * | 2015-04-24 | 2016-10-27 | 北京大学深圳研究生院 | 栅极驱动电路及其单元和一种显示装置 |
CN110808015A (zh) * | 2018-03-30 | 2020-02-18 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 |
CN111739475A (zh) * | 2020-06-16 | 2020-10-02 | 昆山国显光电有限公司 | 一种移位寄存器及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN113112951A (zh) | 2021-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109166600B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
CN107481676B (zh) | 一种像素电路的驱动方法、显示面板以及显示装置 | |
CN112687229B (zh) | 移位寄存器和栅极驱动电路 | |
CN112687230B (zh) | 移位寄存器、栅极驱动电路和显示面板 | |
CN109389927B (zh) | 移位寄存器及其驱动方法、栅极驱动电路 | |
US11342037B2 (en) | Shift register unit, driving method, light emitting control gate driving circuit, and display apparatus | |
KR20230098665A (ko) | 시프트 레지스터, 게이트 구동 회로 및 디스플레이 패널 | |
CN112820234B (zh) | 一种移位寄存电路和显示装置 | |
WO2022160802A1 (zh) | 移位寄存器及其控制方法、栅极驱动电路和显示面板 | |
CN215895935U (zh) | 扫描电路和显示面板 | |
US20180040273A1 (en) | Shift register unit, driving method, gate driving circuit and display apparatus | |
CN113284451B (zh) | 移位寄存电路和显示面板 | |
CN108766358B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路和显示装置 | |
US20210065611A1 (en) | Gate driving unit, driving method thereof, gate driving circuit and display device | |
CN104821146A (zh) | 栅极驱动电路及其单元和一种显示装置 | |
WO2024146497A9 (zh) | 显示面板及其驱动方法、显示装置 | |
CN114333700A (zh) | 像素电路以及显示面板 | |
CN113643669B (zh) | Goa电路及显示面板 | |
CN113196369A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
CN112927645B (zh) | 驱动电路、驱动方法和显示装置 | |
CN103927969A (zh) | 一种像素补偿电路及显示器 | |
CN112534494B (zh) | 移位寄存器单元、其驱动方法及装置 | |
CN113112951B (zh) | 扫描电路和显示面板 | |
CN112365851A (zh) | 一种goa电路及显示面板 | |
CN110047414B (zh) | 传输电路、移位寄存器、栅极驱动器、显示面板、以及柔性基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |