CN110322824A - 一种扫描驱动电路和显示面板 - Google Patents
一种扫描驱动电路和显示面板 Download PDFInfo
- Publication number
- CN110322824A CN110322824A CN201910425299.8A CN201910425299A CN110322824A CN 110322824 A CN110322824 A CN 110322824A CN 201910425299 A CN201910425299 A CN 201910425299A CN 110322824 A CN110322824 A CN 110322824A
- Authority
- CN
- China
- Prior art keywords
- transistor
- electrically connected
- input terminal
- node
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明实施例公开了一种扫描驱动电路和显示面板。该扫描驱动电路包括:输入模块、第一输出模块、第二输出模块、输出控制模块、第一节点、第二节点、时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端和扫描信号输出端;输入模块与第二节点、时钟信号输入端和移位信号输入端电连接,输入模块用于控制第二节点的电位,第二节点控制第二输出模块的导通状态;输出控制模块与第一节点、第二节点、时钟信号输入端、移位信号输入端和第一电位信号输入端电连接;输出控制模块用于控制第一节点的电位,第一节点控制第一输出模块的导通状态。本发明实施例简化了扫描驱动电路的结构,有利于实现显示面板的窄边框设计。
Description
技术领域
本发明实施例涉及显示技术领域,尤其涉及一种扫描驱动电路和显示面板。
背景技术
随着显示技术的不断发展,消费者对显示面板的要求也越来越高。其中,当前显示面板的一个发展趋势是全面屏。在现有技术中,为了驱动显示面板显示,需要在显示面板上设置扫描驱动电路等驱动电路。现有的显示面板多采用阵列基板行驱动(Gate Driver onArray,GOA)技术将扫描驱动电路集成在显示面板的非显示区。然而,现有的扫描驱动电路的结构较为复杂,不利于实现显示面板的窄边框设计。
发明内容
本发明实施例提供一种扫描驱动电路和显示面板,以简化扫描驱动电路的结构,有利于实现显示面板的窄边框设计。
为实现上述目的,本发明实施例提供了如下技术方案:
一种扫描驱动电路,包括:输入模块、第一输出模块、第二输出模块、输出控制模块、第一节点、第二节点、时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端和扫描信号输出端;
所述输入模块与所述第二节点、所述时钟信号输入端和所述移位信号输入端电连接,所述输入模块用于控制所述第二节点的电位,所述第二节点控制所述第二输出模块的导通状态;
所述输出控制模块与所述第一节点、所述第二节点、所述时钟信号输入端、所述移位信号输入端和所述第一电位信号输入端电连接;所述输出控制模块用于控制所述第一节点的电位,所述第一节点控制所述第一输出模块的导通状态;
所述第一输出模块与所述第一节点、所述第一电位信号输入端和所述扫描信号输出端电连接;所述第一输出模块导通期间,所述第一电位信号输入端输入的第一电位传输至所述扫描信号输出端;
所述第二输出模块与所述第二节点、所述第二电位信号输入端和所述扫描信号输出端电连接;所述第二输出模块导通期间,所述第二电位信号输入端输入的第二电位信号传输至所述扫描信号输出端。
本发明实施例提供了一种全新的扫描驱动电路,该扫描驱动电路实现了对移位信号输入端输入的移位信号的移位功能。与现有技术相比,本发明实施例提供的扫描驱动电路的架构仅包括一个输出控制模块、一个时钟信号输入端和一个移位信号输入端,因此,该扫描驱动电路的结构简单以及控制逻辑简单。且本发明实施例提供的扫描驱动电路应用于显示面板时,仅需要在显示面板上为扫描驱动电路设置一条时钟信号线和一条移位信号线,有利于实现显示面板的窄边框。
可选地,所述输入模块包括第一晶体管,所述第一晶体管的控制端与所述时钟信号输入端电连接,所述第一晶体管的第一端与所述移位信号输入端电连接,所述第一晶体管的第二端与所述第二节点电连接。本发明实施例设置输入模块仅包括第一晶体管,有利于减少扫描驱动电路中器件的数量。
可选地,所述输出控制模块包括第一电容、第二晶体管、第三晶体管和第四晶体管;
所述第一电容的第一端与所述时钟信号输入端电连接,所述第一电容的第二端与所述第二晶体管的第一端电连接;
所述第二晶体管的控制端与所述第三晶体管的第二端电连接,所述第二晶体管的第二端与所述第一节点电连接;
所述第三晶体管的控制端与所述移位信号输入端电连接,所述第三晶体管的第一端与所述第一电位信号输入端电连接;
所述第四晶体管的控制端与所述第二节点电连接,所述第四晶体管的第一端与所述第一电位信号输入端电连接,所述第四晶体管的第二端与所述第一节点电连接。
本发明实施例设置输出控制模块包括第一电容C、第二晶体管、第三晶体管和第四晶体管,不仅采用了较少的器件数量,还可以在第二输出模块导通时,维持第一输出模块可靠关断,有利于提升扫描信号输出端的可靠性。
可选地,所述第二输出模块包括第五晶体管和第二电容;
所述第五晶体管的控制端与所述第二节点电连接,所述第五晶体管的第一端与所述第二电位信号输入端电连接,所述第五晶体管的第二端与所述扫描信号输出端电连接;
所述第二电容的第一端与所述扫描信号输出端电连接,所述第二电容的第二端与所述第五晶体管的控制端电连接。
本发明实施例设置第二输出模块仅包括第五晶体管和第二电容C,有利于减少扫描驱动电路中器件的数量。
可选地,所述第五晶体管为双栅晶体管,以减小扫描信号输出端的漏电流。
可选地,所述第一输出模块包括第六晶体管和第三电容;
所述第六晶体管的控制端与所述第一节点电连接,所述第六晶体管的第一端与所述第一电位信号输入端电连接,所述第六晶体管的第二端与所述扫描信号输出端电连接;
所述第三电容的第一端与所述第一电位信号输入端电连接,所述第三电容的第二端与所述第六晶体管的控制端电连接。
本发明实施例设置第一输出模块仅包括第六晶体管6和第三电容C,有利于减少扫描驱动电路中器件的数量。
可选地,所述第六晶体管为双栅晶体管,以减小扫描信号输出端的漏电流。
可选地,扫描驱动电路还包括第七晶体管,所述第七晶体管的控制端与所述第二电位信号输入端电连接,所述第七晶体管的第一端与所述第二节点电连接,所述第七晶体管的第二端与所述第二输出模块电连接。第七晶体管设置于第二节点和第二输出模块之间,起到分压作用,以减小第二节点向第二输出模块的漏流。
可选地,扫描驱动电路还包括第八晶体管和第九晶体管;
所述第八晶体管的控制端和第一端均与所述第一输出模块电连接,所述第八晶体管的第二端与所述扫描信号输出端电连接;
所述第九晶体管的控制端与所述扫描信号输出端电连接,所述第九晶体管的第一端与所述第二电位信号输出端电连接,所述第九晶体管的第二端与所述第八晶体管的第一端电连接。
本发明实施例设置扫描驱动电路包括第八晶体管和第九晶体管,由于在扫描信号输出端的电位与第一电位信号输入端的电位相等时,使得第八晶体管的第一端和第二端的电位相等,从而避免了漏扫电流通过第八晶体管传输至描信号输出端。
可选地,扫描驱动电路还包括第十晶体管和第十一晶体管;
所述第十晶体管的控制端和第一端均与所述第二输出模块电连接,所述第十晶体管的第二端与所述扫描信号输出端电连接;
所述第十一晶体管的控制端与所述扫描信号输出端电连接,所述第十一晶体管的第一端与所述第二电位信号输出端电连接,所述第十一晶体管的第二端与所述第十晶体管的第一端电连接。
本发明实施例设置扫描驱动电路包括第十晶体管和第十一晶体管,由于扫描信号输出端的电位与第一电位信号输入端的电位相等,使得第十晶体管的第一端和第二端的电位相等,从而避免了漏扫电流通过第十晶体管传输至描信号输出端。
相应地,本发明实施例还提供了一种显示面板,包括至少两个如本发明任意实施例所述的扫描驱动电路、时钟信号线、第一电位信号线、第二电位信号线、启动信号线和至少两条扫描线;
所述扫描驱动电路的时钟信号输入端与所述时钟信号线电连接,所述第一电位信号输入端与所述第一电位信号线电连接,所述第二电位信号输入端与所述第二电位信号线电连接;所述至少两条扫描线与对应的所述扫描驱动电路的扫描信号输出端电连接;
至少两个所述扫描驱动电路级联连接,第一级所述扫描驱动电路的移位信号输入端与所述启动信号线电连接;上一级所述扫描驱动电路的扫描信号输出端与下一级所述扫描驱动电路的移位信号输入端电连接。
附图说明
图1为本发明实施例提供的一种扫描驱动电路的结构示意图;
图2为本发明实施例提供的一种扫描驱动电路的时序示意图;
图3为本发明实施例提供的另一种扫描驱动电路的结构示意图;
图4为本发明实施例提供的又一种扫描驱动电路的结构示意图;
图5为本发明实施例提供的又一种扫描驱动电路的结构示意图;
图6为本发明实施例提供的又一种扫描驱动电路的结构示意图;
图7为本发明实施例提供的又一种扫描驱动电路的结构示意图;
图8为本发明实施例提供的另一种扫描驱动电路的时序示意图;
图9为本发明实施例提供的又一种扫描驱动电路的结构示意图;
图10为本发明实施例提供的又一种扫描驱动电路的结构示意图;
图11为本发明实施例提供的又一种扫描驱动电路的结构示意图;
图12为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种扫描驱动电路。图1为本发明实施例提供的一种扫描驱动电路的结构示意图。参见图1,该扫描驱动电路10包括:输入模块110、第一输出模块120、第二输出模块130、输出控制模块140、第一节点N1、第二节点N2、时钟信号输入端101、第一电位信号输入端102、第二电位信号输入端103、移位信号输入端104和扫描信号输出端105。
输入模块110与第二节点N2、时钟信号输入端101和移位信号输入端104电连接,输入模块110用于控制第二节点N2的电位,第二节点N2控制第二输出模块130的导通状态。
输出控制模块140与第一节点N1、第二节点N2、时钟信号输入端101、移位信号输入端104和第一电位信号输入端102电连接;输出控制模块140用于控制第一节点N1的电位,第一节点N1控制第一输出模块120的导通状态。
第一输出模块120与第一节点N1、第一电位信号输入端102和扫描信号输出端105电连接;第一输出模块120导通期间,第一电位信号输入端102输入的第一电位传输至扫描信号输出端105。
第二输出模块130与第二节点N2、第二电位信号输入端103和扫描信号输出端105电连接;第二输出模块130导通期间,第二电位信号输入端103输入的第二电位信号传输至扫描信号输出端105。
其中,时钟信号输入端101的时钟信号以固定的时钟频率,在高电位和低电位之间切换。移位信号输入端104的移位信号为具有一定脉冲宽度的脉冲信号。扫描信号输出端105的扫描信号也为具有一定脉冲宽度的脉冲信号,且扫描信号的脉冲宽度与移位信号的脉冲宽度相等,比移位信号延迟一个时钟周期,从而实现扫描驱动电路的移位功能。
示例性地,该扫描驱动电路10的时钟信号输入端101与显示面板上的时钟信号线电连接,移位信号输入端104与上一级扫描驱动的电路的扫描信号输出端电连接,扫描信号输出端105与显示面板的扫描线电连接。第一电位信号为低电位信号,第二电位信号为高电位信号。图2为本发明实施例提供的一种扫描驱动电路的时序示意图。参见图2,该扫描驱动电路10的驱动方法如下:
在阶段T11,移位信号输入端104的移位信号IN为高电位;输入模块110响应时钟信号和移位信号,控制第二节点N2的电位;第二输出模块130响应第二节点N2的电位而导通,将第二电位信号输入端103的第二电位信号传输至扫描信号输出端105;以及,输出控制模块140响应第二节点N2的电位,将第一电位信号输入端102的第一电位信号传输至第一节点N1;第一输出模块120响应第一节点N1的电位而关断。扫描信号输出端105输出第二电位信号。
在阶段T12,移位信号输入端104的移位信号IN为低电位,时钟信号输入端101的时钟信号为低电位;第二节点N2的电位保持阶段T11的电位;第二输出模块130响应第二节点N2的电位而导通,将第二电位信号输入端103的第二电位信号传输至扫描信号输出端105;以及,输出控制模块140响应第二节点N2的电位,将第一电位信号输入端102的第一电位信号传输至第一节点N1;第一输出模块120响应第一节点N1的电位而关断。扫描信号输出端105输出第二电位信号。
在阶段T13,移位信号输入端104的移位信号IN为低电位;输入模块110响应时钟信号和移位信号,控制第二节点N2的电位;第二输出模块130响应第二节点N2的电位而关断;输出控制模块140响应第二节点N2的电位、时钟信号和移位信号,控制第一节点N1的电位;第一输出模块120响应第一节点N1的电位而导通,将第一电位信号输入端102的第一电位信号传输至扫描信号输出端105;扫描信号输出端105输出第一电位信号;因此,扫描信号输出端105输出的第一电位信号相比于移位信号延迟一个时钟周期输出。
在阶段T14;移位信号输入端104的移位信号IN为高电位,时钟信号输入端101的时钟信号为低电位;第二节点N2的电位保持阶段T13的电位;第二输出模块130响应第二节点N2的电位而关断;输出控制模块140响应第二节点N2的电位、时钟信号和移位信号,控制第一节点N1的电位;第一输出模块120响应第一节点N1的电位而导通,将第一电位信号输入端102的第一电位信号传输至扫描信号输出端105。
在阶段T15,移位信号输入端104的移位信号IN为高电位;输入模块110响应时钟信号和移位信号,控制第二节点N2的电位;第二输出模块130响应第二节点N2的电位而导通,将第二电位信号输入端103的第二电位信号传输至扫描信号输出端105;以及,输出控制模块140响应第二节点N2的电位,将第一电位信号输入端102的第一电位信号传输至第一节点N1;第一输出模块120响应第一节点N1的电位而关断。扫描信号输出端105输出第二电位信号。
本发明实施例提供了一种全新的扫描驱动电路10,该扫描驱动电路10包括输入模块110、第一输出模块120、第二输出模块130、输出控制模块140、第一节点N1、第二节点N2、时钟信号输入端101、第一电位信号输入端102、第二电位信号输入端103、移位信号输入端104和扫描信号输出端105,实现了对移位信号输入端104输入的移位信号的移位功能。与现有技术相比,本发明实施例提供的扫描驱动电路10的架构仅包括一个输出控制模块140、一个时钟信号输入端101和一个移位信号输入端104,因此,该扫描驱动电路10的结构简单以及控制逻辑简单。且本发明实施例提供的扫描驱动电路10应用于显示面板时,仅需要在显示面板上为扫描驱动电路10设置一条时钟信号线和一条移位信号线,有利于实现显示面板的窄边框。
图3为本发明实施例提供的另一种扫描驱动电路的结构示意图。参见图3,在上述各实施例的基础上,可选地,输入模块包括第一晶体管M1,第一晶体管M1的控制端与时钟信号输入端101电连接,第一晶体管M1的第一端与移位信号输入端104电连接,第一晶体管M1的第二端与第二节点N2电连接。
示例性地,第一晶体管M1为N型晶体管,该输入模块控制第二节点N2的电位为高电位的控制过程为,若时钟信号输入端101的时钟信号CLK为高电位,移位信号输入端104的移位信号IN为高电位,第一晶体管M1导通,高电位沿第一晶体管M1到达第二节点N2;该输入模块控制第二节点N2的电位为低电位的控制过程为,若时钟信号输入端101的时钟信号CLK为高电位,移位信号输入端104的移位信号IN为低电位,第一晶体管M1导通,低电位沿第一晶体管M1到达第二节点N2。
本发明实施例设置输入模块仅包括第一晶体管M1,有利于减少扫描驱动电路10中器件的数量。
图4为本发明实施例提供的又一种扫描驱动电路的结构示意图。参见图4,在上述各实施例的基础上,可选地,输出控制模块140包括第一电容C1、第二晶体管M2、第三晶体管M3和第四晶体管M4;第一电容C1的第一端与时钟信号输入端101电连接,第一电容C1的第二端与第二晶体管M2的第一端电连接;第二晶体管M2的控制端与第三晶体管M3的第二端电连接,第二晶体管M2的第二端与第一节点N1电连接;第三晶体管M3的控制端与移位信号输入端104电连接,第三晶体管M3的第一端与第一电位信号输入端102电连接;第四晶体管M4的控制端与第二节点N2电连接,第四晶体管M4的第一端与第一电位信号输入端102电连接,第四晶体管M4的第二端与第一节点N1电连接。
示例性地,第二晶体管M2、第三晶体管M3和第四晶体管M4均为N型晶体管,第一电位信号为低电位,第二电位信号为高电位。
该输出控制模块140控制第一节点N1的电位为高电位的控制过程为,若时钟信号输入端101的时钟信号CLK为高电位,移位信号输入端104的移位信号IN为低电位,第二节点N2为低电位;第三晶体管M3和第四晶体管M4关断;由于第二晶体管M2的控制端浮置(floating),以及第一电容C1的耦合作用,第二晶体管M2的控制端电位被拉高,第二晶体管M2导通;时钟信号CLK信号沿第二晶体管M2到达第一节点N1。
该输出控制模块140控制第一节点N1的电位为低电位的控制过程为,若移位信号输入端104的移位信号IN为高电位,第二节点N2为高电位;第三晶体管M3导通;第一电位信号VGL沿第三晶体管M3到达第二晶体管M2的控制端,使第二晶体管M2关断;第二节点N2的高电位控制第四晶体管M4导通;第一电位信号VGL沿第四晶体管M4到达第一节点N1。
本发明实施例设置输出控制模块140包括第一电容C1、第二晶体管M2、第三晶体管M3和第四晶体管M4,不仅采用了较少的器件数量,还可以在第二输出模块导通时,维持第一输出模块可靠关断,有利于提升扫描信号输出端的可靠性。
图5为本发明实施例提供的又一种扫描驱动电路的结构示意图。参见图5,在上述各实施例的基础上,可选地,第二输出模块130包括第五晶体管M5和第二电容C2;第五晶体管M5的控制端与第二节点N2电连接,第五晶体管M5的第一端与第二电位信号输入端103电连接,第五晶体管M5的第二端与扫描信号输出端105电连接;第二电容C2的第一端与扫描信号输出端105电连接,第二电容C2的第二端与第五晶体管M5的控制端电连接。
示例性地,第五晶体管M5为N型晶体管,该第二输出模块130输出第二电位信号的控制过程为,若第一节点N1为高电位,第五晶体管M5导通,第二电位信号沿第五晶体管M5到达扫描信号输出端105。以及,第二电容C2具有存储电位的作用,用于在输入模块110关断时,维持上一阶段第一节点N1的电位。
本发明实施例设置第二输出模块仅包括第五晶体管M5和第二电容C2,有利于减少扫描驱动电路10中器件的数量。
图6为本发明实施例提供的又一种扫描驱动电路的结构示意图。参见图6,在上述各实施例的基础上,可选地,第一输出模块120包括第六晶体管M6和第三电容C3;第六晶体管M6的控制端与第一节点N1电连接,第六晶体管M6的第一端与第一电位信号输入端102电连接,第六晶体管M6的第二端与扫描信号输出端105电连接;第三电容C3的第一端与第一电位信号输入端102电连接,第三电容C3的第二端与第六晶体管M6的控制端电连接。
示例性地,第六晶体管M6为N型晶体管,该第一输出模块120输出第一电位信号的控制过程为,若第二节点N2为高电位,第六晶体管M6导通,第一电位信号沿第六晶体管M6到达扫描信号输出端105。以及,第三电容C3具有存储电位的作用,用于在输出控制模块140关断时,维持上一阶段第二节点N2的电位。
本发明实施例设置第一输出模块仅包括第六晶体管M6和第三电容C3,有利于减少扫描驱动电路10中器件的数量。
在上述各实施例的基础上,本发明实施例还提供了一种具体的扫描驱动电路。图7为本发明实施例提供的又一种扫描驱动电路的结构示意图,图8为本发明实施例提供的另一种扫描驱动电路的时序示意图。参见图7和图8,该扫描驱动电路10的驱动方法为:
在阶段T21,移位信号IN为高电位、时钟信号CLK为高电位;第一晶体管M1、第三晶体管M3导通;第一电位信号VGL沿第三晶体管M3到达第二晶体管M2的控制端,使第二晶体管M2关断;移位信号IN沿第一晶体管M1到达第四晶体管M4的控制端,第四晶体管M4导通;第一电位信号VGL沿第四晶体管M4到达第六晶体管M6的控制端,使第六晶体管M6关断;移位信号IN沿第一晶体管M1到达第五晶体管M5的控制端,使第五晶体管M5导通;第二电位信号VGH写入第二电容C2,第二电位信号VGH沿第五晶体管M5输出至扫描信号输出端105,扫描信号输出端105的扫描信号OUT=VGH。
在阶段T22:移位信号IN为高电位、时钟信号CLK为低电位;第三晶体管M3导通,第一电位信号VGL通过第三晶体管M3到达第二晶体管M2的控制端,第二晶体管M2关断;由于阶段T21第二电容C2存入高电位,第五晶体管M5导通,且第四晶体管M4导通;第一电位信号VGL沿第四晶体管M4到达第六晶体管M6的控制端和第八晶体管M8的控制端,将第六晶体管M6和第八晶体管M8关断;第二电位信号VGH沿第五晶体管M5输出至扫描信号输出端105。VGH可以通过第五晶体管M5输出,扫描信号输出端105的扫描信号OUT=VGH。
在阶段T23:移位信号IN为高电位、时钟信号CLK为高电位;第一晶体管M1、第三晶体管M3导通;第一电位信号VGL沿第三晶体管M3到达第二晶体管M2的控制端,使第二晶体管M2关断;移位信号IN沿第一晶体管M1到达第四晶体管M4的控制端,第四晶体管M4导通;第一电位信号VGL沿第四晶体管M4到达第六晶体管M6的控制端,使第六晶体管M6关断;移位信号IN沿第一晶体管M1到达第五晶体管M5的控制端,使第五晶体管M5导通;第二电位信号VGH写入第二电容C2,第二电位信号VGH沿第五晶体管M5输出至扫描信号输出端105,扫描信号输出端105的扫描信号OUT=VGH。
在阶段T24:移位信号IN为低电位、时钟信号CLK为低电位;第一晶体管M1、第二晶体管M2和第三晶体管M3均关断;由于第二电容C2在阶段T23被写入高电位,因此第五晶体管M5和第四晶体管M4导通;第一电位信号VGL通过第四晶体管M4到达第六晶体管M6的控制端,使第六晶体管M6关断;第二电位信号VGH沿第五晶体管M5输出至扫描信号输出端105,扫描信号输出端105的扫描信号OUT=VGH。
在阶段T25:移位信号IN为低电位、时钟信号CLK为高电位;第一晶体管M1导通;第三晶体管M3和第四晶体管M4关断;由于第二晶体管M2的控制端浮置(floating),以及第一电容C1的耦合作用,第二晶体管M2的控制端电位被拉高,第二晶体管M2导通;移位信号IN沿第一晶体管M1到达第五晶体管M5的控制端,第五晶体管M5关断;时钟信号CLK信号沿第二晶体管M2到达第六晶体管M6的控制端,第六晶体管M6导通;第一电位信号VGL沿第六晶体管M6输出至扫描信号输出端105,扫描信号输出端105的扫描信号OUT=VGL;因此,扫描信号输出端105输出的低电位信号相比于移位信号的低电位延迟一个时钟周期输出。
在阶段T26:移位信号IN为低电位、时钟信号CLK为低电位;第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4关断;由于第二电容C2在阶段T25存储了低电位,第四晶体管M4和第五晶体管M5关断;由于第三电容C3在阶段T25存储了高电位,第六晶体管M6导通;第一电位信号VGL沿第六晶体管M6输出至扫描信号输出端105,扫描信号输出端105的扫描信号OUT=VGL。
在阶段T27:移位信号IN为低电位、时钟信号CLK为高电位;第一晶体管M1导通,第三晶体管M3和第四晶体管M4关断;由于第二晶体管M2的控制端浮置(floating),以及第一电容C1的耦合作用,第二晶体管M2的控制端电位被拉高,第二晶体管M2导通;移位信号IN沿第一晶体管M1到达第五晶体管M5的控制端,第五晶体管M5关断;时钟信号CLK信号沿第二晶体管M2到达第六晶体管M6的控制端,第六晶体管M6导通;第一电位信号VGL沿第六晶体管M6输出至扫描信号输出端105,扫描信号输出端105的扫描信号OUT=VGL。
在阶段T28:移位信号IN为高电位、时钟信号CLK为低电位;第一晶体管M1关断;由于第二电容C2在阶段T27存储了低电位,第五晶体管M5和第四晶体管M4关断;第三晶体管M3导通,第一电位信号VGL沿第三晶体管M3到达第二晶体管M2的控制端,第二晶体管M2关断;由于第三电容C3在阶段T27存储了高电位,第六晶体管M6导通;第一电位信号VGL沿第六晶体管M6输出至扫描信号输出端105,扫描信号输出端105的扫描信号OUT=VGL。
在阶段T29,移位信号IN为高电位、时钟信号CLK为高电位;第一晶体管M1、第三晶体管M3导通;第一电位信号VGL沿第三晶体管M3到达第二晶体管M2的控制端,使第二晶体管M2关断;移位信号IN沿第一晶体管M1到达第四晶体管M4的控制端,第四晶体管M4导通;第一电位信号VGL沿第四晶体管M4到达第六晶体管M6的控制端,使第六晶体管M6关断;移位信号IN沿第一晶体管M1到达第五晶体管M5的控制端,使第五晶体管M5导通;第二电位信号VGH写入第二电容C2,第二电位信号VGH沿第五晶体管M5输出至扫描信号输出端105,扫描信号输出端105的扫描信号OUT=VGH。
在阶段T2A:移位信号IN为高电位、时钟信号CLK为低电位;第三晶体管M3导通,第一电位信号VGL通过第三晶体管M3到达第二晶体管M2的控制端,第二晶体管M2关断;由于阶段T29第二电容C2存入高电位,第五晶体管M5导通,且第四晶体管M4导通;第一电位信号VGL沿第四晶体管M4到达第六晶体管M6的控制端和第八晶体管M8的控制端,将第六晶体管M6和第八晶体管M8关断;第二电位信号VGH沿第五晶体管M5输出至扫描信号输出端105。VGH可以通过第五晶体管M5输出,扫描信号输出端105的扫描信号OUT=VGH。
本发明实施例提供的扫描驱动电路10仅包括六个晶体管和三个电容,器件的数量较少,当该扫描驱动电路10应用于显示面板时,所占用显示面板的面积较小,进一步有利于实现显示面板的窄边框。
在上述各实施例的基础上,可选地,第五晶体管M5和/或第六晶体管M6为双栅晶体管,由于双栅晶体管具有降低漏电流的性质,因此,第五晶体管M5和/或第六晶体管M6为双栅晶体管可以减小扫描信号输出端105的漏电流。
图9为本发明实施例提供的又一种扫描驱动电路的结构示意图,参见图9,在上述各实施例的基础上,可选地,扫描驱动电路10还包括第七晶体管M7,第七晶体管M7的控制端与第二电位信号输入端103电连接,第七晶体管M7的第一端与第二节点N2电连接,第七晶体管M7的第二端与第二输出模块130电连接。其中,第七晶体管M7设置于第二节点N2和第二输出模块130之间,起到分压作用,以减小第二节点N2向第二输出模块130的漏流。
图10为本发明实施例提供的又一种扫描驱动电路的结构示意图,参见图10,在上述各实施例的基础上,可选地,扫描驱动电路10还包括第八晶体管M8和第九晶体管M9;第八晶体管M8的控制端和第一端均与第一输出模块120电连接,第八晶体管M8的第二端与扫描信号输出端105电连接;第九晶体管M9的控制端与扫描信号输出端105电连接,第九晶体管M9的第一端与第二电位信号输出端电连接,第九晶体管M9的第二端与第八晶体管M8的第一端电连接。
其中,第八晶体管M8和第九晶体管M9起到了避免漏电流通过第一输出模块120传输至扫描信号输出端105的作用。具体原理为,当第二输出模块130导通时,第二输出模块130向扫描信号输出端105输出第二电位信号。与此同时,第一节点N1控制第八晶体管M8关断,扫描信号输出端105控制第九晶体管M9导通,若第一输出模块120的输出端存在漏电,漏电流会通过第九晶体管M9传输至第二电位信号输入端103,并且第八晶体管M8的第一端的电位与第一电位信号输入端102的电位相等。由于扫描信号输出端105的电位与第一电位信号输入端102的电位相等,使得第八晶体管M8的第一端和第二端的电位相等,从而避免了漏扫电流通过第八晶体管M8传输至描信号输出端。
图11为本发明实施例提供的又一种扫描驱动电路的结构示意图,参见图11,在上述各实施例的基础上,可选地,还包括第十晶体管M10和第十一晶体管M11;第十晶体管M10的控制端和第一端均与第二输出模块130电连接,第十晶体管M10的第二端与扫描信号输出端105电连接;第十一晶体管M11的控制端与扫描信号输出端105电连接,第十一晶体管M11的第一端与第二电位信号输出端电连接,第十一晶体管M11的第二端与第十晶体管M10的第一端电连接。
其中,第十晶体管M10和第十一晶体管M11起到了避免漏电流通过第二输出模块130传输至扫描信号输出端105的作用。具体原理为,当第一输出模块120导通时,第一输出模块120向扫描信号输出端105输出第一电位信号。与此同时,第二节点N2控制第十晶体管M10关断,扫描信号输出端105控制第十一晶体管M11导通,若第二输出模块130的输出端存在漏电,漏电流会通过第十一晶体管M11传输至第一电位信号输入端102,并且第十晶体管M10的第一端的电位与第一电位信号输入端102的电位相等。由于扫描信号输出端105的电位与第一电位信号输入端102的电位相等,使得第十晶体管M10的第一端和第二端的电位相等,从而避免了漏扫电流通过第十晶体管M10传输至描信号输出端。
需要说明的是,在上述各实施例中以各晶体管均为N型晶体管进行说明,并非对本发明的限定。在其他实施例中,还可以将各晶体管设置为P型晶体管,或部分晶体管采用N型晶体管,部分晶体管采用P型晶体管,在实际应用中可以根据需要进行设定。示例性地,各晶体管设置为P型晶体管,第一电位信号为高电位信号,第二电位信号为低电位信号,扫描信号输出端105输出的高电位信号相比于移位信号的高电位延迟一个时钟周期输出。
本发明实施例还提供了一种显示面板。图12为本发明实施例提供的一种显示面板的结构示意图。参见图12,该显示面板包括至少两个如本发明任意实施例所提供的扫描驱动电路10、时钟信号线20、第一电位信号线、第二电位信号线、启动信号线30和至少两条扫描线40。扫描驱动电路10的时钟信号输入端与时钟信号线20电连接,第一电位信号输入端与第一电位信号线电连接,第二电位信号输入端与第二电位信号线电连接;至少两条扫描线40与对应的扫描驱动电路10的扫描信号输出端电连接。至少两个扫描驱动电路10级联连接,第一级扫描驱动电路10的移位信号输入端与启动信号线30电连接;上一级扫描驱动电路10的扫描信号输出端与下一级扫描驱动电路10的移位信号输入端电连接。
本发明实施例提供的显示面板包括了一种全新的扫描驱动电路10,该扫描驱动电路10包括输入模块、第一输出模块、第二输出模块、输出控制模块、第一节点、第二节点、时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端和扫描信号输出端,实现了对移位信号输入端输入的移位信号的移位功能。与现有技术相比,本发明实施例提供的扫描驱动电路10的架构仅包括一个输出控制模块、一个时钟信号输入端和一个移位信号输入端,因此,显示面板上仅需要为扫描驱动电路10设置一条时钟信号线20和一条移位信号线,有利于实现显示面板的窄边框。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种扫描驱动电路,其特征在于,包括:输入模块、第一输出模块、第二输出模块、输出控制模块、第一节点、第二节点、时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端和扫描信号输出端;
所述输入模块与所述第二节点、所述时钟信号输入端和所述移位信号输入端电连接,所述输入模块用于控制所述第二节点的电位,所述第二节点控制所述第二输出模块的导通状态;
所述输出控制模块与所述第一节点、所述第二节点、所述时钟信号输入端、所述移位信号输入端和所述第一电位信号输入端电连接;所述输出控制模块用于控制所述第一节点的电位,所述第一节点控制所述第一输出模块的导通状态;
所述第一输出模块与所述第一节点、所述第一电位信号输入端和所述扫描信号输出端电连接;所述第一输出模块导通期间,所述第一电位信号输入端输入的第一电位传输至所述扫描信号输出端;
所述第二输出模块与所述第二节点、所述第二电位信号输入端和所述扫描信号输出端电连接;所述第二输出模块导通期间,所述第二电位信号输入端输入的第二电位信号传输至所述扫描信号输出端。
2.根据权利要求1所述的扫描驱动电路,其特征在于,所述输入模块包括第一晶体管,所述第一晶体管的控制端与所述时钟信号输入端电连接,所述第一晶体管的第一端与所述移位信号输入端电连接,所述第一晶体管的第二端与所述第二节点电连接。
3.根据权利要求1所述的扫描驱动电路,其特征在于,所述输出控制模块包括第一电容、第二晶体管、第三晶体管和第四晶体管;
所述第一电容的第一端与所述时钟信号输入端电连接,所述第一电容的第二端与所述第二晶体管的第一端电连接;
所述第二晶体管的控制端与所述第三晶体管的第二端电连接,所述第二晶体管的第二端与所述第一节点电连接;
所述第三晶体管的控制端与所述移位信号输入端电连接,所述第三晶体管的第一端与所述第一电位信号输入端电连接;
所述第四晶体管的控制端与所述第二节点电连接,所述第四晶体管的第一端与所述第一电位信号输入端电连接,所述第四晶体管的第二端与所述第一节点电连接。
4.根据权利要求1所述的扫描驱动电路,其特征在于,所述第二输出模块包括第五晶体管和第二电容;
所述第五晶体管的控制端与所述第二节点电连接,所述第五晶体管的第一端与所述第二电位信号输入端电连接,所述第五晶体管的第二端与所述扫描信号输出端电连接;
所述第二电容的第一端与所述扫描信号输出端电连接,所述第二电容的第二端与所述第五晶体管的控制端电连接;
可选地,所述第五晶体管为双栅晶体管。
5.根据权利要求1所述的扫描驱动电路,其特征在于,所述第一输出模块包括第六晶体管和第三电容;
所述第六晶体管的控制端与所述第一节点电连接,所述第六晶体管的第一端与所述第一电位信号输入端电连接,所述第六晶体管的第二端与所述扫描信号输出端电连接;
所述第三电容的第一端与所述第一电位信号输入端电连接,所述第三电容的第二端与所述第六晶体管的控制端电连接。
6.根据权利要求5所述的扫描驱动电路,其特征在于,所述第六晶体管为双栅晶体管。
7.根据权利要求1所述的扫描驱动电路,其特征在于,还包括第七晶体管,所述第七晶体管的控制端与所述第二电位信号输入端电连接,所述第七晶体管的第一端与所述第二节点电连接,所述第七晶体管的第二端与所述第二输出模块电连接。
8.根据权利要求1所述的扫描驱动电路,其特征在于,还包括第八晶体管和第九晶体管;
所述第八晶体管的控制端和第一端均与所述第一输出模块电连接,所述第八晶体管的第二端与所述扫描信号输出端电连接;
所述第九晶体管的控制端与所述扫描信号输出端电连接,所述第九晶体管的第一端与所述第二电位信号输出端电连接,所述第九晶体管的第二端与所述第八晶体管的第一端电连接。
9.根据权利要求1所述的扫描驱动电路,其特征在于,还包括第十晶体管和第十一晶体管;
所述第十晶体管的控制端和第一端均与所述第二输出模块电连接,所述第十晶体管的第二端与所述扫描信号输出端电连接;
所述第十一晶体管的控制端与所述扫描信号输出端电连接,所述第十一晶体管的第一端与所述第二电位信号输出端电连接,所述第十一晶体管的第二端与所述第十晶体管的第一端电连接。
10.一种显示面板,其特征在于,包括至少两个如权利要求1-9任一项所述的扫描驱动电路、时钟信号线、第一电位信号线、第二电位信号线、启动信号线和至少两条扫描线;
所述扫描驱动电路的时钟信号输入端与所述时钟信号线电连接,所述第一电位信号输入端与所述第一电位信号线电连接,所述第二电位信号输入端与所述第二电位信号线电连接;所述至少两条扫描线与对应的所述扫描驱动电路的扫描信号输出端电连接;
至少两个所述扫描驱动电路级联连接,第一级所述扫描驱动电路的移位信号输入端与所述启动信号线电连接;上一级所述扫描驱动电路的扫描信号输出端与下一级所述扫描驱动电路的移位信号输入端电连接。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910425299.8A CN110322824A (zh) | 2019-05-21 | 2019-05-21 | 一种扫描驱动电路和显示面板 |
PCT/CN2019/120336 WO2020233041A1 (zh) | 2019-05-21 | 2019-11-22 | 扫描驱动电路和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910425299.8A CN110322824A (zh) | 2019-05-21 | 2019-05-21 | 一种扫描驱动电路和显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110322824A true CN110322824A (zh) | 2019-10-11 |
Family
ID=68113402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910425299.8A Pending CN110322824A (zh) | 2019-05-21 | 2019-05-21 | 一种扫描驱动电路和显示面板 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110322824A (zh) |
WO (1) | WO2020233041A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110675836A (zh) * | 2019-10-18 | 2020-01-10 | 合肥维信诺科技有限公司 | 一种扫描电路及其驱动方法和显示面板 |
WO2020233041A1 (zh) * | 2019-05-21 | 2020-11-26 | 合肥维信诺科技有限公司 | 扫描驱动电路和显示面板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105405383A (zh) * | 2015-12-25 | 2016-03-16 | 上海天马有机发光显示技术有限公司 | 移位寄存单元、移位寄存器及其驱动方法、显示装置 |
CN105741744A (zh) * | 2016-05-12 | 2016-07-06 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
CN106448540A (zh) * | 2016-11-18 | 2017-02-22 | 上海天马有机发光显示技术有限公司 | 显示面板、移位寄存器电路以及驱动方法 |
CN106847159A (zh) * | 2017-03-30 | 2017-06-13 | 上海天马有机发光显示技术有限公司 | 一种移位寄存器、栅极驱动电路及显示面板 |
CN109147635A (zh) * | 2017-06-27 | 2019-01-04 | 上海天马有机发光显示技术有限公司 | 一种移位寄存器、其驱动方法及显示装置 |
CN109410831A (zh) * | 2017-08-16 | 2019-03-01 | 乐金显示有限公司 | 选通驱动器电路以及使用该选通驱动器电路的显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100685842B1 (ko) * | 2005-08-17 | 2007-02-22 | 삼성에스디아이 주식회사 | 발광제어 구동장치 및 이를 포함하는 유기전계발광표시장치 |
CN105206234B (zh) * | 2015-09-17 | 2017-10-31 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动方法、电路和栅极驱动装置 |
CN105243984B (zh) * | 2015-11-25 | 2018-03-27 | 上海天马有机发光显示技术有限公司 | 移位寄存单元、移位寄存器及移位寄存器的驱动方法 |
CN107622746B (zh) * | 2017-09-28 | 2020-01-03 | 上海天马有机发光显示技术有限公司 | 移位寄存单元、其驱动方法、显示面板及显示装置 |
CN110322824A (zh) * | 2019-05-21 | 2019-10-11 | 合肥维信诺科技有限公司 | 一种扫描驱动电路和显示面板 |
-
2019
- 2019-05-21 CN CN201910425299.8A patent/CN110322824A/zh active Pending
- 2019-11-22 WO PCT/CN2019/120336 patent/WO2020233041A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105405383A (zh) * | 2015-12-25 | 2016-03-16 | 上海天马有机发光显示技术有限公司 | 移位寄存单元、移位寄存器及其驱动方法、显示装置 |
CN105741744A (zh) * | 2016-05-12 | 2016-07-06 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
CN106448540A (zh) * | 2016-11-18 | 2017-02-22 | 上海天马有机发光显示技术有限公司 | 显示面板、移位寄存器电路以及驱动方法 |
CN106847159A (zh) * | 2017-03-30 | 2017-06-13 | 上海天马有机发光显示技术有限公司 | 一种移位寄存器、栅极驱动电路及显示面板 |
CN109147635A (zh) * | 2017-06-27 | 2019-01-04 | 上海天马有机发光显示技术有限公司 | 一种移位寄存器、其驱动方法及显示装置 |
CN109410831A (zh) * | 2017-08-16 | 2019-03-01 | 乐金显示有限公司 | 选通驱动器电路以及使用该选通驱动器电路的显示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020233041A1 (zh) * | 2019-05-21 | 2020-11-26 | 合肥维信诺科技有限公司 | 扫描驱动电路和显示面板 |
CN110675836A (zh) * | 2019-10-18 | 2020-01-10 | 合肥维信诺科技有限公司 | 一种扫描电路及其驱动方法和显示面板 |
CN110675836B (zh) * | 2019-10-18 | 2021-08-27 | 合肥维信诺科技有限公司 | 一种扫描电路及其驱动方法和显示面板 |
Also Published As
Publication number | Publication date |
---|---|
WO2020233041A1 (zh) | 2020-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106057147B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
US11176871B2 (en) | Shift register unit and driving method thereof, gate driving circuit and display device | |
CN105513550B (zh) | Goa驱动电路 | |
CN108389539B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
CN105047168B (zh) | 移位寄存器、栅极驱动电路及显示装置 | |
CN103021358B (zh) | 一种移位寄存器单元、栅极驱动电路及显示器件 | |
CN103700355B (zh) | 一种移位寄存器单元、栅极驱动电路及显示器件 | |
CN105976755B (zh) | 一种显示驱动电路及其控制方法、显示装置 | |
CN105609071B (zh) | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 | |
CN108346405B (zh) | 移位寄存器单元、栅极驱动电路、显示面板及显示装置 | |
JP5535374B2 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
CN103413531B (zh) | 一种移位寄存器单元、栅极驱动电路及显示器件 | |
CN108806628B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
CN107039017A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
CN105679229A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
CN104485086A (zh) | 移位寄存器单元及驱动方法、栅极驱动电路及显示器件 | |
CN106875911A (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法 | |
CN105513531B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
CN104240765B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路及显示装置 | |
CN106057116B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
CN103413514A (zh) | 移位寄存器单元、移位寄存器和显示装置 | |
CN103280200A (zh) | 移位寄存器单元、栅极驱动电路与显示器件 | |
CN106504721B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
CN106448536A (zh) | 移位寄存器、栅极驱动电路、显示面板及驱动方法 | |
CN106023949A (zh) | 一种移位寄存器、栅极集成驱动电路及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191011 |
|
RJ01 | Rejection of invention patent application after publication |