TWI445310B - 移位暫存器 - Google Patents

移位暫存器 Download PDF

Info

Publication number
TWI445310B
TWI445310B TW099146163A TW99146163A TWI445310B TW I445310 B TWI445310 B TW I445310B TW 099146163 A TW099146163 A TW 099146163A TW 99146163 A TW99146163 A TW 99146163A TW I445310 B TWI445310 B TW I445310B
Authority
TW
Taiwan
Prior art keywords
transistor
signal
output
control signal
stage
Prior art date
Application number
TW099146163A
Other languages
English (en)
Other versions
TW201228233A (en
Inventor
Chung Chun Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099146163A priority Critical patent/TWI445310B/zh
Priority to CN2011101047374A priority patent/CN102136245B/zh
Priority to US13/160,692 priority patent/US8537963B2/en
Publication of TW201228233A publication Critical patent/TW201228233A/zh
Application granted granted Critical
Publication of TWI445310B publication Critical patent/TWI445310B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

移位暫存器
本發明是有關於移位暫存器的電路架構。
按，低溫多晶矽(Low Temperature Poly-silicon,LTPS)液晶顯示器設計是目前消費性產品開發的主流，主要應用於高度整合與高畫質顯示器。因應在顯示器裝置降低成本與窄化邊框的趨勢，將閘極驅動電路內建於顯示器裝置已是設計趨勢。
傳統動態式移位暫存器(Dynamic Shift Register)利用驅動電晶體的閘極電位先行預充到線性區導通狀態，再將閘極預充電壓浮接並利用時脈訊號的電位移動，連帶將原先之預充電位進行電壓位準的移動，使移位暫存器輸出能達到全範圍的電壓位準。
然而，由於傳統動態式移位暫存器中的預充電位控制電路在提供閘極預充電壓的過程中會導致損失臨界電壓，而在低溫多晶矽製程上之臨界電壓變異度相當大，所以會嚴重影響到移位暫存器的輸出電路輸出的驅動能力。
本發明的目的之一是提供一種移位暫存器，以補償臨界電壓進而達成增強輸出電路輸出的驅動能力。
具體地，本發明實施例提出的一種移位暫存器接收前級輸出訊號以產生前級供應訊號，並根據前級供應訊號而將輸入訊號輸出為本級輸出訊號的極限值。本實施中，移位暫存器包括：啟動控制電路、電位提昇電路以及輸出電路。其中，啟動控制電路接收前級輸出訊號並提供相對應於前級輸出訊號的啟動控制訊號；電位提昇電路接收第一工作電壓、前級供應訊號與啟動控制訊號，利用電容耦合效應以變化前級供應訊號的電壓值而產生輸出控制訊號；輸出電路電性耦接至電位提昇電路、啟動控制電路與輸入訊號，且輸出電路根據電位提昇電路所產生的輸出控制訊號而決定何時將輸入訊號輸出為本級輸出訊號的極限值。
在本發明的一實施例中，上述之輸出電路包括電晶體，該電晶體接收輸入訊號與輸出控制訊號，且電晶體根據輸出控制訊號而決定何時將輸入訊號輸出為本級輸出訊號的極限值。
在本發明的一實施例中，上述之電位提昇電路包括：第一電晶體、第二電晶體、第三電晶體以及第四電晶體。其中，第一電晶體包括控制端、第一通路端與第二通路端；第一電晶體的控制端接收前級供應訊號，第一電晶體的第一通路端接收第一工作電壓，且第一電晶體由前級供應訊號控制是否使第一工作電壓通過第一電晶體而傳遞到第一電晶體的第二通路端。第二電晶體包括控制端、第一通路端與第二通路端；第二電晶體的控制端接收啟動控制訊號，第二電晶體的第一通路端電性耦接至第一電晶體的第二通路端，第二電晶體的第二通路端接收第二工作電壓，且第二電晶體由啟動控制訊號控制是否使第二工作電壓通過第二電晶體而傳遞到第二電晶體的第一通路端。第三電晶體包括控制端、第一通路端與第二通路端；第三電晶體的控制端接收前級供應訊號，第三電晶體的第一通路端接收第一工作電壓，且第三電晶體由前級供應訊號控制是否使第一工作電壓通過第三電晶體而傳遞到第三電晶體的第二通路端並成為輸出控制訊號。第四電晶體包括控制端、第一通路端與第二通路端；第四電晶體的控制端電性耦接至第三電晶體的第二通路端以接收輸出控制訊號，第四電晶體的第一通路端接收第一工作電壓，第四電晶體的第二通路端接收前級供應訊號，且第四電晶體由輸出控制訊號控制是否使第一工作電壓通過第四電晶體而傳遞到第四電晶體的第二通路端。
在本發明的另一實施例中，上述之電位提昇電路包括：第一電晶體、第二電晶體、第三電晶體以及第四電晶體。其中，第一電晶體包括控制端、第一通路端與第二通路端；第一電晶體的控制端接收前級供應訊號，第一電晶體的第一通路端接收第一工作電壓，且第一電晶體由前級供應訊號控制是否使第一工作電壓通過第一電晶體而傳遞到第一電晶體的第二通路端並成為輸出控制訊號。第二電晶體包括控制端、第一通路端與第二通路端；第二電晶體的控制端接收啟動控制訊號，第二電晶體的第一通路端電性耦接至第一電晶體的第二通路端，第二電晶體的第二通路端電性耦接至本級輸出訊號，且第二電晶體導通與否係由啟動控制訊號控制。第三電晶體包括控制端、第一通路端與第二通路端；第三電晶體的控制端電性耦接至第一電晶體的第二通路端以接收輸出控制訊號，第三電晶體的第一通路端接收第一工作電壓，第三電晶體的第二通路端接收前級供應訊號，且第三電晶體由輸出控制訊號控制是否使第一工作電壓通過第三電晶體而傳遞到第三電晶體的第二通路端。第四電晶體包括控制端、第一通路端與第二通路端；第四電晶體的控制端接收啟動控制訊號，第四電晶體的第一通路端電性耦接至本級輸出訊號，第四電晶體的第二通路端接收第二工作電壓，且第四電晶體導通與否係由啟動控制訊號控制。
在本發明的另一實施例中，上述之電位提昇電路包括：第一電晶體、第二電晶體以及第三電晶體。其中，第一電晶體包括控制端、第一通路端與第二通路端；第一電晶體的控制端接收前級供應訊號，第一電晶體的第一通路端接收第一工作電壓，且第一電晶體由前級供應訊號控制是否使第一工作電壓通過第一電晶體而傳遞到第一電晶體的第二通路端並成為輸出控制訊號。第二電晶體包括控制端、第一通路端與第二通路端；第二電晶體的控制端接收啟動控制訊號，第二電晶體的第一通路端電性耦接至第一電晶體的第二通路端，第二電晶體的第二通路端接收第二工作電壓，且第二電晶體由啟動控制訊號控制是否使第二工作電壓通過第二電晶體而傳遞到第二電晶體的第一通路端。第三電晶體包括控制端、第一通路端與第二通路端；第三電晶體的控制端電性耦接至第一電晶體的第二通路端以接收輸出控制訊號，第三電晶體的第一通路端接收第一工作電壓，第三電晶體的第二通路端接收前級供應訊號，且第三電晶體由輸出控制訊號控制是否使第一工作電壓通過第三電晶體而傳遞到第三電晶體的第二通路端。
在本發明的一實施例中，上述之電位提昇電路包括靴狀反相器，此靴狀反相器接收第一工作電壓、前級供應訊號與啟動控制訊號而產生輸出控制訊號。
在本發明的一實施例中，移位暫存器更包括電晶體，此電晶體接收前級輸出訊號，並由預定控制訊號控制是否傳遞前級輸出訊號為前級供應訊號。再者，預定控制訊號可包括第一工作電壓或輸入訊號的反相訊號。進一步地，於移位暫存器的預充電位操作區，輸出控制訊號之位準與此電晶體的臨界電壓值無關，例如大致等於第一工作電壓。
本發明實施例藉由增設電壓提升電路，使得輸出控制訊號於移位暫存器的預充電位操作區之位準可達到第一工作電壓，從而電路操作上可以完全補償臨界電壓值的變異所造成移位暫存器驅動能力不足現象，達成發展本案的目的。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
 第一實施例
請參閱圖1A，其繪示出本發明第一實施例的單級移位暫存器的電路結構。需要說明的是，本實施例僅採用單級移位暫存器的電路架構進行舉例說明，而在實際電路設計時，通常是採用多級移位暫存器串聯相接以應用於驅動電路例如應用於顯示器裝置的閘極驅動電路；並且各級移位暫存器的輸出訊號可作為後一級移位暫存器的控制訊號。具體地，如圖1A所示，移位暫存器SR[n]包括預充電位控制電路20a、啟動控制電路20b以及輸出電路20c。其中，預充電位控制電路20a包括N型電晶體T20、T21、T22、T23與T24，而電晶體T21、T22、T23與T24於本實施例中構成電壓提昇電路，並且電壓提昇電路中的電晶體T21與T22構成靴狀反相器(Bootstrap Inverter)。啟動控制電路20b接收前級輸出訊號Pre[n]並提供相對應於前級輸出訊號Pre[n]的啟動控制訊號i[n]，其所採用的電路結構可與先前技術類似，故在此不再贅述。輸出電路20c包括N型電晶體T25、T26與T27以及電容C。
於預充電位控制電路20a中，電晶體T20接收前級輸出訊號Pre[n]並由控制訊號例如工作電壓VDD或輸入訊號Φ1之反相訊號控制是否傳遞前級輸出訊號Pre[n]為前級供應訊號c[n]。由電晶體T21、T22、T23及T24構成的電壓提昇電路接收工作電壓VDD、前級供應訊號c[n]與啟動控制訊號i[n]而產生輸出控制訊號z[n]。本實施例中，電晶體T21的汲極(第一通路端)接收工作電壓VDD，且電晶體T21的閘極(控制端)接收前級供應訊號c[n]，從而電晶體T21由前級供應訊號c[n]控制是否使工作電壓VDD通過電晶體T21而傳遞到電晶體T21的源極(第二通路端)；電晶體T22的汲極(第一通路端)電性耦接至電晶體T21的源極，電晶體T22的源極(第二通路端)接收工作電壓VSS，且電晶體T22的控制端接收啟動控制訊號i[n]，從而電晶體T22由啟動控制訊號i[n]控制是否使工作電壓VSS通過電晶體T22而傳遞到電晶體T22的汲極；電晶體T23電晶體的汲極(第一通路端)接收工作電壓VDD，電晶體T23的閘極(控制端)接收前級供應訊號c[n]，從而電晶體T23由前級供應訊號c[n]控制是否使工作電壓VDD通過電晶體T23而傳遞到電晶體T23的源極並成為輸出控制訊號z[n]；電晶體T24的汲極(第一通路端)接收工作電壓VDD，電晶體T24的源極(第二通路端)接收前級供應訊號c[n]，且電晶體T24的閘極(控制端)電性耦接至該電晶體T23的源極以接收輸出控制訊號z[n]，從而電晶體T24由輸出控制訊號z[n]控制是否使工作電壓VDD通過電晶體T24而傳遞到電晶體T24的源極。
於輸出電路20c中，電晶體T25的汲極接收輸入訊號Φ1，電晶體T25的源極透過電容C電性耦接至電晶體T25的閘極，且電晶體T25的閘極接收輸出控制訊號z[n]，從而電晶體T25根據輸出控制訊號z[n]而決定何時將輸入訊號Φ1輸出至電晶體T25的源極作為本級輸出訊號O[n]，在本實施例中，輸入訊號Φ1的高位準決定本級輸出訊號O[n]的高位準(極限值)；電晶體T26的汲極電性耦接至電晶體T25的閘極，電晶體T26的源極電性耦接至電晶體T25的源極，且電晶體T26的閘極接收啟動控制訊號i[n]；電晶體T27的汲極電性耦接至電晶體T25的源極，電晶體T27的源極接收工作電壓VSS，且電晶體T27的閘極接收啟動控制訊號i[n]。
請一併參閱圖1A、1B及1C，圖1B繪示出由電晶體T21及T22構成的靴狀反相器的操作原理，圖1C繪示出本發明第一實施例的移位暫存器SR[n]的操作波形圖。如圖1B所示，當啟動控制訊號i[n]的位準為工作電壓VDD，電晶體T20及T22導通，使得前級供應訊號c[n]的位準為(VDD-Vth)且電晶體T21開始導通，在此Vth係電晶體T20的臨界電壓值；之後，當啟動控制訊號i[n]的位準跳變為工作電壓VSS，電晶體T22截止且電晶體T21導通，工作電壓VDD透過電晶體T21傳遞至電晶體T21的源極(亦即電晶體T21的源極的電位變化量為(VDD-VSS))，由於電容耦合效應而使得前級供應訊號c[n]的電位變化至(VDD-Vth+VDD-VSS=2VDD-VSS-Vth)。
下面將結合圖1A及圖1C對本發明第一實施例的移位暫存器SR[n]的操作過程進行詳細說明，如圖1C所示，在預充電位操作區，前級輸出訊號Pre[n]為高位準，啟動控制訊號i[n]為低位準使得電晶體T26及T27截止，另由於靴狀反相器的作用而使得前級供應訊號c[n]的位準為高於工作電壓VDD的(2VDD-VSS-Vth)；此時電晶體T23導通而使得輸出控制訊號z[n]為VDD，電晶體T25開始導通。之後，在啟動操作區，啟動控制訊號i[n]保持為低位準而使得電晶體T26及T27保持截止，電晶體T25導通而使得輸入訊號Φ1的高位準透過電晶體T25輸出為本級輸出訊號O[n]的高位準，同時由於電晶體T25的源極的電位變化量為(VDD-VSS)，使得輸出控制訊號z[n]的位準因電容C的耦合效應而被拉抬至(2VDD-VSS)而使電晶體T24導通，前級供應訊號c[n]的位準變為VDD以閉鎖住電晶體T23以避免輸出控制訊號z[n]的電位經由電晶體T23流入工作電壓VDD對移位暫存器SR[n]的驅動能力造成影響。
從圖1C中可以清楚地發現，本發明第一實施例中的輸出控制訊號z[n]在預充電位操作區可達到VDD位準，而先前技術中因為存在臨界電壓損失而為(VDD-Vth)，因此本發明第一實施例的電路操作上可以完全補償臨界電壓值Vth的變異所造成移位暫存器驅動能力不足現象。
第二實施例
請參閱圖2，其繪示出本發明第二實施例的單級移位暫存器的電路結構。如圖2所示，移位暫存器SR[n]包括預充電位控制電路30a、啟動控制電路30b以及輸出電路30c。其中，預充電位控制電路30a包括N型電晶體T30、T31與T34。啟動控制電路30b接收前級輸出訊號Pre[n]並提供相對應於前級輸出訊號Pre[n]的啟動控制訊號i[n]，其所採用的電路結構可與先前技術類似，故在此不再贅述。輸出電路30c包括N型電晶體T35、T36與T37以及電容C。本實施例中，電晶體T31、T34、T36與T37構成電壓提昇電路，並且電壓提昇電路中的電晶體T31、T36與T37構成靴狀反相器。
具體地，預充電位控制電路30a中的電晶體T30接收前級輸出訊號Pre[n]並由控制訊號例如工作電壓VDD或輸入訊號Φ1之反相訊號控制是否傳遞前級輸出訊號Pre[n]為前級供應訊號c[n]。由電晶體T31、T34、T36與T37構成的電壓提昇電路接收工作電壓VDD、前級供應訊號c[n]與啟動控制訊號i[n]而產生輸出控制訊號z[n]。本實施例中，電晶體T31的汲極(第一通路端)接收工作電壓VDD，且電晶體T31的閘極(控制端)接收前級供應訊號c[n]，從而電晶體T31由前級供應訊號c[n]控制是否使工作電壓VDD通過電晶體T31而傳遞到電晶體T31的源極(第二通路端)並成為輸出控制訊號z[n]；電晶體T34的汲極(第一通路端)接收工作電壓VDD，電晶體T34的源極(第二通路端)接收前級供應訊號c[n]，且電晶體T34的閘極(控制端)電性耦接至電晶體T31的源極以接收輸出控制訊號z[n]，從而電晶體T34由輸出控制訊號z[n]控制是否使工作電壓VDD通過電晶體T34而傳遞到電晶體T34的源極；電晶體T36的汲極(第一通路端)電性耦接至電晶體T31的源極，電晶體T36的源極(第二通路端)電性耦接至本級輸出訊號O[n]，且電晶體T36的閘極(控制端)接收啟動控制訊號i[n]，從而電晶體T36的導通與否係由啟動控制訊號i[n]控制；電晶體T37的汲極(第一通路端)電性耦接至本級輸出訊號O[n]，電晶體T37的源極(第二通路端)接收工作電壓VSS，且電晶體T37的閘極(控制端)接收啟動控制訊號i[n]，從而電晶體T37導通與否係由啟動控制訊號i[n]控制。
承上述，輸出電路30c中的電晶體T35的汲極接收輸入訊號Φ1，電晶體T35的源極透過電容C電性耦接至電晶體T35的閘極，且電晶體T35的閘極接收輸出控制訊號z[n]，從而電晶體T35根據輸出控制訊號z[n]而決定何時將輸入訊號Φ1輸出至電晶體T35的源極作為本級輸出訊號O[n]，在本實施例中，輸入訊號Φ1的高位準決定本級輸出訊號O[n]的高位準(極限值)。
需要說明的是，本發明第二實施例中採用的前級輸出訊號Pre[n]、前級供應訊號c[n]、啟動控制訊號i[n]、輸出控制訊號z[n]與本級輸出訊號O[n]可與第一實施例中採用的前級輸出訊號Pre[n]、前級供應訊號c[n]、啟動控制訊號i[n]、輸出控制訊號z[n]與本級輸出訊號O[n]相同，且第二實施例中的移位暫存器SR[n]可與第二實施例中的移位暫存器SR[n]的操作過程基本相同，故在此不再贅述。
第三實施例
請參閱圖3，其繪示出本發明第三實施例的單級移位暫存器的電路結構。如圖3所示，移位暫存器SR[n]包括預充電位控制電路40a、啟動控制電路40b以及輸出電路40c。其中，預充電位控制電路40a包括N型電晶體T40、T41、T42與T44，而電晶體T41、T42與T44於本實施例中構成電壓提昇電路，並且電壓提昇電路中的電晶體T41與T42構成靴狀反相器。啟動控制電路40b接收前級輸出訊號Pre[n]並提供相對應於前級輸出訊號Pre[n]的啟動控制訊號i[n]，其所採用的電路結構可與先前技術類似，故在此不再贅述。輸出電路40c包括N型電晶體T45與T47以及電容C。
於預充電位控制電路40a中，電晶體T40接收前級輸出訊號Pre[n]並由控制訊號例如工作電壓VDD或輸入訊號Φ1之反相訊號控制是否傳遞前級輸出訊號Pre[n]為前級供應訊號c[n]。由電晶體T41、T42與T44構成的電壓提昇電路接收工作電壓VDD、前級供應訊號c[n]與啟動控制訊號i[n]而產生輸出控制訊號z[n]。本實施例中，電晶體T41的汲極(第一通路端)接收工作電壓VDD，且電晶體T41的閘極(控制端)接收前級供應訊號c[n]，從而電晶體T41由前級供應訊號c[n]控制是否使工作電壓VDD通過電晶體T41而傳遞到電晶體T41的源極(第二通路端)並成為輸出控制訊號z[n]；電晶體T42的汲極(第一通路端)電性耦接至電晶體T41的源極，電晶體T42的源極(第二通路端)接收工作電壓VSS，且電晶體T42的閘極(控制端)接收啟動控制訊號i[n]，從而電晶體T42由啟動控制訊號i[n]控制是否使工作電壓VSS通過電晶體T42而傳遞到電晶體T42的汲極；電晶體T44的汲極(第一通路端)接收工作電壓VDD，電晶體T44的源極(第二通路端)接收前級供應訊號c[n]，且電晶體T44的閘極(控制端)電性耦接至電晶體T41的源極以接收輸出控制訊號z[n]，從而電晶體T44由輸出控制訊號z[n]控制是否使工作電壓VDD通過電晶體T44而傳遞到電晶體T44的源極。
於輸出電路40c中，電晶體T45的汲極接收輸入訊號Φ1，電晶體T45的源極透過電容C電性耦接至電晶體T45的閘極，且電晶體T45的閘極接收輸出控制訊號z[n]，從而電晶體T45根據輸出控制訊號z[n]而決定何時將輸入訊號Φ1輸出至電晶體T45的源極作為本級輸出訊號O[n]，在本實施例中，輸入訊號Φ1的高位準決定本級輸出訊號O[n]的高位準(極限值)；電晶體T47的汲極電性耦接至電晶體T45的源極，電晶體T47的源極接收工作電壓VSS，且電晶體T47的閘極接收啟動控制訊號i[n]。
需要說明的是，本發明第三實施例中採用的前級輸出訊號Pre[n]、前級供應訊號c[n]、啟動控制訊號i[n]、輸出控制訊號z[n]與本級輸出訊號O[n]可與第一實施例中採用的前級輸出訊號Pre[n]、前級供應訊號c[n]、啟動控制訊號i[n]、輸出控制訊號z[n]與本級輸出訊號O[n]相同，且第三實施例中的移位暫存器SR[n]可與第一實施例中的移位暫存器SR[n]的操作過程基本相同，故在此不再贅述。
另外，本發明上述第一至第三實施例的移位暫存器SR[n]所採用的各個電晶體皆係採用N型電晶體，但本發明並不以此為限，本發明所提供的移位暫存器SR[n]採用的各個電晶體亦可變更為P型電晶體，例如後續的第四、第五及第六實施例所繪示。
第四實施例
請參閱圖4A，繪示出本發明第四實施例的單級移位暫存器的電路結構。如圖4A所示，移位暫存器SR[n]包括預充電位控制電路50a、啟動控制電路50b以及輸出電路50c。其中，預充電位控制電路50a包括P型電晶體T50、T51、T52、T53與T54，而電晶體T51、T52、T53與T54於本實施例中構成電壓提昇電路，並且電壓提昇電路中的電晶體T51與T52構成靴狀反相器。啟動控制電路50b接收前級輸出訊號Pre[n]並提供相對應於前級輸出訊號Pre[n]的啟動控制訊號i[n]，其所採用的電路結構可與先前技術類似，故在此不再贅述。輸出電路50c包括P型電晶體T55、T56與T57以及電容C。
於預充電位控制電路50a中，電晶體T50接收前級輸出訊號Pre[n]並由控制訊號例如工作電壓VSS或輸入訊號Φ2之反相訊號控制是否傳遞前級輸出訊號Pre[n]為前級供應訊號c[n]。由電晶體T51、T52、T53及T54構成的電壓提昇電路接收工作電壓VSS、前級供應訊號c[n]與啟動控制訊號i[n]而產生輸出控制訊號z[n]。本實施例中，電晶體T51的汲極(第一通路端)接收工作電壓VSS，且電晶體T51的閘極(控制端)接收前級供應訊號c[n]，從而電晶體T51由前級供應訊號c[n]控制是否使工作電壓VSS通過電晶體T51而傳遞到電晶體T51的源極(第二通路端)；電晶體T52的汲極(第一通路端)電性耦接至電晶體T51的源極，電晶體T52的源極(第二通路端)接收工作電壓VDD，且電晶體T52的控制端接收啟動控制訊號i[n]，從而電晶體T52由啟動控制訊號i[n]控制是否使工作電壓VDD通過電晶體T52而傳遞到電晶體T52的汲極；電晶體T53電晶體的汲極(第一通路端)接收工作電壓VSS，電晶體T53的閘極(控制端)接收前級供應訊號c[n]，從而電晶體T53由前級供應訊號c[n]控制是否使工作電壓VSS通過電晶體T53而傳遞到電晶體T53的源極並成為輸出控制訊號z[n]；電晶體T54的汲極(第一通路端)接收工作電壓VSS，電晶體T54的源極(第二通路端)接收前級供應訊號c[n]，且電晶體T54的閘極(控制端)電性耦接至該電晶體T53的源極以接收輸出控制訊號z[n]，從而電晶體T54由輸出控制訊號z[n]控制是否使工作電壓VSS通過電晶體T54而傳遞到電晶體T54的源極。
於輸出電路50c中，電晶體T55的汲極接收輸入訊號Φ2，電晶體T55的源極透過電容C電性耦接至電晶體T55的閘極，且電晶體T55的閘極接收輸出控制訊號z[n]，從而電晶體T55根據輸出控制訊號z[n]而決定何時將輸入訊號Φ2輸出至電晶體T55的源極作為本級輸出訊號O[n]，在本實施例中，輸入訊號Φ2的低位準決定本級輸出訊號O[n]的低位準(極限值)；電晶體T56的汲極電性耦接至電晶體T55的閘極，電晶體T56的源極電性耦接至電晶體T55的源極，且電晶體T56的閘極接收啟動控制訊號i[n]；電晶體T57的汲極電性耦接至電晶體T55的源極，電晶體T57的源極接收工作電壓VDD，且電晶體T57的閘極接收啟動控制訊號i[n]。
請一併參閱圖4A及4B，圖4B繪示出本發明第四實施例的移位暫存器SR[n]的操作波形圖。下面將結合圖4A及圖4B對本發明第四實施例的移位暫存器SR[n]的操作過程進行詳細說明，如圖4B所示，在預充電位操作區，前級輸出訊號Pre[n]為低位準，啟動控制訊號i[n]為高位準使得電晶體T56及T57截止，另由於靴狀反相器的作用而使得前級供應訊號c[n]的位準為低於工作電壓VSS的(2VSS-VDD-Vth)；此時電晶體T53導通而使得輸出控制訊號z[n]為VSS，電晶體T55開始導通。之後，在啟動操作區，啟動控制訊號i[n]保持為高位準而使得電晶體T56及T57保持截止，電晶體T55導通而使得輸入訊號Φ2的低位準透過電晶體T55輸出為本級輸出訊號O[n]的低位準，同時由於電晶體T55的源極的電位變化量為(VSS-VDD)，使得輸出控制訊號z[n]的位準因電容C的耦合效應而被拉至(2VSS-VDD)而使電晶體T54導通，前級供應訊號c[n]的位準變為VSS以閉鎖住電晶體T53以避免輸出控制訊號z[n]的電位經由電晶體T53流入工作電壓VSS對移位暫存器SR[n]的驅動能力造成影響。
由移位暫存器SR[n]的操作過程可以得知，本發明第四實施例中的輸出控制訊號z[n]在預充電位操作區可達到VSS位準，電路操作上可以完全補償臨界電壓值Vth的變異所造成移位暫存器驅動能力不足現象。
第五實施例
請參閱圖5，其繪示出本發明第五實施例的單級移位暫存器的電路結構。如圖5所示，移位暫存器SR[n]包括預充電位控制電路60a、啟動控制電路60b以及輸出電路60c。其中，預充電位控制電路60a包括P型電晶體T60、T61與T64。啟動控制電路60b接收前級輸出訊號Pre[n]並提供相對應於前級輸出訊號Pre[n]的啟動控制訊號i[n]，其所採用的電路結構可與先前技術類似，故在此不再贅述。輸出電路60c包括P型電晶體T65、T66與T67以及電容C。本實施例中，電晶體T61、T64、T66與T67構成電壓提昇電路，並且電壓提昇電路中的電晶體T61、T66與T67構成靴狀反相器。
預充電位控制電路60a中的電晶體T60接收前級輸出訊號Pre[n]並由控制訊號例如工作電壓VSS或輸入訊號Φ2之反相訊號控制是否傳遞前級輸出訊號Pre[n]為前級供應訊號c[n]。由電晶體T61、T64、T66與T67構成的電壓提昇電路接收工作電壓VSS、前級供應訊號c[n]與啟動控制訊號i[n]而產生輸出控制訊號z[n]。本實施例中，電晶體T61的汲極(第一通路端)接收工作電壓VSS，且電晶體T61的閘極(控制端)接收前級供應訊號c[n]，從而電晶體T61由前級供應訊號c[n]控制是否使工作電壓VSS通過電晶體T61而傳遞到電晶體T61的源極(第二通路端)並成為輸出控制訊號z[n]；電晶體T64的汲極(第一通路端)接收工作電壓VSS，電晶體T64的源極(第二通路端)接收前級供應訊號c[n]，且電晶體T64的閘極(控制端)電性耦接至電晶體T61的源極以接收輸出控制訊號z[n]，從而電晶體T64由輸出控制訊號z[n]控制是否使工作電壓VSS通過電晶體T64而傳遞到電晶體T64的源極；電晶體T66的汲極(第一通路端)電性耦接至電晶體T61的源極，電晶體T66的源極(第二通路端)電性耦接至本級輸出訊號O[n]，且電晶體T66的閘極(控制端)接收啟動控制訊號i[n]，從而電晶體T66的導通與否係由啟動控制訊號i[n]控制；電晶體T67的汲極(第一通路端)電性耦接至本級輸出訊號O[n]，電晶體T67的源極(第二通路端)接收工作電壓VDD，且電晶體T67的閘極(控制端)接收啟動控制訊號i[n]，從而電晶體T67導通與否係由啟動控制訊號i[n]控制。
承上述，輸出電路60c中的電晶體T65的汲極接收輸入訊號Φ2，電晶體T65的源極透過電容C電性耦接至電晶體T65的閘極，且電晶體T65的閘極接收輸出控制訊號z[n]，從而電晶體T65根據輸出控制訊號z[n]而決定何時將輸入訊號Φ2輸出至電晶體T65的源極作為本級輸出訊號O[n]，在本實施例中，輸入訊號Φ2的低位準決定本級輸出訊號O[n]的低位準(極限值)。
需要說明的是，本發明第五實施例中採用的前級輸出訊號Pre[n]、前級供應訊號c[n]、啟動控制訊號i[n]、輸出控制訊號z[n]與本級輸出訊號O[n]可與第四實施例中採用的前級輸出訊號Pre[n]、前級供應訊號c[n]、啟動控制訊號i[n]、輸出控制訊號z[n]與本級輸出訊號O[n]相同，且第五實施例中的移位暫存器SR[n]可與第四實施例中的移位暫存器SR[n]的操作過程基本相同，故在此不再贅述。
第六實施例
請參閱圖6，其繪示出本發明第六實施例的單級移位暫存器的電路結構。如圖6所示，移位暫存器SR[n]包括預充電位控制電路70a、啟動控制電路70b以及輸出電路70c。其中，預充電位控制電路70a包括P型電晶體T70、T71、T72與T74，而電晶體T71、T72與T74於本實施例中構成電壓提昇電路，並且電壓提昇電路中的電晶體T71與T72構成靴狀反相器。啟動控制電路70b接收前級輸出訊號Pre[n]並提供相對應於前級輸出訊號Pre[n]的啟動控制訊號i[n]，其所採用的電路結構可與先前技術類似，故在此不再贅述。輸出電路70c包括P型電晶體T75與T77以及電容C。
於預充電位控制電路70a中，電晶體T70接收前級輸出訊號Pre[n]並由控制訊號例如工作電壓VSS或輸入訊號Φ2之反相訊號控制是否傳遞前級輸出訊號Pre[n]為前級供應訊號c[n]。由電晶體T71、T72與T74構成的電壓提昇電路接收工作電壓VSS、前級供應訊號c[n]與啟動控制訊號i[n]而產生輸出控制訊號z[n]。本實施例中，電晶體T71的汲極(第一通路端)接收工作電壓VSS，且電晶體T71的閘極(控制端)接收前級供應訊號c[n]，從而電晶體T71由前級供應訊號c[n]控制是否使工作電壓VSS通過電晶體T71而傳遞到電晶體T71的源極(第二通路端)並成為輸出控制訊號z[n]；電晶體T72的汲極(第一通路端)電性耦接至電晶體T71的源極，電晶體T72的源極(第二通路端)接收工作電壓VDD，且電晶體T72的閘極(控制端)接收啟動控制訊號i[n]，從而電晶體T72由啟動控制訊號i[n]控制是否使工作電壓VDD通過電晶體T72而傳遞到電晶體T72的汲極；電晶體T74的汲極(第一通路端)接收工作電壓VSS，電晶體T74的源極(第二通路端)接收前級供應訊號c[n]，且電晶體T74的閘極(控制端)電性耦接至電晶體T71的源極以接收輸出控制訊號z[n]，從而電晶體T74由輸出控制訊號z[n]控制是否使工作電壓VSS通過電晶體T74而傳遞到電晶體T74的源極。
於輸出電路70c中，電晶體T75的汲極接收輸入訊號Φ2，電晶體T75的源極透過電容C電性耦接至電晶體T75的閘極，且電晶體T75的閘極接收輸出控制訊號z[n]，從而電晶體T75根據輸出控制訊號z[n]而決定何時將輸入訊號Φ2輸出至電晶體T75的源極作為本級輸出訊號O[n]，在本實施例中，輸入訊號Φ2的低位準決定本級輸出訊號O[n]的低位準(極限值)；電晶體T77的汲極電性耦接至電晶體T75的源極，電晶體T77的源極接收工作電壓VDD，且電晶體T77的閘極接收啟動控制訊號i[n]。
需要說明的是，本發明第六實施例中採用的前級輸出訊號Pre[n]、前級供應訊號c[n]、啟動控制訊號i[n]、輸出控制訊號z[n]與本級輸出訊號O[n]可與第四實施例中採用的前級輸出訊號Pre[n]、前級供應訊號c[n]、啟動控制訊號i[n]、輸出控制訊號z[n]與本級輸出訊號O[n]相同，且第六實施例中的移位暫存器SR[n]可與第四實施例中的移位暫存器SR[n]的操作過程基本相同，故在此不再贅述。
綜上所述，本發明實施例藉由增設電壓提升電路，使得輸出控制訊號於移位暫存器的預充電位操作區之位準可達到工作電壓VDD或VSS，從而電路操作上可以完全補償臨界電壓值的變異所造成移位暫存器驅動能力不足現象，達成發展本案的目的。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
SR[n]．．．移位暫存器
20a、30a、40a、50a、60a、70a．．．預充電位控制電路
20b、30b、40b、50b、60b、70b．．．啟動控制電路
20c、30c、40c、50c、60c、70c．．．輸出電路
Pre[n]．．．前級輸出訊號
c[n]．．．前級供應訊號
i[n]．．．啟動控制訊號
z[n]．．．輸出控制訊號
O[n]．．．本級輸出訊號
VDD、VSS．．．工作電壓
．．．控制訊號
Φ1、Φ2．．．輸入訊號
T20、T21、T22、T23、T24、T25、T26、T27．．．N型電晶體
T30、T31、T34、T35、T36、T37．．．N型電晶體
T40、T41、T42、T44、T45、T47．．．N型電晶體
T50、T51、T52、T53、T54、T55、T56、T57．．．P型電晶體
T60、T61、T64、T65、T66、T67‧‧‧P型電晶體
T70、T71、T72、T74、T75、T77‧‧‧P型電晶體
圖1A為本發明第一實施例的單級移位暫存器的電路結構。
圖1B為圖1A中靴狀反相器的操作原理。
圖1C為本發明第一實施例的移位暫存器的操作波形圖。
圖2為本發明第二實施例的單級移位暫存器的電路結構。
圖3為本發明第三實施例的單級移位暫存器的電路結構。
圖4A為本發明第四實施例的單級移位暫存器的電路結構。
圖4B為本發明第四實施例的移位暫存器的操作波形圖。
圖5為本發明第五實施例的單級移位暫存器的電路結構。
圖6為本發明第六實施例的單級移位暫存器的電路結構。
SR[n]．．．移位暫存器
20a．．．預充電位控制電路
20b．．．啟動控制電路
20c．．．輸出電路
T20、T21、T22、T23、T24、T25、T26、T27．．．電晶體
Pre[n]．．．前級輸出訊號
c[n]．．．前級供應訊號
i[n]．．．啟動控制訊號
z[n]．．．輸出控制訊號
O[n]．．．本級輸出訊號
VDD、VSS．．．工作電壓
．．．控制訊號
Φ1．．．輸入訊號

Claims (7)

  1. 一種移位暫存器，該移位暫存器接收一前級輸出訊號以產生一前級供應訊號，並根據該前級供應訊號而將一輸入訊號輸出為一本級輸出訊號的極限值，該移位暫存器包括：一啟動控制電路，接收該前級輸出訊號並提供相對應於該前級輸出訊號的一啟動控制訊號；一電位提昇電路，接收一第一工作電壓、該前級供應訊號與該啟動控制訊號，該電位提昇電路利用電容耦合效應以變化該前級供應訊號的電壓值而產生一輸出控制訊號；以及一輸出電路，電性耦接至該電位提昇電路、該啟動控制電路與該輸入訊號，且該輸出電路根據該電位提昇電路所產生的該輸出控制訊號而決定何時將該輸入訊號輸出為該本級輸出訊號的極限值，其中該電位提昇電路包括：一第一電晶體，包括控制端、第一通路端與第二通路端，該第一電晶體的控制端接收該前級供應訊號，該第一電晶體的第一通路端接收該第一工作電壓，且該第一電晶體由該前級供應訊號控制是否使該第一工作電壓通過該第一電晶體而傳遞到該第一電晶體的第二通路端並成為該輸出控制訊號；一第二電晶體，包括控制端、第一通路端與第二通路端，該第二電晶體的控制端接收該啟動控制訊號，該第二電晶體的第一通路端電性耦接至該第一電晶體的第二通路端，該第二電晶體的第二通路端電性耦接至該本級輸出訊號，且該第二電晶體導通與否係由該啟動控制訊號控制；一第三電晶體，包括控制端、第一通路端與第二通路端，該第三電晶體的控制端電性耦接至該第一電晶體的第二通路 端以接收該輸出控制訊號，該第三電晶體的第一通路端接收該第一工作電壓，該第三電晶體的第二通路端接收該前級供應訊號，且該第三電晶體由該輸出控制訊號控制是否使該第一工作電壓通過該第三電晶體而傳遞到該第三電晶體的第二通路端；以及一第四電晶體，包括控制端、第一通路端與第二通路端，該第四電晶體的控制端接收該啟動控制訊號，該第四電晶體的第一通路端電性耦接至該本級輸出訊號，該第四電晶體的第二通路端接收一第二工作電壓，且該第四電晶體導通與否係由該啟動控制訊號控制。
  2. 如申請專利範圍第1項所述之移位暫存器，其中該輸出電路包括一電晶體，該電晶體接收該輸入訊號與該輸出控制訊號，且該電晶體根據該輸出控制訊號而決定何時將該輸入訊號輸出為該本級輸出訊號的極限值。
  3. 如申請專利範圍第1項所述的移位暫存器，其中該電位提昇電路包括一靴狀反相器，該靴狀反相器接收該第一工作電壓、該前級供應訊號與該啟動控制訊號而產生該輸出控制訊號。
  4. 如申請專利範圍第1項所述的移位暫存器，更包括一電晶體，該電晶體接收該前級輸出訊號，並由一預定控制訊號控制是否傳遞該前級輸出訊號為該前級供應訊號。
  5. 如申請專利範圍第4項所述的移位暫存器，其中該輸出 控制訊號之位準於該移位暫存器的一預充電位操作區與該電晶體的臨界電壓值無關。
  6. 如申請專利範圍第5項所述的移位暫存器，其中該輸出控制訊號之位準於該移位暫存器的該預充電位操作區大致等於該第一工作電壓。
  7. 如申請專利範圍第4項所述的移位暫存器，其中該預定控制訊號包括該第一工作電壓或該輸入訊號的反相訊號。
TW099146163A 2010-12-27 2010-12-27 移位暫存器 TWI445310B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099146163A TWI445310B (zh) 2010-12-27 2010-12-27 移位暫存器
CN2011101047374A CN102136245B (zh) 2010-12-27 2011-04-22 移位寄存器
US13/160,692 US8537963B2 (en) 2010-12-27 2011-06-15 Shift register with voltage boosting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099146163A TWI445310B (zh) 2010-12-27 2010-12-27 移位暫存器

Publications (2)

Publication Number Publication Date
TW201228233A TW201228233A (en) 2012-07-01
TWI445310B true TWI445310B (zh) 2014-07-11

Family

ID=44296011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099146163A TWI445310B (zh) 2010-12-27 2010-12-27 移位暫存器

Country Status (3)

Country Link
US (1) US8537963B2 (zh)
CN (1) CN102136245B (zh)
TW (1) TWI445310B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10338001B2 (en) 2016-12-19 2019-07-02 Industrial Technology Research Institute Porous detection system, apparatus and method

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680452B (zh) * 2013-12-18 2016-01-20 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动电路、阵列基板和显示装置
TWI537912B (zh) 2014-07-21 2016-06-11 友達光電股份有限公司 移位暫存器及使用其之平面顯示器
CN104282279B (zh) * 2014-09-28 2016-09-28 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN104537979B (zh) * 2015-01-28 2017-03-15 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路
US9467143B1 (en) * 2015-09-24 2016-10-11 Qualcomm Incorporated Inversely proportional voltage-delay buffers for buffering data according to data voltage levels
CN105469759B (zh) * 2015-12-15 2018-10-19 深圳市华星光电技术有限公司 一种移位寄存器
TWI611413B (zh) * 2016-12-30 2018-01-11 友達光電股份有限公司 移位暫存器電路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921510B2 (ja) 1996-10-07 1999-07-19 日本電気株式会社 ブートストラップ回路
JP3866070B2 (ja) 2000-10-20 2007-01-10 株式会社 日立ディスプレイズ 表示装置
TWI329855B (en) 2006-01-27 2010-09-01 Au Optronics Corp Dynamic shift register circuit
JP5245292B2 (ja) * 2007-05-30 2013-07-24 カシオ計算機株式会社 シフトレジスタ回路及び表示装置
CN101785065B (zh) * 2007-09-12 2013-05-15 夏普株式会社 移位寄存器
TWI347611B (en) * 2007-11-26 2011-08-21 Au Optronics Corp Shift register and pre-charge circuit
CN101178939B (zh) * 2007-12-12 2010-07-07 友达光电股份有限公司 移位寄存器及预充电电路
JP5665299B2 (ja) * 2008-10-31 2015-02-04 三菱電機株式会社 シフトレジスタ回路
JP2010108567A (ja) * 2008-10-31 2010-05-13 Mitsubishi Electric Corp シフトレジスタ回路
JP5188382B2 (ja) * 2008-12-25 2013-04-24 三菱電機株式会社 シフトレジスタ回路
JP5484109B2 (ja) * 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
TWI407443B (zh) 2009-03-05 2013-09-01 Au Optronics Corp 移位暫存器
CN101521043B (zh) * 2009-03-19 2011-01-26 友达光电股份有限公司 移位缓存器
US8054935B2 (en) * 2009-11-13 2011-11-08 Au Optronics Corporation Shift register with low power consumption

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10338001B2 (en) 2016-12-19 2019-07-02 Industrial Technology Research Institute Porous detection system, apparatus and method

Also Published As

Publication number Publication date
CN102136245B (zh) 2012-11-28
CN102136245A (zh) 2011-07-27
US8537963B2 (en) 2013-09-17
TW201228233A (en) 2012-07-01
US20120163529A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
TWI445310B (zh) 移位暫存器
KR102284401B1 (ko) 시프트 레지스터 유닛, 게이트 구동 회로 및 디스플레이 디바이스
KR102323913B1 (ko) Igzo 박막 트랜지스터의 goa 회로 및 디스플레이 장치
US9489907B2 (en) Gate driver circuit basing on IGZO process
US9472155B2 (en) Gate driver circuit basing on IGZO process
US10078983B2 (en) Scan driver, display device, and method of driving display device
TWI421872B (zh) 能降低耦合效應之移位暫存器
JP5258913B2 (ja) 低電力消費のシフトレジスタ
TWI511459B (zh) 可防止漏電之閘極驅動電路
US9349331B2 (en) Shift register unit circuit, shift register, array substrate and display apparatus
TWI500012B (zh) 顯示驅動電路
US20160189647A1 (en) Goa circuit applied to liquid crystal display device
JP6914270B2 (ja) シフトレジスタユニット及びその駆動方法、ゲート駆動回路
WO2019041853A1 (zh) 移位寄存器单元、驱动装置、显示装置以及驱动方法
JP4922314B2 (ja) 低電力消費及び小型の容量結合型レベルシフト回路
KR102015396B1 (ko) 쉬프트 레지스터와 이의 구동방법
WO2020019426A1 (zh) 包括goa电路的液晶面板及其驱动方法
US20220059035A1 (en) Gate driving circuit and display panel including the same
WO2017121105A1 (zh) 一种像素电路、驱动方法、显示面板及显示装置
TWI509592B (zh) 閘極驅動電路
WO2018161523A1 (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
KR20170138075A (ko) 액정 디스플레이 장치 및 그 게이트 드라이버
TW201539407A (zh) 顯示面板與閘極驅動器
KR20080008800A (ko) 평판표시장치의 게이트 드라이버용 쉬프트 레지스터
US9792875B2 (en) GOA circuit and display panel