CN102136245A - 移位寄存器 - Google Patents

移位寄存器 Download PDF

Info

Publication number
CN102136245A
CN102136245A CN2011101047374A CN201110104737A CN102136245A CN 102136245 A CN102136245 A CN 102136245A CN 2011101047374 A CN2011101047374 A CN 2011101047374A CN 201110104737 A CN201110104737 A CN 201110104737A CN 102136245 A CN102136245 A CN 102136245A
Authority
CN
China
Prior art keywords
transistor
signal
output
control
prime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101047374A
Other languages
English (en)
Other versions
CN102136245B (zh
Inventor
陈忠君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102136245A publication Critical patent/CN102136245A/zh
Application granted granted Critical
Publication of CN102136245B publication Critical patent/CN102136245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Abstract

一种移位寄存器，接收前级输出信号以产生前级供应信号并根据前级供应信号将输入信号输出为本级输出信号的极限值，其包括启动控制电路、电位提升电路与输出电路；启动控制电路接收前级输出信号并提供相应的启动控制信号；电位提升电路接收第一工作电压、前级供应信号与启动控制信号，利用电容耦合效应以变化前级供应信号的电压值而产生输出控制信号；输出电路连接至电位提升电路、启动控制电路与输入信号，且根据输出控制信号决定何时将输入信号输出为本级输出信号的极限值。

Description

移位寄存器
技术领域
本发明是有关于移位寄存器的电路结构。
背景技术
低温多晶硅(Low Temperature Poly-sil icon，LTPS)液晶显示器设计是目前消费性产品开发的主流，主要应用于高度整合与高画质显示器。因应在显示器装置降低成本与窄化边框的趋势，将栅极驱动电路内建于显示器装置已是设计趋势。
传统动态式移位寄存器(Dynamic Shift Register)利用驱动晶体管的栅极电位先行预充到线性区导通状态，再将栅极预充电压浮接并利用时序脉冲信号的电位移动，连带将原先的预充电位进行电压位准的移动，使移位寄存器输出能达到全范围的电压位准。
然而，由于传统动态式移位寄存器中的预充电位控制电路在提供栅极预充电压的过程中会导致损失临界电压，而在低温多晶硅工艺上的临界电压变异度相当大，所以会严重影响到移位寄存器的输出电路输出的驱动能力。
发明内容
本发明的目的的一是提供一种移位寄存器，以补偿临界电压进而达成增强输出电路输出的驱动能力。
具体地，本发明实施例提出的一种移位寄存器接收前级输出信号以产生前级供应信号，并根据前级供应信号而将输入信号输出为本级输出信号的极限值。本实施中，移位寄存器包括：启动控制电路、电位提升电路以及输出电路。其中，启动控制电路接收前级输出信号并提供相对应于前级输出信号的启动控制信号；电位提升电路接收第一工作电压、前级供应信号与启动控制信号，利用电容耦合效应以变化前级供应信号的电压值而产生输出控制信号；输出电路电性连接至电位提升电路、启动控制电路与输入信号，且输出电路根据电位提升电路所产生的输出控制信号而决定何时将输入信号输出为本级输出信号的极限值。
在本发明的一实施例中，上述的输出电路包括晶体管，该晶体管接收输入信号与输出控制信号，且晶体管根据输出控制信号而决定何时将输入信号输出为本级输出信号的极限值。
在本发明的一实施例中，上述的电位提升电路包括：第一晶体管、第二晶体管、第三晶体管以及第四晶体管。其中，第一晶体管包括控制端、第一通路端与第二通路端；第一晶体管的控制端接收前级供应信号，第一晶体管的第一通路端接收第一工作电压，且第一晶体管由前级供应信号控制是否使第一工作电压通过第一晶体管而传递到第一晶体管的第二通路端。第二晶体管包括控制端、第一通路端与第二通路端；第二晶体管的控制端接收启动控制信号，第二晶体管的第一通路端电性连接至第一晶体管的第二通路端，第二晶体管的第二通路端接收第二工作电压，且第二晶体管由启动控制信号控制是否使第二工作电压通过第二晶体管而传递到第二晶体管的第一通路端。第三晶体管包括控制端、第一通路端与第二通路端；第三晶体管的控制端接收前级供应信号，第三晶体管的第一通路端接收第一工作电压，且第三晶体管由前级供应信号控制是否使第一工作电压通过第三晶体管而传递到第三晶体管的第二通路端并成为输出控制信号。第四晶体管包括控制端、第一通路端与第二通路端；第四晶体管的控制端电性连接至第三晶体管的第二通路端以接收输出控制信号，第四晶体管的第一通路端接收第一工作电压，第四晶体管的第二通路端接收前级供应信号，且第四晶体管由输出控制信号控制是否使第一工作电压通过第四晶体管而传递到第四晶体管的第二通路端。
在本发明的另一实施例中，上述的电位提升电路包括：第一晶体管、第二晶体管、第三晶体管以及第四晶体管。其中，第一晶体管包括控制端、第一通路端与第二通路端；第一晶体管的控制端接收前级供应信号，第一晶体管的第一通路端接收第一工作电压，且第一晶体管由前级供应信号控制是否使第一工作电压通过第一晶体管而传递到第一晶体管的第二通路端并成为输出控制信号。第二晶体管包括控制端、第一通路端与第二通路端；第二晶体管的控制端接收启动控制信号，第二晶体管的第一通路端电性连接至第一晶体管的第二通路端，第二晶体管的第二通路端电性连接至本级输出信号，且第二晶体管导通与否通过启动控制信号控制。第三晶体管包括控制端、第一通路端与第二通路端；第三晶体管的控制端电性连接至第一晶体管的第二通路端以接收输出控制信号，第三晶体管的第一通路端接收第一工作电压，第三晶体管的第二通路端接收前级供应信号，且第三晶体管由输出控制信号控制是否使第一工作电压通过第三晶体管而传递到第三晶体管的第二通路端。第四晶体管包括控制端、第一通路端与第二通路端；第四晶体管的控制端接收启动控制信号，第四晶体管的第一通路端电性连接至本级输出信号，第四晶体管的第二通路端接收第二工作电压，且第四晶体管导通与否通过启动控制信号控制。
在本发明的另一实施例中，上述的电位提升电路包括：第一晶体管、第二晶体管以及第三晶体管。其中，第一晶体管包括控制端、第一通路端与第二通路端；第一晶体管的控制端接收前级供应信号，第一晶体管的第一通路端接收第一工作电压，且第一晶体管由前级供应信号控制是否使第一工作电压通过第一晶体管而传递到第一晶体管的第二通路端并成为输出控制信号。第二晶体管包括控制端、第一通路端与第二通路端；第二晶体管的控制端接收启动控制信号，第二晶体管的第一通路端电性连接至第一晶体管的第二通路端，第二晶体管的第二通路端接收第二工作电压，且第二晶体管由启动控制信号控制是否使第二工作电压通过第二晶体管而传递到第二晶体管的第一通路端。第三晶体管包括控制端、第一通路端与第二通路端；第三晶体管的控制端电性连接至第一晶体管的第二通路端以接收输出控制信号，第三晶体管的第一通路端接收第一工作电压，第三晶体管的第二通路端接收前级供应信号，且第三晶体管由输出控制信号控制是否使第一工作电压通过第三晶体管而传递到第三晶体管的第二通路端。
在本发明的一实施例中，上述的电位提升电路包括靴状反相器，此靴状反相器接收第一工作电压、前级供应信号与启动控制信号而产生输出控制信号。
在本发明的一实施例中，移位寄存器更包括晶体管，此晶体管接收前级输出信号，并由预定控制信号控制是否传递前级输出信号为前级供应信号。再者，预定控制信号可包括第一工作电压或输入信号的反相信号。进一步地，于移位寄存器的预充电位操作区，输出控制信号的位准与此晶体管的临界电压值无关，例如大致等于第一工作电压。
本发明实施例通过增设电压提升电路，使得输出控制信号于移位寄存器的预充电位操作区的位准可达到第一工作电压，从而电路操作上可以完全补偿临界电压值的变异所造成移位寄存器驱动能力不足现象，达成发展本案的目的。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳
实施例，并配合所附图式，作详细说明如下。
附图说明
图1A为本发明第一实施例的单级移位寄存器的电路结构。
图1B为图1A中靴状反相器的操作原理。
图1C为本发明第一实施例的移位寄存器的操作波形图。
图2为本发明第二实施例的单级移位寄存器的电路结构。
图3为本发明第三实施例的单级移位寄存器的电路结构。
图4A为本发明第四实施例的单级移位寄存器的电路结构。
图4B为本发明第四实施例的移位寄存器的操作波形图。
图5为本发明第五实施例的单级移位寄存器的电路结构。
图6为本发明第六实施例的单级移位寄存器的电路结构。
【主要元件符号说明】
SR[n]：移位寄存器
20a、30a、40a、50a、60a、70a：预充电位控制电路
20b、30b、40b、50b、60b、70b：启动控制电路
20c、30c、40c、50c、60c、70c：输出电路
Pre[n]：前级输出信号
c[n]：前级供应信号
i[n]：启动控制信号
z[n]：输出控制信号
O[n]：本级输出信号
VDD、VSS：工作电压
Figure BSA00000481504000041
控制信号
Φ1、Φ2：输入信号
T20、T21、T22、T23、T24、T25、T26、T27：N型晶体管
T30、T31、T34、T35、T36、T37：N型晶体管
T40、T41、T42、T44、T45、T47：N型晶体管
T50、T51、T52、T53、T54、T55、T56、T57：P型晶体管
T60、T61、T64、T65、T66、T67：P型晶体管
T70、T71、T72、T74、T75、T77：P型晶体管
具体实施方式
第一实施例
请参阅图1A，其绘示出本发明第一实施例的单级移位寄存器的电路结构。需要说明的是，本实施例仅采用单级移位寄存器的电路结构进行举例说明，而在实际电路设计时，通常是采用多级移位寄存器串联相接以应用于驱动电路例如应用于显示器装置的栅极驱动电路；并且各级移位寄存器的输出信号可作为后一级移位寄存器的控制信号。具体地，如图1A所示，移位寄存器SR[n]包括预充电位控制电路20a、启动控制电路20b以及输出电路20c。其中，预充电位控制电路20a包括N型晶体管T20、T21、T22、T23与T24，而晶体管T21、T22、T23与T24于本实施例中构成电压提升电路，并且电压提升电路中的晶体管T21与T22构成靴状反相器(Bootstrap Inverter)。启动控制电路20b接收前级输出信号Pre[n]并提供相对应于前级输出信号Pre[n]的启动控制信号i[n]，其所采用的电路结构可与先前技术类似，故在此不再赘述。输出电路20c包括N型晶体管T25、T26与T27以及电容C。
于预充电位控制电路20a中，晶体管T20接收前级输出信号Pre[n]并由控制信号例如工作电压VDD或输入信号Φ1的反相信号
Figure BSA00000481504000051
控制是否传递前级输出信号Pre[n]为前级供应信号(supply signal)c[n]。由晶体管T21、T22、T23及T24构成的电压提升电路接收工作电压VDD、前级供应信号c[n]与启动控制信号i[n]而产生输出控制信号z[n]。本实施例中，晶体管T21的汲极(第一通路端)接收工作电压VDD，且晶体管T21的栅极(控制端)接收前级供应信号c[n]，从而晶体管T21由前级供应信号c[n]控制是否使工作电压VDD通过晶体管T21而传递到晶体管T21的源极(第二通路端)；晶体管T22的汲极(第一通路端)电性连接至晶体管T21的源极，晶体管T22的源极(第二通路端)接收工作电压VSS，且晶体管T22的控制端接收启动控制信号i[n]，从而晶体管T22由启动控制信号i[n]控制是否使工作电压VSS通过晶体管T22而传递到晶体管T22的汲极；晶体管T23晶体管的汲极(第一通路端)接收工作电压VDD，晶体管T23的栅极(控制端)接收前级供应信号c[n]，从而晶体管T23由前级供应信号c[n]控制是否使工作电压VDD通过晶体管T23而传递到晶体管T23的源极并成为输出控制信号z[n]；晶体管T24的汲极(第一通路端)接收工作电压VDD，晶体管T24的源极(第二通路端)接收前级供应信号c[n]，且晶体管T24的栅极(控制端)电性连接至该晶体管T23的源极以接收输出控制信号z[n]，从而晶体管T24由输出控制信号z[n]控制是否使工作电压VDD通过晶体管T24而传递到晶体管T24的源极。
于输出电路20c中，晶体管T25的汲极接收输入信号Φ1，晶体管T25的源极透过电容C电性连接至晶体管T25的栅极，且晶体管T25的栅极接收输出控制信号z[n]，从而晶体管T25根据输出控制信号z[n]而决定何时将输入信号Φ1输出至晶体管T25的源极作为本级输出信号O[n]，在本实施例中，输入信号Φ1的高位准决定本级输出信号O[n]的高位准(极限值)；晶体管T26的汲极电性连接至晶体管T25的栅极，晶体管T26的源极电性连接至晶体管T25的源极，且晶体管T26的栅极接收启动控制信号i[n]；晶体管T27的汲极电性连接至晶体管T25的源极，晶体管T27的源极接收工作电压VSS，且晶体管T27的栅极接收启动控制信号i[n]。
请一并参阅图1A、1B及1C，图1B绘示出由晶体管T21及T22构成的靴状反相器的操作原理，图1C绘示出本发明第一实施例的移位寄存器SR[n]的操作波形图。如图1B所示，当启动控制信号i[n]的位准为工作电压VDD，晶体管T20及T22导通，使得前级供应信号c[n]的位准为(VDD-Vth)且晶体管T21开始导通，在此Vth系晶体管T20的临界电压值；的后，当启动控制信号i[n]的位准跳变为工作电压VSS，晶体管T22截止且晶体管T21导通，工作电压VDD透过晶体管T21传递至晶体管T21的源极(亦即晶体管T21的源极的电位变化量为(VDD-VSS))，由于电容耦合效应而使得前级供应信号c[n]的电位变化至(VDD-Vth+VDD-VSS＝2VDD-VSS-Vth)。
下面将结合图1A及图1C对本发明第一实施例的移位寄存器SR[n]的操作过程进行详细说明，如图1C所示，在预充电位操作区，前级输出信号Pre[n]为高位准，启动控制信号i[n]为低位准使得晶体管T26及T27截止，另由于靴状反相器的作用而使得前级供应信号c[n]的位准为高于工作电压VDD的(2VDD-VSS-Vth)；此时晶体管T23导通而使得输出控制信号z[n]为VDD，晶体管T25开始导通。的后，在启动操作区，启动控制信号i[n]保持为低位准而使得晶体管T26及T27保持截止，晶体管T25导通而使得输入信号Φ1的高位准透过晶体管T25输出为本级输出信号O[n]的高位准，同时由于晶体管T25的源极的电位变化量为(VDD-VSS)，使得输出控制信号z[n]的位准因电容C的耦合效应而被拉抬至(2VDD-VSS)而使晶体管T24导通，前级供应信号c[n]的位准变为VDD以闭锁住晶体管T23以避免输出控制信号z[n]的电位经由晶体管T23流入工作电压VDD对移位寄存器SR[n]的驱动能力造成影响。
从图1C中可以清楚地发现，本发明第一实施例中的输出控制信号z[n]在预充电位操作区可达到VDD位准，而先前技术中因为存在临界电压损失而为(VDD-Vth)，因此本发明第一实施例的电路操作上可以完全补偿临界电压值Vth的变异所造成移位寄存器驱动能力不足现象。
第二实施例
请参阅图2，其绘示出本发明第二实施例的单级移位寄存器的电路结构。如图2所示，移位寄存器SR[n]包括预充电位控制电路30a、启动控制电路30b以及输出电路30c。其中，预充电位控制电路30a包括N型晶体管T30、T31与T34。启动控制电路30b接收前级输出信号Pre[n]并提供相对应于前级输出信号Pre[n]的启动控制信号i[n]，其所采用的电路结构可与先前技术类似，故在此不再赘述。输出电路30c包括N型晶体管T35、T36与T37以及电容C。本实施例中，晶体管T31、T34、T36与T37构成电压提升电路，并且电压提升电路中的晶体管T31、T36与T37构成靴状反相器。
具体地，预充电位控制电路30a中的晶体管T30接收前级输出信号Pre[n]并由控制信号例如工作电压VDD或输入信号Φ1的反相信号
Figure BSA00000481504000071
控制是否传递前级输出信号Pre[n]为前级供应信号c[n]。由晶体管T31、T34、T36与T37构成的电压提升电路接收工作电压VDD、前级供应信号c[n]与启动控制信号i[n]而产生输出控制信号z[n]。本实施例中，晶体管T31的汲极(第一通路端)接收工作电压VDD，且晶体管T31的栅极(控制端)接收前级供应信号c[n]，从而晶体管T31由前级供应信号c[n]控制是否使工作电压VDD通过晶体管T31而传递到晶体管T31的源极(第二通路端)并成为输出控制信号z[n]；晶体管T34的汲极(第一通路端)接收工作电压VDD，晶体管T34的源极(第二通路端)接收前级供应信号c[n]，且晶体管T34的栅极(控制端)电性连接至晶体管T31的源极以接收输出控制信号z[n]，从而晶体管T34由输出控制信号z[n]控制是否使工作电压VDD通过晶体管T34而传递到晶体管T34的源极；晶体管T36的汲极(第一通路端)电性连接至晶体管T31的源极，晶体管T36的源极(第二通路端)电性连接至本级输出信号O[n]，且晶体管T36的栅极(控制端)接收启动控制信号i[n]，从而晶体管T36的导通与否通过启动控制信号i[n]控制；晶体管T37的汲极(第一通路端)电性连接至本级输出信号O[n]，晶体管T37的源极(第二通路端)接收工作电压VSS，且晶体管T37的栅极(控制端)接收启动控制信号i[n]，从而晶体管T37导通与否通过启动控制信号i[n]控制。
承上述，输出电路30c中的晶体管T35的汲极接收输入信号Φ1，晶体管T35的源极透过电容C电性连接至晶体管T35的栅极，且晶体管T35的栅极接收输出控制信号z[n]，从而晶体管T35根据输出控制信号z[n]而决定何时将输入信号Φ1输出至晶体管T35的源极作为本级输出信号O[n]，在本实施例中，输入信号Φ1的高位准决定本级输出信号O[n]的高位准(极限值)。
需要说明的是，本发明第二实施例中采用的前级输出信号Pre[n]、前级供应信号c[n]、启动控制信号i[n]、输出控制信号z[n]与本级输出信号O[n]可与第一实施例中采用的前级输出信号Pre[n]、前级供应信号c[n]、启动控制信号i[n]、输出控制信号z[n]与本级输出信号O[n]相同，且第二实施例中的移位寄存器SR[n]可与第二实施例中的移位寄存器SR[n]的操作过程基本相同，故在此不再赘述。
第三实施例
请参阅图3，其绘示出本发明第三实施例的单级移位寄存器的电路结构。如图3所示，移位寄存器SR[n]包括预充电位控制电路40a、启动控制电路40b以及输出电路40c。其中，预充电位控制电路40a包括N型晶体管T40、T41、T42与T44，而晶体管T41、T42与T44于本实施例中构成电压提升电路，并且电压提升电路中的晶体管T41与T42构成靴状反相器。启动控制电路40b接收前级输出信号Pre[n]并提供相对应于前级输出信号Pre[n]的启动控制信号i[n]，其所采用的电路结构可与先前技术类似，故在此不再赘述。输出电路40c包括N型晶体管T45与T47以及电容C。
于预充电位控制电路40a中，晶体管T40接收前级输出信号Pre[n]并由控制信号例如工作电压VDD或输入信号Φ1的反相信号
Figure BSA00000481504000081
控制是否传递前级输出信号Pre[n]为前级供应信号c[n]。由晶体管T41、T42与T44构成的电压提升电路接收工作电压VDD、前级供应信号c[n]与启动控制信号i[n]而产生输出控制信号z[n]。本实施例中，晶体管T41的汲极(第一通路端)接收工作电压VDD，且晶体管T41的栅极(控制端)接收前级供应信号c[n]，从而晶体管T41由前级供应信号c[n]控制是否使工作电压VDD通过晶体管T41而传递到晶体管T41的源极(第二通路端)并成为输出控制信号z[n]；晶体管T42的汲极(第一通路端)电性连接至晶体管T41的源极，晶体管T42的源极(第二通路端)接收工作电压VSS，且晶体管T42的栅极(控制端)接收启动控制信号i[n]，从而晶体管T42由启动控制信号i[n]控制是否使工作电压VSS通过晶体管T42而传递到晶体管T42的汲极；晶体管T44的汲极(第一通路端)接收工作电压VDD，晶体管T44的源极(第二通路端)接收前级供应信号c[n]，且晶体管T44的栅极(控制端)电性连接至晶体管T41的源极以接收输出控制信号z[n]，从而晶体管T44由输出控制信号z[n]控制是否使工作电压VDD通过晶体管T44而传递到晶体管T44的源极。
于输出电路40c中，晶体管T45的汲极接收输入信号Φ1，晶体管T45的源极透过电容C电性连接至晶体管T45的栅极，且晶体管T45的栅极接收输出控制信号z[n]，从而晶体管T45根据输出控制信号z[n]而决定何时将输入信号Φ1输出至晶体管T45的源极作为本级输出信号O[n]，在本实施例中，输入信号Φ1的高位准决定本级输出信号O[n]的高位准(极限值)；晶体管T47的汲极电性连接至晶体管T45的源极，晶体管T47的源极接收工作电压VSS，且晶体管T47的栅极接收启动控制信号i[n]。
需要说明的是，本发明第三实施例中采用的前级输出信号Pre[n]、前级供应信号c[n]、启动控制信号i[n]、输出控制信号z[n]与本级输出信号O[n]可与第一实施例中采用的前级输出信号Pre[n]、前级供应信号c[n]、启动控制信号i[n]、输出控制信号z[n]与本级输出信号O[n]相同，且第三实施例中的移位寄存器SR[n]可与第一实施例中的移位寄存器SR[n]的操作过程基本相同，故在此不再赘述。
另外，本发明上述第一至第三实施例的移位寄存器SR[n]所采用的各个晶体管皆系采用N型晶体管，但本发明并不以此为限，本发明所提供的移位寄存器SR[n]采用的各个晶体管亦可变更为P型晶体管，例如后续的第四、第五及第六实施例所绘示。
第四实施例
请参阅图4A，绘示出本发明第四实施例的单级移位寄存器的电路结构。如图4A所示，移位寄存器SR[n]包括预充电位控制电路50a、启动控制电路50b以及输出电路50c。其中，预充电位控制电路50a包括P型晶体管T50、T51、T52、T53与T54，而晶体管T51、T52、T53与T54于本实施例中构成电压提升电路，并且电压提升电路中的晶体管T51与T52构成靴状反相器。启动控制电路50b接收前级输出信号Pre[n]并提供相对应于前级输出信号Pre[n]的启动控制信号i[n]，其所采用的电路结构可与先前技术类似，故在此不再赘述。输出电路50c包括P型晶体管T55、T56与T57以及电容C。
于预充电位控制电路50a中，晶体管T50接收前级输出信号Pre[n]并由控制信号例如工作电压VSS或输入信号Φ2的反相信号控制是否传递前级输出信号Pre[n]为前级供应信号c[n]。由晶体管T51、T52、T53及T54构成的电压提升电路接收工作电压VSS、前级供应信号c[n]与启动控制信号i[n]而产生输出控制信号z[n]。本实施例中，晶体管T51的汲极(第一通路端)接收工作电压VSS，且晶体管T51的栅极(控制端)接收前级供应信号c[n]，从而晶体管T51由前级供应信号c[n]控制是否使工作电压VSS通过晶体管T51而传递到晶体管T51的源极(第二通路端)；晶体管T52的汲极(第一通路端)电性连接至晶体管T51的源极，晶体管T52的源极(第二通路端)接收工作电压VDD，且晶体管T52的控制端接收启动控制信号i[n]，从而晶体管T52由启动控制信号i[n]控制是否使工作电压VDD通过晶体管T52而传递到晶体管T52的汲极；晶体管T53晶体管的汲极(第一通路端)接收工作电压VSS，晶体管T53的栅极(控制端)接收前级供应信号c[n]，从而晶体管T53由前级供应信号c[n]控制是否使工作电压VSS通过晶体管T53而传递到晶体管T53的源极并成为输出控制信号z[n]；晶体管T54的汲极(第一通路端)接收工作电压VSS，晶体管T54的源极(第二通路端)接收前级供应信号c[n]，且晶体管T54的栅极(控制端)电性连接至该晶体管T53的源极以接收输出控制信号z[n]，从而晶体管T54由输出控制信号z[n]控制是否使工作电压VSS通过晶体管T54而传递到晶体管T54的源极。
于输出电路50c中，晶体管T55的汲极接收输入信号Φ2，晶体管T55的源极透过电容C电性连接至晶体管T55的栅极，且晶体管T55的栅极接收输出控制信号z[n]，从而晶体管T55根据输出控制信号z[n]而决定何时将输入信号Φ2输出至晶体管T55的源极作为本级输出信号O[n]，在本实施例中，输入信号Φ2的低位准决定本级输出信号O[n]的低位准(极限值)；晶体管T56的汲极电性连接至晶体管T55的栅极，晶体管T56的源极电性连接至晶体管T55的源极，且晶体管T56的栅极接收启动控制信号i[n]；晶体管T57的汲极电性连接至晶体管T55的源极，晶体管T57的源极接收工作电压VDD，且晶体管T57的栅极接收启动控制信号i[n]。
请一并参阅图4A及4B，图4B绘示出本发明第四实施例的移位寄存器SR[n的操作波形图。下面将结合图4A及图4B对本发明第四实施例的移位寄存器SR[n]的操作过程进行详细说明，如图4B所示，在预充电位操作区，前级输出信号Pre[n]为低位准，启动控制信号i[n]为高位准使得晶体管T56及T57截止，另由于靴状反相器的作用而使得前级供应信号c[n]的位准为低于工作电压VSS的(2VSS-VDD-Vth)；此时晶体管T53导通而使得输出控制信号z[n]为VSS，晶体管T55开始导通。的后，在启动操作区，启动控制信号i[n]保持为高位准而使得晶体管T56及T57保持截止，晶体管T55导通而使得输入信号Φ2的低位准透过晶体管T55输出为本级输出信号O[n]的低位准，同时由于晶体管T55的源极的电位变化量为(VSS-VDD)，使得输出控制信号z[n]的位准因电容C的耦合效应而被拉至(2VSS-VDD)而使晶体管T54导通，前级供应信号c[n]的位准变为VSS以闭锁住晶体管T53以避免输出控制信号z[n]的电位经由晶体管T53流入工作电压VSS对移位寄存器SR[n]的驱动能力造成影响。
由移位寄存器SR[n]的操作过程可以得知，本发明第四实施例中的输出控制信号z[n]在预充电位操作区可达到VSS位准，电路操作上可以完全补偿临界电压值Vth的变异所造成移位寄存器驱动能力不足现象。
第五实施例
请参阅图5，其绘示出本发明第五实施例的单级移位寄存器的电路结构。如图5所示，移位寄存器SR[n]包括预充电位控制电路60a、启动控制电路60b以及输出电路60c。其中，预充电位控制电路60a包括P型晶体管T60、T61与T64。启动控制电路60b接收前级输出信号Pre[n]并提供相对应于前级输出信号Pre[n]的启动控制信号i[n]，其所采用的电路结构可与先前技术类似，故在此不再赘述。输出电路60c包括P型晶体管T65、T66与T67以及电容C。本实施例中，晶体管T61、T64、T66与T67构成电压提升电路，并且电压提升电路中的晶体管T61、T66与T67构成靴状反相器。
预充电位控制电路60a中的晶体管T60接收前级输出信号Pre[n]并由控制信号例如工作电压VSS或输入信号Φ2的反相信号
Figure BSA00000481504000121
控制是否传递前级输出信号Pre[n]为前级供应信号c[n]。由晶体管T61、T64、T66与T67构成的电压提升电路接收工作电压VSS、前级供应信号c[n]与启动控制信号i[n]而产生输出控制信号z[n]。本实施例中，晶体管T61的汲极(第一通路端)接收工作电压VSS，且晶体管T61的栅极(控制端)接收前级供应信号c[n]，从而晶体管T61由前级供应信号c[n]控制是否使工作电压VSS通过晶体管T61而传递到晶体管T61的源极(第二通路端)并成为输出控制信号z[n]；晶体管T64的汲极(第一通路端)接收工作电压VSS，晶体管T64的源极(第二通路端)接收前级供应信号c[n]，且晶体管T64的栅极(控制端)电性连接至晶体管T61的源极以接收输出控制信号z[n]，从而晶体管T64由输出控制信号z[n]控制是否使工作电压VSS通过晶体管T64而传递到晶体管T64的源极；晶体管T66的汲极(第一通路端)电性连接至晶体管T61的源极，晶体管T66的源极(第二通路端)电性连接至本级输出信号O[n]，且晶体管T66的栅极(控制端)接收启动控制信号i[n]，从而晶体管T66的导通与否通过启动控制信号i[n]控制；晶体管T67的汲极(第一通路端)电性连接至本级输出信号O[n]，晶体管T67的源极(第二通路端)接收工作电压VDD，且晶体管T67的栅极(控制端)接收启动控制信号i[n]，从而晶体管T67导通与否通过启动控制信号i[n]控制。
承上述，输出电路60c中的晶体管T65的汲极接收输入信号Φ2，晶体管T65的源极透过电容C电性连接至晶体管T65的栅极，且晶体管T65的栅极接收输出控制信号z[n]，从而晶体管T65根据输出控制信号z[n]而决定何时将输入信号Φ2输出至晶体管T65的源极作为本级输出信号O[n]，在本实施例中，输入信号Φ2的低位准决定本级输出信号O[n]的低位准(极限值)。
需要说明的是，本发明第五实施例中采用的前级输出信号Pre[n]、前级供应信号c[n]、启动控制信号i[n]、输出控制信号z[n]与本级输出信号O[n]可与第四实施例中采用的前级输出信号Pre[n]、前级供应信号c[n]、启动控制信号i[n]、输出控制信号z[n]与本级输出信号O[n]相同，且第五实施例中的移位寄存器SR[n]可与第四实施例中的移位寄存器SR[n]的操作过程基本相同，故在此不再赘述。
第六实施例
请参阅图6，其绘示出本发明第六实施例的单级移位寄存器的电路结构。如图6所示，移位寄存器SR[n]包括预充电位控制电路70a、启动控制电路70b以及输出电路70c。其中，预充电位控制电路70a包括P型晶体管T70、T71、T72与T74，而晶体管T71、T72与T74于本实施例中构成电压提升电路，并且电压提升电路中的晶体管T71与T72构成靴状反相器。启动控制电路70b接收前级输出信号Pre[n]并提供相对应于前级输出信号Pre[n]的启动控制信号i[n]，其所采用的电路结构可与先前技术类似，故在此不再赘述。输出电路70c包括P型晶体管T75与T77以及电容C。
于预充电位控制电路70a中，晶体管T70接收前级输出信号Pre[n]并由控制信号例如工作电压VSS或输入信号Φ2的反相信号
Figure BSA00000481504000131
控制是否传递前级输出信号Pre[n]为前级供应信号c[n]。由晶体管T71、T72与T74构成的电压提升电路接收工作电压VSS、前级供应信号c[n]与启动控制信号i[n]而产生输出控制信号z[n]。本实施例中，晶体管T71的汲极(第一通路端)接收工作电压VSS，且晶体管T71的栅极(控制端)接收前级供应信号c[n]，从而晶体管T71由前级供应信号c[n]控制是否使工作电压VSS通过晶体管T71而传递到晶体管T71的源极(第二通路端)并成为输出控制信号z[n]；晶体管T72的汲极(第一通路端)电性连接至晶体管T71的源极，晶体管T72的源极(第二通路端)接收工作电压VDD，且晶体管T72的栅极(控制端)接收启动控制信号i[n]，从而晶体管T72由启动控制信号i[n]控制是否使工作电压VDD通过晶体管T72而传递到晶体管T72的汲极；晶体管T74的汲极(第一通路端)接收工作电压VSS，晶体管T74的源极(第二通路端)接收前级供应信号c[n]，且晶体管T74的栅极(控制端)电性连接至晶体管T71的源极以接收输出控制信号z[n]，从而晶体管T74由输出控制信号z[n]控制是否使工作电压VSS通过晶体管T74而传递到晶体管T74的源极。
于输出电路70c中，晶体管T75的汲极接收输入信号Φ2，晶体管T75的源极透过电容C电性连接至晶体管T75的栅极，且晶体管T75的栅极接收输出控制信号z[n]，从而晶体管T75根据输出控制信号z[n]而决定何时将输入信号Φ2输出至晶体管T75的源极作为本级输出信号O[n]，在本实施例中，输入信号Φ2的低位准决定本级输出信号O[n]的低位准(极限值)；晶体管T77的汲极电性连接至晶体管T75的源极，晶体管T77的源极接收工作电压VDD，且晶体管T77的栅极接收启动控制信号i[n]。
需要说明的是，本发明第六实施例中采用的前级输出信号Pre[n]、前级供应信号c[n]、启动控制信号i[n]、输出控制信号z[n]与本级输出信号O[n]可与第四实施例中采用的前级输出信号Pre[n]、前级供应信号c[n]、启动控制信号i[n]、输出控制信号z[n]与本级输出信号O[n]相同，且第六实施例中的移位寄存器SR[n]可与第四实施例中的移位寄存器SR[n]的操作过程基本相同，故在此不再赘述。
综上所述，本发明实施例通过增设电压提升电路，使得输出控制信号于移位寄存器的预充电位操作区的位准可达到工作电压VDD或VSS，从而电路操作上可以完全补偿临界电压值的变异所造成移位寄存器驱动能力不足现象，达成发展本案的目的。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种移位寄存器，该移位寄存器接收一前级输出信号以产生一前级供应信号，并根据该前级供应信号而将一输入信号输出为一本级输出信号的极限值，该移位寄存器包括：
一启动控制电路，接收该前级输出信号并提供相对应于该前级输出信号的一启动控制信号；
一电位提升电路，接收一第一工作电压、该前级供应信号与该启动控制信号，该电位提升电路利用电容耦合效应以变化该前级供应信号的电压值而产生一输出控制信号；以及
一输出电路，电性连接至该电位提升电路、该启动控制电路与该输入信号，且该输出电路根据该电位提升电路所产生的该输出控制信号而决定何时将该输入信号输出为该本级输出信号的极限值。
2.如权利要求1所述的移位寄存器，其特征在于：该输出电路包括一晶体管，该晶体管接收该输入信号与该输出控制信号，且该晶体管根据该输出控制信号而决定何时将该输入信号输出为该本级输出信号的极限值。
3.如权利要求1所述的移位寄存器，其特征在于该电位提升电路包括：
一第一晶体管，包括控制端、第一通路端与第二通路端，该第一晶体管的控制端接收该前级供应信号，该第一晶体管的第一通路端接收该第一工作电压，且该第一晶体管由该前级供应信号控制是否使该第一工作电压通过该第一晶体管而传递到该第一晶体管的第二通路端；
一第二晶体管，包括控制端、第一通路端与第二通路端，该第二晶体管的控制端接收该启动控制信号，该第二晶体管的第一通路端电性连接至该第一晶体管的第二通路端，该第二晶体管的第二通路端接收一第二工作电压，且该第二晶体管由该启动控制信号控制是否使该第二工作电压通过该第二晶体管而传递到该第二晶体管的第一通路端；
一第三晶体管，包括控制端、第一通路端与第二通路端，该第三晶体管的控制端接收该前级供应信号，该第三晶体管的第一通路端接收该第一工作电压，且该第三晶体管由该前级供应信号控制是否使该第一工作电压通过该第三晶体管而传递到该第三晶体管的第二通路端并成为该输出控制信号；以及
一第四晶体管，包括控制端、第一通路端与第二通路端，该第四晶体管的控制端电性连接至该第三晶体管的第二通路端以接收该输出控制信号，该第四晶体管的第一通路端接收该第一工作电压，该第四晶体管的第二通路端接收该前级供应信号，且该第四晶体管由该输出控制信号控制是否使该第一工作电压通过该第四晶体管而传递到该第四晶体管的第二通路端。
4.如权利要求1所述的移位寄存器，其特征在于该电位提升电路包括：
一第一晶体管，包括控制端、第一通路端与第二通路端，该第一晶体管的控制端接收该前级供应信号，该第一晶体管的第一通路端接收该第一工作电压，且该第一晶体管由该前级供应信号控制是否使该第一工作电压通过该第一晶体管而传递到该第一晶体管的第二通路端并成为该输出控制信号；
一第二晶体管，包括控制端、第一通路端与第二通路端，该第二晶体管的控制端接收该启动控制信号，该第二晶体管的第一通路端电性连接至该第一晶体管的第二通路端，该第二晶体管的第二通路端电性连接至该本级输出信号，且该第二晶体管导通与否通过该启动控制信号控制；
一第三晶体管，包括控制端、第一通路端与第二通路端，该第三晶体管的控制端电性连接至该第一晶体管的第二通路端以接收该输出控制信号，该第三晶体管的第一通路端接收该第一工作电压，该第三晶体管的第二通路端接收该前级供应信号，且该第三晶体管由该输出控制信号控制是否使该第一工作电压通过该第三晶体管而传递到该第三晶体管的第二通路端；以及
一第四晶体管，包括控制端、第一通路端与第二通路端，该第四晶体管的控制端接收该启动控制信号，该第四晶体管的第一通路端电性连接至该本级输出信号，该第四晶体管的第二通路端接收一第二工作电压，且该第四晶体管导通与否通过该启动控制信号控制。
5.如权利要求1所述的移位寄存器，其特征在于该电位提升电路包括：
一第一晶体管，包括控制端、第一通路端与第二通路端，该第一晶体管的控制端接收该前级供应信号，该第一晶体管的第一通路端接收该第一工作电压，且该第一晶体管由该前级供应信号控制是否使该第一工作电压通过该第一晶体管而传递到该第一晶体管的第二通路端并成为该输出控制信号；
一第二晶体管，包括控制端、第一通路端与第二通路端，该第二晶体管的控制端接收该启动控制信号，该第二晶体管的第一通路端电性连接至该第一晶体管的第二通路端，该第二晶体管的第二通路端接收一第二工作电压，且该第二晶体管由该启动控制信号控制是否使该第二工作电压通过该第二晶体管而传递到该第二晶体管的第一通路端；以及
一第三晶体管，包括控制端、第一通路端与第二通路端，该第三晶体管的控制端电性连接至该第一晶体管的第二通路端以接收该输出控制信号，该第三晶体管的第一通路端接收该第一工作电压，该第三晶体管的第二通路端接收该前级供应信号，且该第三晶体管由该输出控制信号控制是否使该第一工作电压通过该第三晶体管而传递到该第三晶体管的第二通路端。
6.如权利要求1所述的移位寄存器，其特征在于：该电位提升电路包括一靴状反相器，该靴状反相器接收该第一工作电压、该前级供应信号与该启动控制信号而产生该输出控制信号。
7.如权利要求1所述的移位寄存器，其特征在于：进一步包括一晶体管，该晶体管接收该前级输出信号，并由一预定控制信号控制是否传递该前级输出信号为该前级供应信号。
8.如权利要求7所述的移位寄存器，其特征在于：该输出控制信号的位准于该移位寄存器的一预充电位操作区与该晶体管的临界电压值无关。
9.如权利要求8所述的移位寄存器，其特征在于：该输出控制信号的位准于该移位寄存器的该预充电位操作区大致等于该第一工作电压。
10.如权利要求7所述的移位寄存器，其特征在于：该预定控制信号包括该第一工作电压或该输入信号的反相信号。
CN2011101047374A 2010-12-27 2011-04-22 移位寄存器 Active CN102136245B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099146163A TWI445310B (zh) 2010-12-27 2010-12-27 移位暫存器
TW099146163 2010-12-27

Publications (2)

Publication Number Publication Date
CN102136245A true CN102136245A (zh) 2011-07-27
CN102136245B CN102136245B (zh) 2012-11-28

Family

ID=44296011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101047374A Active CN102136245B (zh) 2010-12-27 2011-04-22 移位寄存器

Country Status (3)

Country Link
US (1) US8537963B2 (zh)
CN (1) CN102136245B (zh)
TW (1) TWI445310B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108141213A (zh) * 2015-09-24 2018-06-08 高通股份有限公司 用于根据数据电压电平缓冲数据的反比电压延迟缓冲器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680452B (zh) * 2013-12-18 2016-01-20 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动电路、阵列基板和显示装置
TWI537912B (zh) 2014-07-21 2016-06-11 友達光電股份有限公司 移位暫存器及使用其之平面顯示器
CN104282279B (zh) * 2014-09-28 2016-09-28 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN104537979B (zh) * 2015-01-28 2017-03-15 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路
CN105469759B (zh) * 2015-12-15 2018-10-19 深圳市华星光电技术有限公司 一种移位寄存器
TWI650549B (zh) 2016-12-19 2019-02-11 財團法人工業技術研究院 多孔洞檢測系統、裝置及方法
TWI611413B (zh) * 2016-12-30 2018-01-11 友達光電股份有限公司 移位暫存器電路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101178939A (zh) * 2007-12-12 2008-05-14 友达光电股份有限公司 移位寄存器及预充电电路
JP2008299941A (ja) * 2007-05-30 2008-12-11 Casio Comput Co Ltd シフトレジスタ回路及び表示装置
CN101521043A (zh) * 2009-03-19 2009-09-02 友达光电股份有限公司 移位缓存器
JP2010108567A (ja) * 2008-10-31 2010-05-13 Mitsubishi Electric Corp シフトレジスタ回路
CN101785065A (zh) * 2007-09-12 2010-07-21 夏普株式会社 移位寄存器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921510B2 (ja) 1996-10-07 1999-07-19 日本電気株式会社 ブートストラップ回路
JP3866070B2 (ja) 2000-10-20 2007-01-10 株式会社 日立ディスプレイズ 表示装置
TWI329855B (en) 2006-01-27 2010-09-01 Au Optronics Corp Dynamic shift register circuit
TWI347611B (en) * 2007-11-26 2011-08-21 Au Optronics Corp Shift register and pre-charge circuit
JP5665299B2 (ja) * 2008-10-31 2015-02-04 三菱電機株式会社 シフトレジスタ回路
JP5188382B2 (ja) * 2008-12-25 2013-04-24 三菱電機株式会社 シフトレジスタ回路
JP5484109B2 (ja) * 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
TWI407443B (zh) 2009-03-05 2013-09-01 Au Optronics Corp 移位暫存器
US8054935B2 (en) * 2009-11-13 2011-11-08 Au Optronics Corporation Shift register with low power consumption

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299941A (ja) * 2007-05-30 2008-12-11 Casio Comput Co Ltd シフトレジスタ回路及び表示装置
CN101785065A (zh) * 2007-09-12 2010-07-21 夏普株式会社 移位寄存器
CN101178939A (zh) * 2007-12-12 2008-05-14 友达光电股份有限公司 移位寄存器及预充电电路
JP2010108567A (ja) * 2008-10-31 2010-05-13 Mitsubishi Electric Corp シフトレジスタ回路
CN101521043A (zh) * 2009-03-19 2009-09-02 友达光电股份有限公司 移位缓存器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108141213A (zh) * 2015-09-24 2018-06-08 高通股份有限公司 用于根据数据电压电平缓冲数据的反比电压延迟缓冲器
CN108141213B (zh) * 2015-09-24 2021-07-09 高通股份有限公司 用于根据数据电压电平缓冲数据的反比电压延迟缓冲器

Also Published As

Publication number Publication date
TW201228233A (en) 2012-07-01
TWI445310B (zh) 2014-07-11
CN102136245B (zh) 2012-11-28
US8537963B2 (en) 2013-09-17
US20120163529A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
CN102136245B (zh) 移位寄存器
CN107039014B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
CN102270434B (zh) 显示驱动电路
CN104835442B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN106448536B (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN104464600B (zh) 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
CN102654984B (zh) 移位寄存器单元以及栅极驱动电路
US20200152283A1 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
CN104299589B (zh) 移位寄存器单元电路、移位寄存器、驱动方法及显示装置
TWI398852B (zh) 可降低時脈偶合效應之移位暫存器及移位暫存器單元
US9620061B2 (en) Gate driver circuit, gate driving method, gate-on-array circuit, display device, and electronic product
CN108962154B (zh) 移位寄存器单元、阵列基板栅极驱动电路、显示器以及栅极驱动方法
CN107093414B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
TWI478132B (zh) 閘極驅動電路
CN104299591B (zh) 阵列基板行驱动电路及液晶显示装置
CN108564930A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN103258500A (zh) 一种移位寄存单元及显示装置
US20130177128A1 (en) Shift register and method thereof
CN104809979A (zh) 一种反相器及驱动方法、goa单元、goa电路和显示装置
CN103854622B (zh) 一种栅极驱动电路
CN103745696A (zh) 栅极驱动电路
KR101020627B1 (ko) 액정표시장치의 구동회로
CN107103877A (zh) 像素电路及其驱动方法、显示装置
CN105204249A (zh) 阵列基板上的扫描驱动电路及阵列基板
CN105070244B (zh) 驱动电路及其驱动方法、触控显示面板和触控显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant