KR101541475B1 - 액정 디스플레이 장치 - Google Patents

액정 디스플레이 장치 Download PDF

Info

Publication number
KR101541475B1
KR101541475B1 KR1020140026694A KR20140026694A KR101541475B1 KR 101541475 B1 KR101541475 B1 KR 101541475B1 KR 1020140026694 A KR1020140026694 A KR 1020140026694A KR 20140026694 A KR20140026694 A KR 20140026694A KR 101541475 B1 KR101541475 B1 KR 101541475B1
Authority
KR
South Korea
Prior art keywords
stage
dummy
gate
stages
output
Prior art date
Application number
KR1020140026694A
Other languages
English (en)
Inventor
배현직
고상범
고태윤
이준엽
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140026694A priority Critical patent/KR101541475B1/ko
Application granted granted Critical
Publication of KR101541475B1 publication Critical patent/KR101541475B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

본 발명은 게이트 라인에 정전기가 유입되는 것을 방지하여 정전기에 의해 쉬프트 레지스터의 출력단과 게이트 라인의 컨택부가 파손되는 불량 및 라인 디텍트 불량을 방지할 수 있는 액정 디스플레이 장치에 관한 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상기 액정 패널에 형성된 복수의 게이트 라인 중에서 홀수 번째 게이트 라인에 게이트 구동 신호를 공급하는 복수의 오드 스테이지와, 복수의 더미 스테이지를 포함하는 제1 스테이지 그룹; 상기 복수의 게이트 라인 중에서 짝수 번째 게이트 라인에 게이트 구동 신호를 공급하는 복수의 이븐 스테이지와, 복수의 더미 스테이지를 포함하는 제2 스테이지 그룹; 상기 제1 스테이지 그룹의 복수의 더미 스테이지 중 하나와 접속된 제1 테스트 패드; 및 상기 제2 스테이지 그룹의 복수의 더미 스테이지 중 하나와 접속된 제2 테스트 패드를 포함한다.

Description

액정 디스플레이 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 디스플레이 장치에 관한 것으로, 특히, 게이트 라인에 정전기가 유입되는 것을 방지하여 정전기에 의해 게이트 쉬프트 레지스터(게이트 드라이버)의 출력단과 게이트 라인의 컨택부가 파손되는 불량 및 라인 디텍트 불량을 방지할 수 있는 액정 디스플레이 장치에 관한 것이다.
액정 디스플레이 장치는 이미지가 표시되는 액정 패널, 상기 액정 패널에 빛을 공급하는 백라이트 유닛, 상기 액정 패널 및 백라이트(광원)를 구동시키기 위한 구동 회로부를 포함한다. 구동 회로부는 타이밍 컨트롤러, 데이터 드라이버, 게이트 쉬프트 레지스터(게이트 드라이버), 백라이트 드라이버 및 전원 공급부를 포함한다.
아몰퍼스 실리콘(a-Si)을 이용하여 액정 패널의 하부 기판(TFT 어레이 기판)에 각 픽셀들을 구동시키기 위한 박막트랜지스터(TFT)를 형성함과 아울러, 게이트 쉬프트 레지스터를 액정 패널의 하부 기판에 집적화시키는 GIP(Gate In Panel) 방식이 적용되고 있다. 이때, 게이트 쉬프트 레지스터는 하부 기판의 좌/우측 비표시 영역에 형성될 수 있다.
도 1은 종래 기술에 따른 GIP 방식의 게이트 쉬프트 레지스터를 나타내는 도면이다.
도 1을 참조하면, 하부 기판의 좌측 비표시 영역에는 홀수(odd) 번째 게이트 라인에 게이트 구동 신호를 공급하는 제1 스테이지 그룹(10, 오드 스테이지들)이 형성될 수 있다. 그리고, 하부 기판의 우측 비표시 영역에는 짝수(even) 번째 게이트 라인에 게이트 구동 신호를 공급하는 제2 스테이지 그룹(이븐 스테이지들)이 형성될 수 있다. 도 1에서는 게이트 쉬프트 레지스터 중에서 제1 스테이지 그룹(10)을 도시하고, 제2 스테이지 그룹은 도시하고 있지 않다. 제1 스테이지 그룹(10)과 제2 스테이지 그룹의 위치는 서로 바뀔 수도 있다.
액티브 영역에 800개의 게이트 라인이 형성된 경우에 제1 스테이지 그룹(10)과 제2 스테이지 그룹은 각각 400개의 스테이지와 2개의 더미 스테이지를 포함하도록 형성된다. 즉, 800개의 스테이지와 4개의 더미 스테이지가 1/2씩 액정 패널의 좌측 및 우측에 분산되어 형성되어 있다. 2개의 더미 스테이지는 400개의 스테이지들 중에서 마지막 2개의 스테이지들의 게이트 구동 신호를 오프(off) 시키기 위해 형성된 것이다.
도 2는 종래 기술에 따른 게이트 쉬프트 레지스터의 마지막 스테이지의 출력단과 테스트 패드가 접속된 것을 나타내는 도면이다.
도 2를 참조하면, 액정 패널의 제조가 완료된 이후, 게이트 쉬프트 레지스터가 정상적으로 형성되었는지를 확인하기 위해서, 제1 스테이지 그룹(10) 및 제2 스테이지 그룹의 마지막 스테이지의 출력 신호를 확인한다.
제1 스테이지 그룹(10)과 제2 스테이지 그룹의 마지막 스테이지의 출력 라인(30)과 테스트 패드(20)의 패드 라인(40)을 접속시켜 마지막 스테이지의 출력 신호가 정상적으로 출력되는지를 확인한다. 예로서, 액정 패널의 좌측 비표시 영역에 형성된 799번째 스테이지와 액정 패널의 우측 비표시 영역에 형성된 800번째 스테이지의 출력 신호를 확인한다.
액티브 영역의 마지막 게이트 라인과 연결되는 마지막 스테이지의 출력 라인(30)이 테스트 패드(20)와 연결되어 있고, 테스트 패드(20)를 통해 마지막 스테이지의 출력 신호가 정상적으로 출력되는지를 확인한다.
러빙(rubbing) 및 스크라이브(scribe) 공정 중에 정전기가 테스트 패드(20)로 유입될 수 있다. 이때, 서로 다른 레이어에 형성되어 있는 스테이지의 출력 라인(30)과 테스트 패드(20)의 패드 라인(40)을 연결하는 컨택부(50)가 ITO(indium tin oxide)로 형성되어 있다. 이때, ITO의 높은 저항으로 인해 출력 라인(30)과 패드 라인(40) 및 게이트 라인을 컨택시키는 ITO가 파손되는 불량이 발생된다. 이와 같이, 스테이지의 출력단과 게이트 라인을 연결하는 컨택부(50)가 파손되면 마지막 스테이지와 접속된 게이트 라인에 게이트 구동 신호가 공급되지 않게 된다. 액티브 영역의 게이트 라인에 게이트 구동 신호가 공급되지 않으면, 해당 게이트 라인의 픽셀들에서는 화상이 표시되지 않아 액티브 영역에서 라인 디텍트 불량이 발생하는 문제점이 있다.
테스트 패드를 통해 정전기가 게이트 라인으로 유입되어 발생되는 문제점을 개선하기 위해서는 정전기 제거장치(ionizer)를 이용함과 아울러, 정전기 방지제의 도포 주기를 단축시켜야 함으로 제조효율이 떨어지고 제조비용이 증가하는 다른 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 테스트 패드를 통해 게이트 라인에 정전기가 유입되는 것을 방지할 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 게이트 라인에 유입된 정전기에 의해 게이트 쉬프트 레지스터의 스테이지의 출력단과 게이트 라인의 컨택부가 파손되는 불량을 방지할 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 스테이지의 출력단과 게이트 라인의 컨택부의 파손으로 인한 액티브 영역에서의 라인 디텍트 불량을 방지할 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 액정 디스플레이 장치의 제조효율을 높이고, 제조비용을 줄이는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상기 액정 패널에 형성된 복수의 게이트 라인 중에서 홀수 번째 게이트 라인에 게이트 구동 신호를 공급하는 복수의 오드 스테이지와, 복수의 더미 스테이지를 포함하는 제1 스테이지 그룹; 상기 복수의 게이트 라인 중에서 짝수 번째 게이트 라인에 게이트 구동 신호를 공급하는 복수의 이븐 스테이지와, 복수의 더미 스테이지를 포함하는 제2 스테이지 그룹; 상기 제1 스테이지 그룹의 복수의 더미 스테이지 중 하나와 접속된 제1 테스트 패드; 및 상기 제2 스테이지 그룹의 복수의 더미 스테이지 중 하나와 접속된 제2 테스트 패드를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상기 제1 테스트 패드로 상기 제1 스테이지 그룹의 복수의 더미 스테이지 중 하나의 출력 신호를 확인하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상기 제2 테스트 패드로 상기 제2 스테이지 그룹의 복수의 더미 스테이지 중 하나의 출력 신호를 확인하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상기 제1 스테이지 그룹의 마지막 단에 형성된 더미 스테이지의 출력 라인과 상기 제1 테스트 패드의 패드 라인이 접속된 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상기 제1 스테이지 그룹의 마지막 2 번째 단에 형성된 더미 스테이지의 출력 라인과 상기 제1 테스트 패드의 패드 라인이 접속된 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상기 제1 스테이지 그룹에 형성된 더미 스테이지의 출력 라인과 상기 패드 라인은 서로 다른 레이어에 형성되고, 상기 제1 스테이지 그룹에 형성된 더미 스테이지의 출력 라인과 상기 패드 라인을 접속시키는 컨택부를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상기 제2 스테이지 그룹의 마지막 단에 형성된 더미 스테이지의 출력 라인과 상기 제2 테스트 패드의 패드 라인이 접속된 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상기 제2 스테이지 그룹의 마지막 2 번째 단에 형성된 더미 스테이지의 출력 라인과 상기 제2 테스트 패드의 패드 라인이 접속된 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상기 제2 스테이지 그룹에 형성된 더미 스테이지의 출력 라인과 상기 패드 라인은 서로 다른 레이어에 형성되고, 상기 제2 스테이지 그룹에 형성된 더미 스테이지의 출력 라인과 상기 패드 라인을 접속시키는 컨택부를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 상기 컨택부는 투명 전도성 물질로 형성된 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 테스트 패드를 게이트 쉬프트 레지스터의 더미 패드에 접속시켜 게이트 라인에 정전기가 유입되는 것을 방지할 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 정전기에 의해 게이트 쉬프트 레지스터의 스테이지의 출력단과 게이트 라인의 컨택부가 파손되는 불량을 방지할 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 게이트 라인에 정전기가 유입되는 것을 방지하고, 스테이지의 출력단과 게이트 라인의 컨택부의 파손을 방지하여 액티브 영역에서의 라인 디텍트 불량을 방지할 수 있다.
실시 예에 따른 본 발명은 액정 디스플레이 장치의 제조효율을 높이고, 제조비용을 줄일 수 있다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.
도 1은 종래 기술에 따른 GIP 방식의 게이트 쉬프트 레지스터를 나타내는 도면이다.
도 2는 종래 기술에 따른 게이트 쉬프트 레지스터의 마지막 스테이지의 출력단과 테스트 패드가 접속된 것을 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 4 및 도 5는 본 발명의 실시 예에 따른 GIP 방식의 게이트 쉬프트 레지스터를 나타내는 도면이다.
도 6은 본 발명의 실시 예에 따른 게이트 쉬프트 레지스터의 더미 스테이지의 출력단과 테스트 패드가 접속된 것을 나타내는 도면이다.
도 7은 도 6에 도시된 A1-A2 선에 따른 단면을 나타내는 도면이다.
도면을 참조한 설명에 앞서, 액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양한 구동 모드가 개발되어 있다. 본 발명의 실시 예에 따른 액정 디스플레이 장치는 액정층을 구동시키는 모드에 제한 없이 상기 TN, VA, IPS 및 FFS 모드가 모두 적용될 수 있고, 이외에도 다른 모드도 적용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치에 대하여 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 액정 패널(100), 상기 액정 패널(100)에 빛을 공급하는 백라이트 유닛(미도시), 상기 액정 패널(100)과 광원을 구동시키기 위한 구동 회로부를 포함하여 구성된다.
액정 패널(100)은 픽셀들이 매트릭스 형태로 배열되어 있고, 공급되는 영상 데이터(데이터 전압)에 따라 화상을 표시한다. 액정 패널(100)은 대향 합착된 하부 기판(TFT 어레이 기판) 및 상부 기판(컬러필터 어레이 기판)과, 상기 하부 기판과 상부 기판 사이에 형성된 액정층을 포함한다. 하부 기판의 배면에는 하부 편광 필름이 배치되고, 상부 기판의 상면에는 상부 편광 필름이 배치된다.
상부 기판은 하부 기판의 픽셀을 경유하여 입사된 광을 색광으로 변환시켜 컬러 영상을 표시하기 위한 컬러 필터를 포함한다.
하부 기판은 N개의 게이트 라인과 M개의 데이터 라인을 포함한다. 게이트 라인들과 데이터 라인들이 교차에 의해 픽셀이 정의되고, 각 픽셀은 TFT(Thin Film Transistor) 및 스토리지 커패시터(Cst)를 포함한다. 또한, 액정 패널(100)은 픽셀에 데이터 전압을 인가하는 픽셀 전극과 공통 전압(Vcom)을 인가하는 공통 전극을 포함한다.
각 픽셀의 TFT는 게이트 라인을 통해 공급되는 게이트 구동 신호에 의해 스위칭 되고, TFT가 온(on)되면 데이터 라인을 통해 공급되는 데이터 전압이 픽셀에 공급된다.
데이터 전압과 공통 전압의 전계 차이에 의해 각 픽셀에서 액정의 배열 상태가 변화되고, 액정의 배열을 조절하여 백라이트 유닛에서 입사되는 광의 투과율을 조절함으로써 화상을 표시한다.
구동 회로부는 메인 컨트롤러(400), 게이트 쉬프트 레지스터(200, 게이트 드라이버), 백라이트 구동부(미도시) 및 전원 공급부(미도시)를 포함한다.
여기서, 메인 컨트롤러(400)는 타이밍 컨트롤러(T-con), 데이터 드라이버 및 백라이트 구동부가 하나의 기판에 구성된 것으로, TCP(tape carrier package)를 통해 액정 패널(100)의 패드 영역에 형성된 패드들과 연결될 수 있다.
타이밍 컨트롤러는 입력된 영상 신호를 프레임 단위의 R, G, B 영상 데이터로 정렬하고, 정렬된 R, G, B 영상 데이터를 데이터 드라이버에 공급한다. 또한, 타이밍 컨트롤러는 입력되는 타이밍 신호(TS)를 이용하여 게이트 쉬프트 레지스터(200)의 제어를 위한 게이트 제어 신호(GCS) 및 데이터 드라이버의 제어를 위한 데이터 제어 신호(DCS)를 생성한다. 상기 타이밍 신호(TS)는 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync), 클럭 신호(CLK)을 포함한다.
게이트 제어 신호(GCS)는 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock) 및 게이트 출력 인에이블(GOE: Gate Output Enable) 등을 포함할 수 있다.
데이터 제어 신호(DCS)는 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블(SOE: Source Output Enable), 극성 제어 신호(POL: Polarity) 등을 포함할 수 있다.
데이터 드라이버는 타이밍 컨트롤러로부터 공급되는 R, G, B 영상 데이터를 아날로그 영상 데이터(데이터 전압)으로 변환한다. 이후, 액정 패널(100)의 데이터 라인들을 통해 데이터 전압을 각 픽셀에 공급한다.
또한, 데이터 드라이버는 타이밍 컨트롤러의 제어에 기초하여 GIP 방식의 게이트 쉬프트 레지스터(200)를 구동시키기 위한 Vst, CLK, VDD, Vreset 신호들을 생성하고, 생성된 Vst, CLK, VDD, Vreset 신호들을 게이트 쉬프트 레지스터(200)에 공급한다.
도 4 및 도 5는 본 발명의 실시 예에 따른 GIP 방식의 게이트 쉬프트 레지스터를 나타내는 도면이다.
도 4 및 도 5를 참조하면, 게이트 쉬프트 레지스터(200)는 게이트 구동 신호(Vout)를 생성하여 액티브 영역에 형성된 복수의 게이트 라인 각각에 공급하는 것으로, 복수의 게이트 라인에 대응되는 복수의 스테이지를 포함하여 구성된다.
게이트 쉬프트 레지스터(200)는 입력된 구동 전압(VDD, VSS) 및 Vst, CLK, Vreset 신호들을 이용하여 게이트 구동 신호(Vout)를 생성하고, 액정 패널(100)의 게이트 라인들에 순차적으로 공급한다.
이러한, 게이트 쉬프트 레지스터(200)는 하부 기판의 비표시 영역(패드 영역)의 좌측 및 우측에 분산되어 형성된다. 하부 기판의 좌측 비표시 영역에 게이트 쉬프트 레지스터(200)의 제1 스테이지 그룹(210)이 형성된다. 그리고, 하부 기판의 우측 비표시 영역에 게이트 쉬프트 레지스터(200)의 제2 스테이지 그룹(220)이 형성된다.
예로서, 하부 기판의 좌측 비표시 영역에는 홀수(odd) 번째 게이트 라인에 게이트 구동 신호(Vout)를 공급하는 제1 스테이지 그룹(210, 오드 스테이지 그룹)이 형성될 수 있다. 그리고, 하부 기판의 우측 비표시 영역에는 짝수(even) 번째 게이트 라인에 게이트 구동 신호(Vout)를 공급하는 제2 스테이지 그룹(220, 이븐 스테이지 그룹)이 형성될 수 있다.
도 4에서는 게이트 쉬프트 레지스터 중에서 제1 스테이지 그룹(210)을 도시하고 있고, 도 5에서는 게이트 쉬프트 레지스터 중에서 제2 스테이지 그룹(220)을 도시하고 있다. 제1 스테이지 그룹(210)과 제2 스테이지 그룹(220)의 위치는 서로 바뀔 수도 있다.
한편, 게이트 쉬프트 레지스터(200의)는 게이트 구동 신호(Vout)의 출력을 박막트랜지스터의 구동에 적합한 스윙 폭으로 변환하기 위한 레벨 쉬프터를 더 포함할 수 있다.
제1 스테이지 그룹(210)의 스테이지들을 통해 액정 패널(100)의 액티브 영역에 형성된 복수의 게이트 라인들 중에서 홀수 번째 게이트 라인들(odd gate lines)에 게이트 구동 신호(Vout)를 순차적으로 공급한다.
그리고, 제2 스테이지 그룹(220)의 스테이지들을 통해 액정 패널(100)의 액티브 영역에 형성된 복수의 게이트 라인들 중에서 짝수 번째 게이트 라인들(even gate lines)에 게이트 구동 신호(Vout)를 순차적으로 공급한다.
액티브 영역에 800개의 게이트 라인이 형성된 경우, 게이트 쉬프트 레지스터(200)는 800개의 게이트 라인에 대응되도록 동일한 개수의 채널 즉, 800개의 스테이지를 포함한다. 또한, 제1 스테이지 그룹(210)과 제2 스테이지 그룹(220)은 각각 2개의 더미 스테이지(dummy stage)를 추가로 포함한다.
따라서, 게이트 쉬프트 레지스터는 게이트 라인에 게이트 구동 신호(Vout)를 공급하는 800개의 스테이지와 4개의 더미 스테이지를 포함하며, 800개의 스테이지와 4개의 더미 스테이지가 ½씩 액정 패널의 좌측 및 우측의 비표시 영역에 분산되어 형성된다.
도 4 및 도 5에서는 게이트 쉬프트 레지스터(200)가 800개의 스테이지를 포함하는 것으로 도시하고 설명하였지만, 이는 여러 실시 예들 중에서 하나를 설명한 것이다. 액티브 영역의 게이트 라인의 개수에 따라서 게이트 쉬프트 레지스터(200)에 형성되는 스테이지의 개수가 변경될 수 있다. 즉, 액정 패널의 해상도에 연동되어 게이트 쉬프트 레지스터의 스테이지의 개수가 변경될 수 있다.
도 4에 도시된 제1 스테이지 그룹(210)의 1 번째 스테이지(1st stage)로부터 799 번째 스테이지(799th stage)에서 게이트 구동 신호(Vout)를 순차적으로 생성한다. 그리고, 액정 패널(100)에 형성된 1 번째 게이트라인부터 799 번째 게이트 라인까지 홀수 번째 게이트 라인에 게이트 구동 신호(Vout)를 순차적으로 공급한다.
도 5에 도시된 제2 스테이지 그룹(220)의 2 번째 스테이지(2nd stage)로부터 800 번째 스테이지(800th stage)에서 게이트 구동 신호(Vout)를 순차적으로 생성한다. 그리고, 액정 패널(100)에 형성된 2 번째 게이트라인부터 800 번째 게이트 라인까지 짝수 번째 게이트 라인에 게이트 구동 신호(Vout)를 순차적으로 공급한다.
여기서, 제1 스테이지 그룹(210)의 오드 스테이지들과 제2 스테이지 그룹(220)의 이븐 스테이지들에서 교번적으로 게이트 구동 신호(Vout)가 출력되어 1번째 채널부터 800번째 채널까지 순차적으로 게이트 구동 신호(Vout)가 출력된다.
N 번째 위치한 스테이지의 출력 신호(Vout, 게이트 구동 신호)를 N+1 번째 위치한 스테이지의 구동을 스타트 시키는 스타트 신호(Vst)로 이용한다. 또한, N+2 번째에 위치한 스테이지의 출력 신호(Vout, 게이트 구동 신호)를 N 번째 스테이지의 출력 신호를 리셋 시키는 리셋 신호(Vreset)로 이용한다.
제1 스테이지 그룹(210) 및 제2 스테이지 그룹(220) 각각에 형성된 2개의 더미 스테이지는, 각 스테이지 그룹에 형성된 400개의 스테이지들 중에서 마지막 2개의 스테이지들의 게이트 구동 신호(Vout)를 오프(off) 시키기 위해 형성된 것이다. 2개의 더미 스테이지는 정상적인 스테이지들과 동일한 게이트 구동 신호를 출력하지만, 출력 신호가 게이트 라인에 공급되지는 않고 마지막 2개의 스테이지의 리셋 신호(Vreset)로 이용된다.
여기서, 더미 스테이지들은 별도로 공급되는 리셋 신호에 의해 리셋 되거나, 또는 다음 프레임의 1 번째 스테이지와 2 번째 스테이지의 스타트 신호를 리셋 신호로 이용하여 리셋 된다. 더미 스테이지들에 리셋 신호(Vreset)가 공급되는 시기에는 제약이 없으며, 마지막 더미 스테이지의 Vout 출력이 이루어진 직후부터 다음 프레임에서 1 번째 스테이지와 2 번째 스테이지가 구동되기 전까지 공급될 수 있다.
게이트 쉬프트 레지스터가 정상적으로 형성되었는지를 확인하기 위해서는 제1 스테이지 그룹(210) 및 제2 스테이지 그룹(220)의 스테이지에서 출력되는 게이트 구동 신호를 확인해야 한다.
여기서, 마지막 스테이지의 출력 신호(게이트 구동 신호)가 정상적으로 출력된다면 전체 스테이지가 정상적으로 형성되어 동작하는 것으로 판단할 수 있다. 따라서, 본 발명의 실시 예에서는 제1 스테이지 그룹(210) 및 제2 스테이지 그룹(220)의 2개의 더미 스테이지(dummy stage1, dummy stage 2) 중에서 하나의 더미 스테이지의 출력 신호를 확인함으로써 게이트 쉬프트 레지스터가 정상적으로 형성 및 동작하는지를 확인할 수 있다.
도 6은 본 발명의 실시 예에 따른 게이트 쉬프트 레지스터의 더미 스테이지의 출력단과 테스트 패드가 접속된 것을 나타내는 도면이다. 도 6에서는 제1 스테이지 그룹과 제2 스테이지 그룹 중에서 제1 스테이지 그룹을 도시하고 있으며 제2 스테이지 그룹은 도시하고 있지 않다.
도 6을 참조하면, 전체 게이트 라인 중에서 홀수 번째 게이트 라인에 게이트 구동 신호를 공급하는 400개의 오드 스테이지의 출력 라인(230)은 컨택부(240)를 통해 액티브 영역의 홀수 번째 게이트 라인과 각각 연결되어 있다.
전체 스테이지 중에서 홀수 번째 스테이지(1 번째 스테이지, 3 번째 스테이지, ···, 797 번째 스테이지, 799 번째 스테이지)에서 생성된 게이트 구동 신호가 각각의 홀수 번째 게이트 라인에 순차적으로 공급된다.
액정 패널의 좌측 비표시 영역에 형성된 제1 스테이지 그룹(210)의 제1 더미 스테이지(dummy stage 1)와 제2 더미 스테이지(dummy stage 2)에서 출력되는 게이트 구동 신호는 액티브 영역의 게이트 라인에 공급되지는 않는다. 하지만, 제1 더미 스테이지(dummy stage 1)와 제2 더미 스테이지(dummy stage 2)는 이전 단에 형성된 400개의 스테이지들과 동일한 게이트 구동 신호를 출력한다.
그리고, 쉬프트 레지스터는 이전 단의 스테이지에서 출력되는 게이트 구동 신호를 스타트 신호로 이용하여 다음 단의 스테이지의 구동이 시작됨으로, 제2 더미 스테이지(dummy stage 2)가 정상적으로 동작하기 위해서는 이전 단에 형성된 스테이지들이 정상적으로 형성되어 동작해야 해야 한다.
따라서, 제1 스테이지 그룹(210)의 마지막에 형성되어 있는 제2 더미 스테이지(dummy stage 2)에서 출력되는 게이트 구동 신호가 정상이면 제1 스테이지 그룹(210)의 전체 스테이지들이 정상적으로 형성되어 구동되는 것으로 판단할 수 있다.
본 발명의 실시 예에서는 제1 스테이지 그룹(210)의 제2 더미 스테이지(dummy stage 2)에서 출력되는 게이트 구동 신호가 정상적으로 출력되는지를 확인할 수 있도록, 제2 더미 스테이지(dummy stage 2)의 출력 라인(250)과 테스트 패드(310)의 패드 라인(320)이 컨택부(330)에 의해 접속되어 있다.
제2 더미 스테이지(dummy stage 2)와 접속된 테스트 패드(310)를 이용하여 제1 스테이지 그룹(210)의 제2 더미 스테이지(dummy stage 2)에서 출력되는 게이트 구동 신호가 정상 적인 신호인지를 확인할 수 있다.
도면에 도시하지 않았지만, 제2 스테이지 그룹은 제1 스테이지 그룹(210)과 동일한 구조로 형성되어 있다. 따라서, 전체 게이트 라인 중에서 짝수 번째 게이트 라인에 게이트 구동 신호를 공급하는 400개의 이븐 스테이지의 출력 라인은 컨택부를 통해 액티브 영역의 짝수 번째 게이트 라인과 각각 연결되어 있다.
전체 스테이지 중에서 짝수 번째 스테이지(2 번째 스테이지, 4 번째 스테이지, ···, 798 번째 스테이지, 800 번째 스테이지)에서 생성된 게이트 구동 신호가 각각의 짝수 번째 게이트 라인에 순차적으로 공급된다.
액정 패널의 우측 비표시 영역에 형성된 제2 스테이지 그룹의 제1 더미 스테이지(dummy stage 1)와 제2 더미 스테이지(dummy stage 2)에서 출력되는 게이트 구동 신호는 액티브 영역의 게이트 라인에 공급되지는 않는다. 하지만, 제1 더미 스테이지(dummy stage 1)와 제2 더미 스테이지(dummy stage 2)는 이전 단에 형성된 400개의 스테이지들과 동일한 게이트 구동 신호를 출력한다.
제2 스테이지 그룹의 마지막에 형성되어 있는 제2 더미 스테이지(dummy stage 2)에서 출력되는 게이트 구동 신호가 정상이면 제2 스테이지 그룹의 전체 스테이지들이 정상적으로 형성되어 구동되는 것으로 판단할 수 있다.
본 발명의 실시 예에서는 제2 스테이지 그룹의 제2 더미 스테이지(dummy stage 2)에서 출력되는 게이트 구동 신호가 정상적으로 출력되는지를 확인할 수 있도록, 제2 더미 스테이지(dummy stage 2)의 출력 라인과 테스트 패드의 패드 라인이 컨택부에 의해 접속되어 있다.
제2 더미 스테이지(dummy stage 2)와 접속된 테스트 패드를 이용하여 제2 스테이지 그룹의 제2 더미 스테이지(dummy stage 2)에서 출력되는 게이트 구동 신호가 정상 적인 신호인지를 확인할 수 있다.
도 7은 도 6에 도시된 A1-A2 선에 따른 단면을 나타내는 도면이다. 도 6과 함께 도 7을 결부하여 더미 스테이지의 출력단과 테스트 패드가 접속된 구조를 설명하기로 한다.
하부 기판 상의 패드 영역에 테스트 패드(310)와 연결된 패드 라인(320)이 형성되어 있다. 패드 라인(320)은 게이트 라인과 동일 물질로 동일 레이어에 함께 형성된다.
패드 라인(320)을 덮도록 게이트 절연막(GI: gate insulator)이 형성되어 있고, 게이트 절연막(GI) 상에 제2 더미 스테이지(dummy stage 2)의 출력 라인(250)이 형성되어 있다.
테스트 패드(310)의 패드 라인(320)과 제2 더미 스테이지(dummy stage 2)의 출력 라인(250)은 서로 다른 레이어에 형성되어 있다. 출력 라인(250)과 게이트 절연막(GI)을 덮도록 보호막(PAS)이 형성되어 있다.
제2 더미 스테이지(dummy stage 2)의 출력 라인(250) 상에 형성된 보호막(PAS)이 제거되어, 제2 더미 스테이지(dummy stage 2)의 출력 라인(250)의 상면이 노출되도록 하나 이상의 제1 컨택홀(CH1)이 형성되어 있다. 그리고, 테스트 패드(310)의 패드 라인(320) 상에 형성된 보호막(PAS) 및 게이트 절연막(GI)이 제거되어, 패드 라인(320)의 상면이 노출되도록 하나 이상의 제2 컨택홀(CH2)이 형성되어 있다.
서로 다른 레이어에 형성되어 있는 제2 더미 스테이지(dummy stage 2)의 출력 라인(250)과 테스트 패드(310)의 패드 라인(320)을 연결하는 컨택부(330)가 형성되어 있다. 컨택부(330)는 액티브 영역에 ITO(indium tin oxide)로 픽셀 전극을 형성할 때, 제1 컨택홀(CH1) 및 제2 컨택홀(CH2)의 전면에 ITO(indium tin oxide)를 도포하여 형성할 수 있다. 컨택부(330)는 ITO(indium tin oxide)뿐만 아니라 다른 투명 전도성 물질로도 형성될 수 있다.
이와 같이, 컨택부(330)로 제2 더미 스테이지(dummy stage 2)의 출력단과 테스트 패드(310)를 접속시켜, 제2 더미 스테이지(dummy stage 2)에서 게이트 구동 신호가 정상적으로 출력되는지를 확인할 수 있도록 한다. 이를 통해, 쉬프트 레지스터의 전체 스테이지가 정상적으로 형성되어 구동되는지를 확인할 수 있다.
도 2에 도시된 액정 디스플레이 장치는 게이트 라인과 연결된 스테이지가 정상 적으로 형성되어 동작하는지 확인하는 것에 한정되었다. 반면, 본원발명의 액정 디스플레이 장치는 게이트 쉬프트 레지스터의 전체 스테이지 중에서 마지막 단에 배치된 스테이지의 출력을 테스트 패드로 확인함으로써, 전체 스테이지가 정상적으로 형성되어 동작하는지를 확인할 수 있는 장점이 있다.
도면을 참조한 설명에서는 제1 스테이지 그룹(210)의 마지막 단에 형성된 제2 더미 스테이지(dummy stage 2)에 테스트 패드가 접속된 것으로 설명하였다. 그리고, 제2 스테이지 그룹(220)의 마지막 단에 형성된 제2 더미 스테이지(dummy stage 2)에 테스트 패드가 접속된 것으로 설명하였다.
그러나, 이에 한정되지 않고, 액정 패널의 좌측 비표시 영역에 형성된 제1 스테이지 그룹(210)의 제2 더미 스테이지(dummy stage 2)의 이전 단에 형성된 제1 더미 스테이지(dummy stage 1)에 테스트 패드가 접속될 수 있다.
또한, 액정 패널의 우측 비표시 영역에 형성된 제2 스테이지 그룹(220)의 제2 더미 스테이지(dummy stage 2)의 이전 단에 형성된 제1 더미 스테이지(dummy stage 1)에 테스트 패드가 접속될 수 있다.
제1 스테이지 그룹(210) 및 제2 스테이지 그룹(220)의 제1 더미 스테이지(dummy stage 1)는 이전 단에 형성된 400개의 스테이지들과 동일한 게이트 구동 신호를 출력한다. 제1 더미 스테이지(dummy stage 2)가 정상적으로 동작하기 위해서는 이전 단에 형성된 스테이지들이 정상적으로 형성되어 동작해야 해야 한다.
따라서, 제1 스테이지 그룹(210) 및 제2 스테이지 그룹(220)의 제1 더미 스테이지(dummy stage 1)에서 출력되는 게이트 구동 신호가 정상이면 이전 단에 형성된 스테이지들이 정상적으로 형성되어 구동되는 것으로 판단할 수 있다.
본 발명의 액정 디스플레이 장치는 테스트 패드(310)가 스테이지의 마지막 단에 형성된 제2 더미 스테이지(dummy stage 2) 또는 제2 더미 스테이지(dummy stage 2)의 이전 단에 형성된 제1 더미 스테이지(dummy stage 1)에 접속되어 있어, 러빙(rubbing) 및 스크라이브(scribe) 공정 중에 정전기가 테스트 패드(310)로 유입되더라도 정전기가 게이트 라인에 유입되지 않는다. 즉, 게이트 라인과 테스트 패드(310)가 연결되어 있지 않기 때문에 테스트 패드(310)로 유입된 정전기가 게이트 라인으로 유입되는 것을 원천적으로 방지할 수 있다.
또한, 게이트 라인으로 정전기가 유입되지 않기 때문에 스테이지의 출력단과 게이트 라인의 컨택부가 파손되는 불량을 방지할 수 있고, 스테이지의 출력단과 게이트 라인의 컨택부의 파손으로 인한 액티브 영역에서의 라인 디텍트 불량을 방지할 수 있다.
또한, 정전기 방지를 위한 정전기 방지제의 사용을 줄일 수 있어 제조효율을 높이고 제조비용을 줄일 수 있다.
도면을 참조한 설명에서는 제1 스테이지 그룹(210)에 형성된 오드 스테이지들과 제2 스테이지 그룹(220)에 형성된 이븐 스테이지들이 싱글 피딩(single feeding) 방식으로 서로 다른 게이트 라인에 게이트 구동 신호를 공급하는 것으로 설명하였다.
그러나, 이에 한정되지 않고, 제1 스테이지 그룹(210)에 형성된 오드 스테이지들과 제2 스테이지 그룹(220)에 형성된 이븐 스테이지들이 더블 피딩(double feeding) 방식으로 동일한 게이트 라인에 게이트 구동 신호를 공급할 수 있다.
게이트 쉬프트 레지스터가 더블 피딩(double feeding) 방식으로 구동되는 경우에도 2개의 더미 스테이지(dummy stage1, dummy stage 2) 중에서 하나의 더미 스테이지의 출력 신호를 확인함으로써 게이트 쉬프트 레지스터가 정상적으로 형성 및 동작하는지를 확인할 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
200: 게이트 쉬프트 레지스터
210: 제1 스테이지 그룹
220: 제2 스테이지 그룹
230: 출력 라인
240: 컨택부
250: 출력 라인
310: 테스트 패드
320: 패드 라인
330: 컨택부

Claims (11)

  1. 액정 패널의 비표시 영역에 게이트 쉬프트 레지스터가 형성된 액정 디스플레이 장치에 있어서,
    상기 액정 패널에 형성된 복수의 게이트 라인 중에서 홀수 번째 게이트 라인에 게이트 구동 신호를 공급하는 복수의 오드 스테이지와, 상기 복수의 오드 스테이지와 동일한 게이트 구동 신호를 출력하는 복수의 제1 더미 스테이지를 포함하는 제1 스테이지 그룹;
    상기 복수의 게이트 라인 중에서 짝수 번째 게이트 라인에 게이트 구동 신호를 공급하는 복수의 이븐 스테이지와, 상기 복수의 이븐 스테이지와 동일한 게이트 구동 신호를 출력하는 복수의 제2 더미 스테이지를 포함하는 제2 스테이지 그룹;
    상기 제1 스테이지 그룹의 복수의 제1 더미 스테이지 중 하나와 접속된 제1 테스트 패드; 및
    상기 제2 스테이지 그룹의 복수의 제2 더미 스테이지 중 하나와 접속된 제2 테스트 패드를 포함하고,
    상기 복수의 제1 더미 스테이지 중 상기 제1 테스트 패드와 접속된 더미 스테이지의 출력을 통해 상기 복수의 오드 스테이지의 정상 동작을 확인하고, 상기 복수의 제2 더미 스테이지 중 상기 제2 테스트 패드와 접속된 더미 스테이지의 출력을 통해 상기 복수의 이븐 스테이지의 정상 동작을 확인하는 것을 특징으로 하는 액정 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 제1 테스트 패드로 상기 복수의 제1 더미 스테이지 중 하나의 출력 신호를 확인하는 것을 특징으로 하는 액정 디스플레이 장치.
  3. 제1 항에 있어서,
    상기 제2 테스트 패드로 상기 복수의 제2 더미 스테이지 중 하나의 출력 신호를 확인하는 것을 특징으로 하는 액정 디스플레이 장치.
  4. 제1 항에 있어서,
    상기 제1 스테이지 그룹의 마지막 단에 형성된 더미 스테이지의 출력 라인과 상기 제1 테스트 패드의 패드 라인이 접속된 것을 특징으로 하는 액정 디스플레이 장치.
  5. 제1 항에 있어서,
    상기 제1 스테이지 그룹의 마지막 2 번째 단에 형성된 더미 스테이지의 출력 라인과 상기 제1 테스트 패드의 패드 라인이 접속된 것을 특징으로 하는 액정 디스플레이 장치.
  6. 제4 항 또는 제5 항에 있어서,
    상기 제1 스테이지 그룹에 형성된 더미 스테이지의 출력 라인과 상기 패드 라인은 서로 다른 레이어에 형성되고,
    상기 제1 스테이지 그룹에 형성된 더미 스테이지의 출력 라인과 상기 패드 라인을 접속시키는 컨택부를 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
  7. 제1 항에 있어서,
    상기 제2 스테이지 그룹의 마지막 단에 형성된 더미 스테이지의 출력 라인과 상기 제2 테스트 패드의 패드 라인이 접속된 것을 특징으로 하는 액정 디스플레이 장치.
  8. 제1 항에 있어서,
    상기 제2 스테이지 그룹의 마지막 2 번째 단에 형성된 더미 스테이지의 출력 라인과 상기 제2 테스트 패드의 패드 라인이 접속된 것을 특징으로 하는 액정 디스플레이 장치.
  9. 제7 항 또는 제8 항에 있어서,
    상기 제2 스테이지 그룹에 형성된 더미 스테이지의 출력 라인과 상기 패드 라인은 서로 다른 레이어에 형성되고,
    상기 제2 스테이지 그룹에 형성된 더미 스테이지의 출력 라인과 상기 패드 라인을 접속시키는 컨택부를 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
  10. 제6 항에 있어서,
    상기 컨택부는 투명 전도성 물질로 형성된 것을 특징으로 하는 액정 디스플레이 장치.
  11. 제9 항에 있어서,
    상기 컨택부는 투명 전도성 물질로 형성된 것을 특징으로 하는 액정 디스플레이 장치.
KR1020140026694A 2014-03-06 2014-03-06 액정 디스플레이 장치 KR101541475B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140026694A KR101541475B1 (ko) 2014-03-06 2014-03-06 액정 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140026694A KR101541475B1 (ko) 2014-03-06 2014-03-06 액정 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR101541475B1 true KR101541475B1 (ko) 2015-08-03

Family

ID=53873224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140026694A KR101541475B1 (ko) 2014-03-06 2014-03-06 액정 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR101541475B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106297615A (zh) * 2016-09-09 2017-01-04 京东方科技集团股份有限公司 显示装置的检测电路及方法
CN106448528A (zh) * 2015-08-04 2017-02-22 三星显示有限公司 栅极保护电路及包括其的显示装置
CN107068033A (zh) * 2017-01-25 2017-08-18 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、测试方法及显示装置
CN108648703A (zh) * 2018-03-27 2018-10-12 厦门天马微电子有限公司 显示面板和显示装置
CN112331114A (zh) * 2020-11-05 2021-02-05 北海惠科光电技术有限公司 液晶面板和液晶面板扫描线电压检测方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106448528A (zh) * 2015-08-04 2017-02-22 三星显示有限公司 栅极保护电路及包括其的显示装置
CN106297615A (zh) * 2016-09-09 2017-01-04 京东方科技集团股份有限公司 显示装置的检测电路及方法
CN107068033A (zh) * 2017-01-25 2017-08-18 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、测试方法及显示装置
CN108648703A (zh) * 2018-03-27 2018-10-12 厦门天马微电子有限公司 显示面板和显示装置
CN112331114A (zh) * 2020-11-05 2021-02-05 北海惠科光电技术有限公司 液晶面板和液晶面板扫描线电压检测方法

Similar Documents

Publication Publication Date Title
US9720297B2 (en) Array substrate for improving the speed of discharge of storage capacitance corresponding to a pixel electrode, and display panel having the same
US8975905B2 (en) Display apparatus with reduced number of test lines for array test process and method of testing the same
TWI408473B (zh) 液晶顯示器
WO2017041480A1 (zh) 显示基板及其测试方法、显示装置
KR101943000B1 (ko) 검사회로를 포함하는 액정표시장치 및 이의 검사방법
US20140333862A1 (en) Liquid crystal display device and method of driving the same
KR101541475B1 (ko) 액정 디스플레이 장치
KR101502366B1 (ko) 액정 표시 장치 및 그 검사 방법
KR20070010567A (ko) 액정 표시 패널 및 이의 검사 방법과 이의 제조방법
US20160247430A1 (en) Display device and method of inspecting the same
JP2008122965A (ja) 液晶表示装置及びその製造方法
KR20150104256A (ko) 박막 트랜지스터 기판 및 그것을 이용한 액정 표시 장치의 제조 방법
KR102234095B1 (ko) 터치 스크린 일체형 액정 디스플레이 장치
KR101304415B1 (ko) 표시 장치
KR20150014247A (ko) 표시 장치
KR101977225B1 (ko) 액정 디스플레이 장치와 이의 구동방법
US20230368748A1 (en) Display device
JP2008298904A (ja) 液晶表示装置
KR101980749B1 (ko) 표시장치
KR102296768B1 (ko) 표시패널 및 표시패널의 검사 방법
KR102180914B1 (ko) 표시장치
KR101992852B1 (ko) 표시장치
KR20110063045A (ko) 스캐너 내장형 액정표시장치 및 그 구동방법
KR20160084963A (ko) 액정 표시 장치
KR102411379B1 (ko) 표시패널과 이를 이용한 표시장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 5