KR102567324B1 - 게이트 드라이버와 이를 포함한 표시장치 - Google Patents

게이트 드라이버와 이를 포함한 표시장치 Download PDF

Info

Publication number
KR102567324B1
KR102567324B1 KR1020170110221A KR20170110221A KR102567324B1 KR 102567324 B1 KR102567324 B1 KR 102567324B1 KR 1020170110221 A KR1020170110221 A KR 1020170110221A KR 20170110221 A KR20170110221 A KR 20170110221A KR 102567324 B1 KR102567324 B1 KR 102567324B1
Authority
KR
South Korea
Prior art keywords
node
gate
transistor
potential
low voltage
Prior art date
Application number
KR1020170110221A
Other languages
English (en)
Other versions
KR20190023865A (ko
Inventor
김준기
윤규한
김상진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170110221A priority Critical patent/KR102567324B1/ko
Priority to CN201811002493.7A priority patent/CN109427297B/zh
Priority to US16/117,766 priority patent/US10748481B2/en
Publication of KR20190023865A publication Critical patent/KR20190023865A/ko
Application granted granted Critical
Publication of KR102567324B1 publication Critical patent/KR102567324B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명의 실시예에 따른 게이트 드라이버는 다수의 스테이지들을 갖는다. 상기 스테이지들 각각은, 노드 Q에 스타트 신호를 인가하는 트랜지스터 T1; 노드 Q의 전위에 따라 게이트 로우 전압의 에미션 신호를 노드 Na에 출력하는 트랜지스터 Tu; 노드 QB의 전위를 상기 노드 Q의 전위와 반대로 제어하는 트랜지스터 T5; 상기 노드 QB의 전위에 따라 상기 게이트 로우 전압보다 높은 게이트 하이 전압의 에미션 신호를 상기 노드 Na에 출력하는 트랜지스터 Td; 및 상기 트랜지스터 T1과 상기 노드 Q 사이에 접속되어 상기 노드 Q의 전위를 안정화시키는 트랜지스터 Tbv를 포함한다.

Description

게이트 드라이버와 이를 포함한 표시장치{GATE DRIVER AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 게이트 드라이버와 이를 포함한 표시장치에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 이 중에서, 액티브 매트릭스 타입(active matrix type)의 유기발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
유기 발광 표시장치는 OLED를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 픽셀들의 휘도를 조절한다. 픽셀들 각각은 게이트-소스 간 전압에 따라 OLED에 흐르는 구동전류를 제어하는 구동 TFT(Thin Film Transistor)와, 스캔 신호에 따라 구동 TFT의 게이트-소트 간 전압을 프로그래밍하는 스위치 TFT들을 포함하며, 구동전류에 비례하는 OLED의 발광량으로 표시 계조(휘도)를 조절한다. 또한, 픽셀들 각각은 에미션 신호에 따라 온/오프 되어 OLED의 발광 타이밍을 결정하는 에미션 TFT를 더 포함할 수 있다.
유기 발광 표시장치는 스캔 신호를 생성하는 스캔 드라이버와 에미션 신호를 생성하는 에미션 드라이버를 포함한다. 스캔 드라이버와 에미션 드라이버는 게이트 드라이버를 구성한다.
스캔 드라이버는 스캔 신호를 제1 게이트라인들에 순차적으로 공급한다. 스위치 TFT들의 게이트전극들은 제1 게이트라인들을 통해 스캔 드라이버에 연결된다. 에미션 드라이버는 에미션 신호를 제2 게이트라인들에 순차적으로 공급한다. 에미션 TFT들의 게이트전극들은 제2 게이트라인들을 통해 에미션 드라이버에 연결된다.
에미션 드라이버는 다수의 스테이지들로 이루어진 게이트 쉬프트 레지스터로 구현될 수 있다. 각 스테이지는 노드 Q와 노드 QB의 전위에 따라 에미션 신호를 게이트 하이 전압 또는 게이트 로우 전압으로 출력한다. 게이트 하이 전압의 에미션 신호는 에미션 TFT들을 턴 오프 시킬 수 있는 신호이고, 게이트 로우 전압의 에미션 신호는 에미션 TFT들을 턴 온 시킬 수 있는 신호이다. 노드 Q가 비 활성화 되는 동안 게이트 하이 전압의 에미션 신호가 출력되고, 노드 Q가 활성화되는 동안 게이트 로우 전압의 에미션 신호가 출력된다.
게이트 로우 전압의 에미션 신호가 출력될 때 픽셀들의 초기화 동작 및 발광 동작이 이뤄지는 데, 이러한 픽셀들의 동작 안정성을 확보하기 위해서는 초기화 기간 및 발광 기간에서 노드 Q가 활성화 상태를 유지하여야 한다. 노드 Q의 전위는 노드 Q에 연결된 내부 소자들의 특성 변화에 영향 받는다. 온도, 바이어스 전압, 열화 등의 여러 원인에 의해 노드 Q에 연결된 내부 소자들의 전기적 특성이 변할 때, 노드 Q의 전위가 흔들리고 에미션 신호가 게이트 로우 전압으로 유지되지 못하고 그보다 높은 전압으로 상승될 수 있다. 이 경우, 표시장치의 신뢰성이 크게 저하될 수 있다.
따라서, 본 발명은 종래 문제점을 해결하기 위해 안출된 것으로, 에미션 드라이버의 동작 안정성을 확보하여 신뢰성을 제고할 수 있도록 한 게이트 드라이버와 이를 포함한 표시장치를 제공한다.
상기 목적을 해결하기 위하여, 본 발명의 실시예에 따른 게이트 드라이버는 다수의 스테이지들을 갖는다. 상기 스테이지들 각각은, 노드 Q에 스타트 신호를 인가하는 트랜지스터 T1; 노드 Q의 전위에 따라 게이트 로우 전압의 에미션 신호를 노드 Na에 출력하는 트랜지스터 Tu; 노드 QB의 전위를 상기 노드 Q의 전위와 반대로 제어하는 트랜지스터 T5; 상기 노드 QB의 전위에 따라 상기 게이트 로우 전압보다 높은 게이트 하이 전압의 에미션 신호를 상기 노드 Na에 출력하는 트랜지스터 Td; 및 상기 트랜지스터 T1과 상기 노드 Q 사이에 접속되어 상기 노드 Q의 전위를 안정화시키는 트랜지스터 Tbv를 포함한다.
본 발명은 에미션 드라이버의 스테이지 구성을 간소화하고, 동작 안정성을 높여 표시장치의 신뢰성을 크게 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여준다.
도 2는 도 1의 표시패널에 형성된 픽셀 어레이를 보여준다.
도 3은 도 2의 픽셀 어레이에 포함된 일 픽셀 회로를 개략적으로 보여준다.
도 4는 도 3의 픽셀 회로에 인가되는 게이트 신호를 보여준다.
도 5는 도 1의 게이트 드라이버에 포함된 스캔 드라이버와 에미션 드라이버를 보여준다.
도 6은 도 2의 에미션 드라이버에 포함된 게이트 쉬프트 레지스터의 구성을 보여준다.
도 7은 도 6의 게이트 쉬프트 레지스터에 포함된 일 스테이지 구성을 보여준다.
도 8은 도 7에 도시된 스테이지의 동작 파형을 보여준다.
도 9a 내지 도 9g는 도 8의 ① 구간 내지 ⑦ 구간에 각각 대응되는 스테이지의 동작 상태를 보여준다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다.
본 발명에서 표시패널의 기판 상에 형성되는 픽셀 회로와 게이트 드라이버는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT로 구현될 수 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 본 발명의 실시예에 대한 설명에서는 소스와 드레인 중 어느 하나를 제1 전극, 소스와 드레인 중 나머지 하나를 제2 전극으로 기술한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 이하의 실시예에서, 표시장치는 유기발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 하지만, 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있음에 주의하여야 한다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여준다. 도 2는 도 1의 표시패널에 형성된 픽셀 어레이를 보여준다. 도 3은 도 2의 픽셀 어레이에 포함된 일 픽셀 회로를 개략적으로 보여준다. 도 4는 도 3의 픽셀 회로에 인가되는 게이트 신호를 보여준다. 도 5는 도 1의 게이트 드라이버에 포함된 스캔 드라이버와 에미션 드라이버를 보여준다.
도 1을 참조하면, 본 발명의 표시장치는 표시패널(100), 타이밍 콘트롤러(110), 데이터 드라이버(120), 게이트 드라이버(130), 및 레벨 쉬프터(150) 등을 구비한다.
표시패널(100)에는 다수의 데이터라인들(14)과 다수의 게이트라인들(15a,15b)이 교차되고, 이 교차영역마다 픽셀들(PXL)이 매트릭스 형태로 배치되어 픽셀 어레이(Pixel array)를 구성할 수 있다.
표시패널(100)의 픽셀 어레이에는 도 2와 같이 다수의 수평 픽셀 라인들(L1~L4)이 구비되며, 각 수평 픽셀 라인(L1~L4) 상에는 수평으로 이웃하며 게이트 라인들(15a,15b)에 공통으로 연결된 다수의 픽셀들(PXL)이 배치된다. 여기서, 수평 픽셀 라인들(L1~L4) 각각은 물리적인 신호 라인이 아니라, 수평으로 이웃한 픽셀들(PXL)에 의해 구현되는 1라인 분량의 픽셀 블록을 의미한다. 픽셀 어레이에는 고전위 전원 전압(EVDD)을 픽셀들(PXL)에 공급하는 제1 전원라인(17), 기준 전압(Vref)을 픽셀들(PXL)에 공급하는 제2 전원라인(16)이 포함될 수 있다. 또한, 픽셀들(PXL)은 저전위 전원 전압(EVSS)에 연결될 수 있다.
도 2와 같이, 게이트 라인들 각각은 스캔 신호(SCAN)가 공급되는 제1 게이트 라인(15a), 및 에미션 신호(EM)가 공급되는 제2 게이트 라인(15b)을 포함한다.
픽셀들(PXL) 각각은 다양한 컬러 구현을 위하여 적색 픽셀, 녹색 픽셀, 청색 픽셀, 및 백색 픽셀 중 어느 하나일 수 있다. 적색 픽셀, 녹색 픽셀, 청색 픽셀, 및 백색 픽셀은 하나의 단위 픽셀을 구성할 수 있다. 단위 픽셀에서 구현되는 컬러는 적색 픽셀, 녹색 픽셀, 청색 픽셀, 및 백색 픽셀의 발광 비율에 따라 결정될 수 있다. 픽셀들(PXL) 각각에는 데이터 라인(14), 제1 게이트 라인(15a), 제2 게이트 라인(15b), 제1 전원라인(17), 제2 전원 라인(16) 등이 연결될 수 있다.
도 3과 같이, 픽셀들(PXL) 각각은 OLED, 구동 TFT(DT)의 게이트-소스 간 전압을 프로그래밍하기 위한 스위치 회로(SWC), 게이트-소스 간 전압에 따라 상기 OLED에 흐르는 구동전류를 제어하는 구동 TFT(DT), 에미션 신호(EM)에 따라 온/오프 되어 OLED의 발광 타이밍을 결정하는 에미션 TFT(ET)를 포함할 수 있다. 또한, 스위치 회로(SWC)는 복수의 스위치 TFT들과 적어도 하나 이상의 커패시터 등이 포함하며, 제품 모델 및 스펙에 따라 다양한 변형이 가능하다. 픽셀들(PXL) 각각에 포함된 TFT들은 PMOS형 LTPS TFT로 구현될 수 있고, 이를 통해 원한는 응답 특성을 확보할 수 있다. 다만, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들어, TFT들 중에서 적어도 하나 이상의 TFT는 오프 커런트 특성이 좋은 NMOS형 옥사이드 TFT로 구현되고, 나머지 TFT들은 응답 특성이 좋은 PMOS형 LTPS TFT로 구현될 수도 있다.
픽셀들(PXL) 각각은 도 4와 같은 게이트 신호에 따라 구동될 수 있다. 픽셀들(PXL) 각각은 도 4의 스캔 신호(SCAN) 및 에미션 신호(EM)에 따라, 초기화 동작, 프로그래밍 동작, 및 발광 동작을 수행할 수 있다. 초기화 기간(A) 동안, 스위치 회로(SWC)는 픽셀 회로 내의 특정 노드들을 기준 전압(Vref)으로 초기화하여 동작의 안전성 및 신뢰성을 확보할 수 있다. 프로그래밍 기간(B) 동안, 스위치 회로(SWC)는 데이터전압(Vdata)을 기반으로 구동 TFT(DT)의 게이트-소스 간 전압을 프로그래밍할 수 있다. 프로그래밍 기간(B) 동안, 구동 TFT(DT)의 문턱전압이 보상될 수 있다. 에미션 기간(C) 동안, 구동 TFT(DT)의 소스-드레인 사이에는 게이트-소스 간 전압에 대응되는 구동 전류가 흐르며, 이 구동 전류에 의해 OLED가 발광하게 된다.
에미션 TFT(ET)는 에미션 신호(EM)에 따라 초기화 기간(A) 및 에미션 기간(C) 동안 턴 온 되는 데 반해, 프로그래밍 기간(B) 동안 턴 오프 될 수 있다.
도 4에서, 게이트 온 전압(Gate On Voltage)은 TFT가 턴-온(turn-on)될 수 있는 게이트 신호의 전압이다. 게이트 오프 전압(Gate Off Voltage)은 TFT가 턴-오프(turn-off)될 수 있는 전압이다. 일 예로, PMOS에서 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 로우 전압(VGL)보다 높은 게이트 하이 전압(VGH)이다.
도 1을 참조하면, 데이터 드라이버(120)는 타이밍 콘트롤러(110)로부터 영상 데이터들(DATA)을 입력 받는다. 데이터 드라이버(120)는 타이밍 콘트롤러(110)로부터의 소스 타이밍 제어신호(DDC)에 응답하여 영상 데이터들(DATA)을 감마보상전압으로 변환하여 데이터전압(Vdata)을 발생하고, 그 데이터전압(Vdata)을 스캔 신호(SCAN)에 동기하여 표시패널(100)의 데이터라인들(14)에 공급한다. 데이터 드라이버(120)는 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시패널(100)의 데이터라인들에 접속될 수 있다.
도 1을 참조하면, 레벨 쉬프터(150)는 타이밍 콘트롤러(110)로부터 입력되는 게이트 타이밍 제어신호(GDC)의 TTL(Transistor-Transistor-Logic) 레벨 전압을 표시패널(100)에 형성된 TFT를 구동시킬 수 있는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 부스팅(Boosting)하여 게이트 드라이버(130)에 공급한다. 게이트 타이밍 제어신호(GDC)는 외부 스타트 신호, 클럭 신호 등을 포함할 수 있다.
도 1을 참조하면, 게이트 드라이버(130)는 레벨 쉬프터(150)로부터 입력되는 게이트 타이밍 제어신호(GDC)에 따라 동작되어 게이트 신호를 생성한다. 그리고, 그 게이트 신호를 게이트라인들에 순차적으로 공급한다. 게이트 드라이버(130)는 GIP(Gate driver In Panel) 방식으로 표시패널(100)의 하부 기판 상에 직접 형성될 수 있다. 게이트 드라이버(130)는 표시패널(100)에서 화면 바깥의 비 표시영역(즉, 베젤 영역(BZ))에 형성된다. GIP 방식에서, 레벨 쉬프터(150)는 타이밍 콘트롤러(110)와 함께 인쇄 회로 기판(Printed Circuit Board)(140) 상에 실장될 수 있다.
게이트 드라이버(130)는 도 5와 같이 표시패널(100)의 마주보는 양측에 더블 뱅크(Double Bank) 방식으로 구비되어, 로드 편차에 따른 신호 왜곡을 최소화할 수 있다. 게이트 드라이버(130)는 스캔 신호(SCAN)를 생성하는 스캔 드라이버(131)와 에미션 신호(EM)를 생성하는 에미션 드라이버(132)를 포함한다.
스캔 드라이버(131)는 스캔 신호(SCAN)를 제1 게이트라인들(15a(1)~15a(n))에 라인 순차 방식으로 공급할 수 있다. 에미션 드라이버(132)는 에미션 신호(EM)를 제2 게이트라인들(15b(1)~15b(n))에 라인 순차 방식으로 공급할 수 있다. 에미션 드라이버(132)는 다수의 스테이지들로 이루어진 게이트 쉬프트 레지스터로 구현될 수 있다. 에미션 드라이버(132)의 각 스테이지는 동작의 안정성 및 신뢰성이 확보될 수 있도록 도 6 내지 도 9g와 같이 구현될 수 있다.
도 1을 참조하면, 타이밍 콘트롤러(110)는 공지의 다양한 인터페이스 방식을 통해 외부의 호스트 시스템(미도시)과 연결될 수 있다. 타이밍 콘트롤러(110)는 호스트 시스템으로부터 영상 데이터(DATA)를 입력 받는다. 타이밍 콘트롤러(110)는 픽셀들(PXL)의 전기적 특성 차이로 인한 휘도 편차가 보상되도록 영상 데이터(DATA)를 보정한 후 데이터 드라이버들(120)로 전송할 수 있다.
타이밍 콘트롤러(110)는 호스트 시스템으로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력 받고, 이 타이밍신호를 기반으로 게이트 타이밍 제어신호(GDC)와 소스 타이밍 제어신호(DDC)를 생성할 수 있다.
도 6은 도 2의 에미션 드라이버에 포함된 게이트 쉬프트 레지스터의 구성을 보여준다.
도 6을 참조하면, 본 발명의 실시예에 따른 에미션 드라이버(132)는 다수의 스테이지들(ST1~ST4,…)로 이루어진 게이트 쉬프트 레지스터로 구현될 수 있다. 스테이지들(ST1~ST4,…)은 GIP 방식으로 형성된 GIP 소자들일 수 있다.
스테이지들(ST1~ST4,…)은 스타트 신호에 따라 순차적으로 동작이 활성화되어 에미션 신호(EM(1)~EM(4),…)를 출력한다. 최상단 스테이지(ST1)는 외부 스타트 신호(EVST)에 따라 동작이 활성화되고, 차상단 스테이지(ST2) 내지 최하단 스테이지는 전단 스테이지의 에미션 신호에 따라 동작이 활성화된다. 전단 스테이지의 에미션 신호는 내부 스타트 신호로서, 캐리 신호(CRY)가 된다. 여기서, "전단 스테이지"란, 기준이 되는 스테이지의 상부에 위치하여 기준 스테이지에서 출력되는 에미션 신호에 비해 위상이 앞선 에미션 신호를 생성하는 스테이지를 의미한다.
스테이지들(ST1~ST4,…)은 에미션 신호(EM(1)~EM(4),…)를 출력하기 위해, 레벨 쉬프터(150)로부터 외부 스타트 신호(EVST), 제1 클럭신호(ECLK1), 및 제2 클럭신호(ECLK2)를 입력 받는다. 외부 스타트 신호(EVST), 제1 클럭신호(ECLK1), 및 제2 클럭신호(ECLK2)는 모두 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다.
외부 스타트 신호(EVST)는 최상단 스테이지(ST1)에 입력되고, 제1 클럭신호(ECLK1)와 제2 클럭신호(ECLK2)는 모든 스테이지들(ST1~ST4,…)에 입력된다. 제1 클럭신호(ECLK1)와 제2 클럭신호(ECLK2)는 서로 반대 위상을 가진다. 따라서, 캐스 캐이드(Cascade) 방식으로 연결된 각 스테이지가 정상적으로 동작하기 위해, 제1 클럭신호(ECLK1)와 제2 클럭신호(ECLK2)가 입력되는 위치는 기수 번째 스테이지들과 우수 번째 스테이지들에서 서로 반대로 설정될 수 있다. 예컨대, 기수 번째 스테이지들에서 제1 클럭신호(ECLK1)가 제1 단자에 입력되고 제2 클럭신호(ECLK2)가 제2 단자에 입력되는 경우, 우수 번째 스테이지들에서 제1 클럭신호(ECLK1)는 제2 단자에 입력되고 제2 클럭신호(ECLK2)는 제1 단자에 입력될 수 있다.
스테이지들(ST1~ST4,…) 각각은 매 프레임마다 스타트단자에 인가되는 스타트 신호에 따라 노드 Q의 동작을 활성화한다. 여기서, 노드가 활성화된다는 의미는 그 노드에 게이트 로우 전압(VGL) 또는 그에 상당하는 전압이 인가된다는 것을 의미한다. 그리고, 노드가 비 활성화된다는 의미는 그 노드에 게이트 하이 전압(VGH) 또는 그에 상당하는 전압이 인가된다는 것을 의미한다.
각 스테이지들(ST1~ST4,…)은 외부의 전원 공급부(미도시)로부터 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 공급받는다. 게이트 하이 전압(VGH)은 예컨대, 20V~30V 사이에서 어느 한 값으로 설정될 수 있고, 게이트 로우 전압(VGL)은 -10V~0V 사이에서 어느 한 값으로 설정될 수 있으나, 이에 한정되지 않는다.
도 7은 도 6의 게이트 쉬프트 레지스터에 포함된 최상단 스테이지(ST1)의 구성을 보여준다.
최상단 스테이지(ST1)를 제외한 나머지 기수 스테이지들은 외부 스타트 신호(EVST) 대신에 내부 스타트 신호(CRY)가 인가되는 것과, 해당 에미션 신호가 출력되는 것을 제외하고 나머지 구성은 동일하다. 또한, 우수 스테이지들은 외부 스타트 신호(EVST) 대신에 내부 스타트 신호(CRY)가 인가되는 것과, 제1 클럭신호(ECLK1) 대신에 제2 클럭신호(ECLK2)가 인가되는 것과, 제2 클럭신호(ECLK2) 대신에 제1 클럭신호(ECLK1)가 인가되는 것과, 해당 에미션 신호가 출력되는 것을 제외하고 나머지 구성은 동일하다.
도 7을 참조하면, 스테이지(ST1)는 노드 Q가 게이트 하이 전압(VGH)으로 비 활성화 되고 노드 QB가 게이트 로우 전압(VGL)으로 활성화 되는 동안에 게이트 하이 전압(VGL)의 에미션 신호(EM(1))를 출력되고, 노드 Q가 게이트 로우 전압(VGL)으로 활성화 되고 노드 QB가 게이트 하이 전압(VGH)으로 비 활성화 되는 동안에 게이트 로우 전압(VGL)의 에미션 신호(EM(1))를 출력한다.
이를 위해, 스테이지(ST1)는 게이트 로우 전압(VGL)의 에미션 신호(EM(1))를 노드 Na에 출력하는 트랜지스터 Tu, 게이트 하이 전압(VGH)의 에미션 신호(EM(1))를 노드 Na에 출력하는 트랜지스터 Td, 및 노드들(Q,Q',QB)의 전위를 제어하는 노드 제어부(NCP)를 포함한다.
트랜지스터 Tu는 노드 Q의 전위에 따라 동작이 제어되는 출력 버퍼이다. 트랜지스터 Tu는 노드 Q가 게이트 하이 전압(VGH)으로 비 활성화될 때 턴 오프 되고, 노드 Q가 게이트 로우 전압(VGL)으로 활성화될 때 턴 온 된다. 트랜지스터 Tu의 게이트전극은 노드 Q에 접속되고, 트랜지스터 Tu의 제1 전극은 노드 Na에 접속되고, 트랜지스터 Tu의 제2 전극은 게이트 로우 전압(VGL)의 입력단에 접속된다.
트랜지스터 Td는 노드 QB의 전위에 따라 동작이 제어되는 출력 버퍼이다. 트랜지스터 Td는 노드 QB가 게이트 하이 전압(VGH)으로 비 활성화될 때 턴 오프 되고, 노드 QB가 게이트 로우 전압(VGL)으로 활성화될 때 턴 온 된다. 트랜지스터 Td의 게이트전극은 노드 QB에 접속되고, 트랜지스터 Td의 제1 전극은 게이트 하이 전압(VGH)의 입력단에 접속되고, 트랜지스터 Td의 제2 전극은 노드 Na에 접속된다.
노드 제어부(NCP)는 에미션 신호(EM(1))보다 위상이 앞선 외부 스타트 신호(EVST), 위상이 서로 반대되는 제1 클럭신호(ECLK1)와 제2 클럭신호(ECLK2), 게이트 로우 전압(VGL), 및 게이트 하이 전압(VGH)을 기반으로, 노드 Q의 전위, 노드 QB의 전위, 및 게이트 로우 전압(VGL)의 입력단과 노드 QB 사이의 노드 Q'의 전위를 제어한다.
노드 제어부(NCP)는 1 프레임 중의 초기 일부 구간(도 8의 ②구간)을 제외한 나머지 구간들에서 노드 Q의 전위와 노드 QB의 전위를 서로 반대로 제어한다. 상기 나머지 구간들에서 노드 Q의 전위가 게이트 하이 전압(VGH)일 때 노드 QB의 전위는 게이트 로우 전압(VGL)이 되고, 반대로 노드 Q의 전위가 게이트 로우 전압(VGL)일 때 노드 QB의 전위는 게이트 하이 전압(VGH)이 된다.
노드 Q의 전위는 노드 제어부(NCP)에 속하는 내부 소자들의 특성 변화에 영향 받는다. 온도, 바이어스 전압, 열화 등의 여러 원인에 의해 내부 소자들의 전기적 특성이 변할 때, 일정 기간(도 8의 ⑥, ⑦ 기간을 포함한 프레임 나머지 기간)동안 노드 Q의 전위가 흔들리고 에미션 신호(EM(1))가 게이트 로우 전압(VGL)으로 유지되지 못하고 그보다 높은 전압으로 상승될 수 있다. 한편, 노드 QB의 전위가 흔들리는 경우에는 소정 기간(도 8의 ③,④,⑤ 기간) 동안 에미션 신호(EM(1))가 게이트 하이 전압(VGH)으로 유지되지 못하고 그보다 낮은 전압으로 하강될 수 있다. 이 경우, 표시장치의 신뢰성이 크게 저하될 수 있다.
노드 제어부(NCP)는 복수의 안정화 구성들을 포함하여 노드 Q와 노드 QB의 전위를 안정화시킨다.
노드 제어부(NCP)는 트랜지스터 Tbv, 트랜지스터 T2의 연결 구성, 및 커패시터 CQ 중 적어도 어느 하나를 포함하여 스테이지의 회로 구성을 간소화시키고, 상기 일정 기간 동안 노드 Q의 전위를 안정화 시킨다. 노드 제어부(NCP)는 상기 안정화 구성들을 통해 에미션 신호(EM(1))가 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 반전된 시점부터 상기 일정 기간 동안, 노드 Q의 전위를 트랜지스터 Tu를 턴 온 시킬 수 있는 게이트 로우 전압(VGL)으로 유지시킬 수 있다. 그리고, 노드 제어부(NCP)는 상기 일정 기간 동안, 노드 QB의 전위를 트랜지스터 Td를 턴 오프 시킬 수 있는 게이트 하이 전압(VGH)으로 유지시키고, 노드 Q'의 전위를 제2 클럭신호(ECLK2)에 동기하여 게이트 로우 전압(VGL)과 게이트 하이 전압(VGH) 사이에서 스윙시킬 수 있다. 이를 통해, 스테이지(ST1)의 동작 안정성과 신뢰성이 확보될 수 있다.
노드 제어부(NCP)는 커패시터 CQB를 포함하여 상기 소정 기간 동안 노드 QB의 전위를 안정화 시킴으로써, 스테이지(ST1)의 동작 안정성과 신뢰성을 더욱 높일 수 있다.
구체적으로, 노드 제어부(NCP)는 복수의 트랜지스터들(T1~T6,Tbv)과, 복수의 커패시터들(CQ,CQ',CQB)을 포함할 수 있다.
복수의 트랜지스터들(T1~T6) 각각은, 트랜지스터의 오프시 누설 전류를 억제할 수 있도록 듀얼 게이트 구조로 설계될 수 있다. 듀얼 게이트 구조에서 제1 게이트전극과 제2 게이트전극은 동일한 전위를 가지도록 서로 연결되며, 채널 길이가 단일 게이트 구조에 비해 길어진다. 채널 길이가 길어지면 저항이 증가되므로 트랜지스터 오프시에 누설 전류가 감소되어, 동작의 안정성이 확보될 수 있다.
트랜지스터 T1, 트랜지스터 Tbv, 및 커패시터 CQ는 노드 Q의 전위를 제어하는 소자들이다.
트랜지스터 T1은 제2 클럭신호(ECLK2)에 따라 노드 Q에 외부 스타트 신호(EVST)를 인가한다. 트랜지스터 T1의 게이트전극은 제2 클럭신호(ECLK2)의 입력단에 접속된다. 트랜지스터 T1의 제1 전극은 외부 스타트 신호(EVST)가 입력되는 스타트 단자에 접속되고, 제2 전극은 트랜지스터 Tbv의 일측 전극에 접속된다.
트랜지스터 Tbv는 트랜지스터 T1과 노드 Q 사이에 접속되어 상기 일정 시간 동안 노드 Q의 전위를 게이트 로우 전압(VGL)으로 안정화 시킴으로써, 에미션 신호(EM(1))의 왜곡을 방지한다. 이를 위해, 트랜지스터 Tbv의 게이트전극과 노드 Q 사이에는 노드 Q의 전위를 안정화시키기 위한 커패시터 C1이 구비된다. 트랜지스터 Tbv의 게이트전극은 게이트 로우 전압(VGL)의 입력단에 연결된다. 트랜지스터 Tbv의 제1 전극은 트랜지스터 T1에 연결되고, 제2 전극은 노드 Q에 연결된다.
또한, 트랜지스터 Tbv는 트랜지스터 T1과 노드 Q 사이에 연결되어, 브레이크 다운(Break down) 현상을 억제하여 GIP 소자를 보호할 수 있다. 다시 말해, 트랜지스터 T1이 노드 Q에 직접 연결되면, 노드 Q의 전위 변화에 따라 트랜지스터 T1의 소스-드레인 전압이 커져 트랜지스터 T1에 가해지는 부하(load)가 증가될 수 있다. 트랜지스터 Tbv는 트랜지스터 T1에 가해지는 노드 Q의 영향을 줄임으로써, 트랜지스터 T1을 보호할 수 있다.
커패시터 CQ는 노드 Q와 노드 Na 사이에 접속된다. 커패시터 CQ는 노드 Q를 에미션 신호(EM(1))가 출력되는 노드 Na에 커플링시켜 노드 Q의 전위를 안정화시킨다.
트랜지스터 T2, 트랜지스터 T3, 트랜지스터 T4, 및 커패시터 CQ'은 노드 Q' 의 전위를 제어하는 소자들이다.
트랜지스터 T2는 외부 스타트 신호(EVST)에 따라 노드 Q'에 상기 제2 클럭신호(ECLK2)를 인가한다. 트랜지스터 T2의 게이트전극은 외부 스타트 신호(EVST)가 입력되는 스타트 단자에 접속된다. 트랜지스터 T2의 제1 전극은 제2 클럭신호(ECLK2)의 입력단에 접속되고, 제2 전극은 노드 Q'에 접속된다.
트랜지스터 T3은 제2 클럭신호(ECLK2)에 따라 게이트 로우 전압(VGL)을 노드 Q'에 인가한다. 트랜지스터 T3의 게이트전극은 제2 클럭신호(ECLK2)의 입력단에 접속된다. 트랜지스터 T3의 제1 전극은 게이트 로우 전압(VGL)의 입력단에 접속되고, 제2 전극은 노드 Q'에 접속된다.
트랜지스터 T4는 노드 Q'의 전위에 따라 제1 클럭신호(ECLK1)를 노드 Nb에 인가한다. 트랜지스터 T4의 게이트전극은 노드 Q'에 접속된다. 트랜지스터 T4의 제1 전극은 제1 클럭신호(ECLK1)의 입력단에 접속되고, 제2 전극은 노드 Nb에 접속된다.
커패시터 CQ'는 노드 Q'와 노드 Nb 사이에 연결된다. 커패시터 CQ'는 제1 클럭신호(ECLK1)에 따라 노드 Q'의 전위를 게이트 로우 전압(VGL)보다 더 낮은 전압(VGL')으로 부트 스트랩핑(Bootstrapping) 시킨다.
트랜지스터 T5, 트랜지스터 T6, 및 커패시터 CQB는 노드 QB의 전위를 제어하는 소자들이다.
트랜지스터 T5는 노드 Nb와 노드 QB 사이에 다이오드 연결(Diode connection) 되어, 노드 Q'가 부트 스트랩핑될 때 턴 온 되어 노드 QB의 전위를 게이트 로우 전압(VGL)으로 낮춘다. 노드 Q'의 부트 스트랩핑에 의해 노드 Nb의 전위가 안정적이면서도 빠르게 게이트 로우 전압(VGL)으로 낮아질 수 있기 때문에, 트랜지스터 T5의 동작 안정성이 확보된다. 트랜지스터 T5의 게이트전극과 제1 전극은 노드 Nb에 연결되고, 트랜지스터 T5의 제2 전극은 노드 QB에 연결된다.
트랜지스터 T6은 노드 Q의 전위에 따라 게이트 하이 전압(VGH)의 입력단과 노드 QB 간의 전류 흐름을 제어한다. 트랜지스터 T6은 노드 Q가 게이트 로우 전압(VGL)으로 활성화될 때 노드 QB와 게이트 하이 전압(VGH)의 입력단을 서로 연결하여 노드 QB를 게이트 하이 전압(VGH)으로 비활성화 시킨다.
커패시터 CQB는 노드 QB와 게이트 하이 전압(VGH)의 입력단 사이에 접속된다. 노드 QB가 게이트 하이 전압(VGH)의 입력단에 커플링되면, 노드 QB가 플로팅(Floating) 되는 동안에도 노드 QB의 전위가 안정적으로 유지될 수 있다.
도 8은 도 7에 도시된 스테이지의 동작 파형을 보여준다. 그리고, 도 9a 내지 도 9g는 도 8의 구간① 내지 구간⑦에 각각 대응되는 스테이지의 동작 상태를 보여준다.
도 8 및 도 9a를 참조하면, 구간①에서 외부 스타트 신호(EVST)는 게이트 로우 전압(VGL)으로 입력되고, 제1 및 제2 클럭신호(ECLK1,ECLK2)는 게이트 하이 전압(VGH)으로 입력된다.
구간①에서, 게이트 로우 전압(VGL)의 외부 스타트 신호(EVST)에 응답하여 트랜지스터 T2가 턴 온 된다. 그리고, 게이트 하이 전압(VGH)의 제2 클럭신호(ECLK2)에 응답하여 트랜지스터들 T1,T3이 턴 오프 된다.
구간①에서, 노드 Q는 트랜지스터 T1의 턴 오프에 의해 플로팅된다. 하지만, 노드 Q의 전위는 트랜지스터 Tbv의 게이트전극에 커플링된 커패시터 C1과, 노드 Na에 커플링된 커패시터 CQ에 의해 안정화된다. 노드 Q는 게이트 로우 전압(VGL)으로 활성화된다. 이러한 노드 Q 에 응답하여 트랜지스터들 T6,Tu가 턴 온 된다.
구간①에서, 노드 Q'는 트랜지스터 T2를 통해 인가되는 제2 클럭신호(ECLK2)에 의해 게이트 하이 전압(VGH)으로 비활성화 된다. 이러한 노드 Q'에 응답하여 트랜지스터 T4가 턴 오프 된다. 이때, 노드 Nb는 게이트 하이 전압(VGH)을 유지하며, 그에 따라 트랜지스터 T5가 턴 오프 된다.
구간①에서, 노드 QB는 트랜지스터 T6을 통해 인가되는 게이트 하이 전압(VGH)에 의해 비활성화 된다. 이러한 노드 QB에 응답하여 트랜지스터 Td가 턴 오프 된다.
그 결과, 구간①에서 트랜지스터 Tu를 통해 게이트 로우 전압(VGL)의 에미션 신호(EM(1))가 노드 Na에 출력된다.
도 8 및 도 9b를 참조하면, 구간②에서 외부 스타트 신호(EVST)와 제1 클럭신호(ECLK1)는 게이트 하이 전압(VGH)으로 입력되고, 제2 클럭신호(ECLK2)는 게이트 로우 전압(VGL)으로 입력된다.
구간②에서, 게이트 하이 전압(VGH)의 외부 스타트 신호(EVST)에 응답하여 트랜지스터 T2가 턴 오프 되고, 게이트 하이 전압(VGH)의 제1 클럭신호(ECLK1)에 응답하여 트랜지스터 T5가 턴 오프 된다. 그리고, 게이트 로우 전압(VGL)의 제2 클럭신호(ECLK2)에 응답하여 트랜지스터들 T1,T3이 턴 온 된다.
구간②에서, 노드 Q는 트랜지스터 T1을 통해 인가되는 외부 스타트 신호(EVST)에 의해 게이트 하이 전압(VGH)으로 비활성화 된다. 이러한 노드 Q 에 응답하여 트랜지스터들 T6,Tu가 턴 오프 된다.
구간②에서, 노드 Q'는 트랜지스터 T3를 통해 인가되는 게이트 로우 전압(VGL)에 의해 활성화 된다. 이러한 노드 Q'에 응답하여 트랜지스터 T4가 턴 온 된다. 노드 Nb는 트랜지스터 T4를 통해 인가되는 제1 클럭신호(ECLK1)에 의해 그 전위가 게이트 하이 전압(VGH)이 된다. 그리고, 트랜지스터 T5는 게이트 하이 전압(VGH)의 노드 Nb에 의해 턴 오프 된다.
구간②에서, 노드 QB는 트랜지스터 T6의 턴 오프에 의해 플로팅된다. 하지만, 노드 QB의 전위는 커패시터 CQB에 의해 구간①의 게이트 하이 전압(VGH)을 유지한다. 이러한 노드 QB에 응답하여 트랜지스터 Td가 턴 오프 된다.
구간②에서 트랜지스터들 Tu,Td의 턴 오프로 인해 노드 Na는 플로팅 된다. 하지만, 노드 Na의 전위는 커패시터 CQ에 의해 구간①의 게이트 로우 전압(VGL)을 유지한다. 다시 말해, 구간②에서 에미션 신호(EM(1))는 게이트 로우 전압(VGL)을 유지한다.
도 8 및 도 9c를 참조하면, 구간③에서 외부 스타트 신호(EVST)와 제2 클럭신호(ECLK2)는 게이트 하이 전압(VGH)으로 입력되고, 제1 클럭신호(ECLK1)는 게이트 로우 전압(VGL)으로 입력된다.
구간③에서, 게이트 하이 전압(VGH)의 외부 스타트 신호(EVST)에 응답하여 트랜지스터 T2가 턴 오프 되고, 게이트 로우 전압(VGL)의 제1 클럭신호(ECLK1)에 응답하여 트랜지스터 T5가 턴 온 된다. 그리고, 게이트 하이 전압(VGH)의 제2 클럭신호(ECLK2)에 응답하여 트랜지스터들 T1,T3이 턴 오프 된다.
구간③에서, 노드 Q는 트랜지스터 T1의 턴 오프에 의해 플로팅된다. 그리고, 노드 Q는 구간②의 게이트 하이 전압(VGH)을 유지하여 비 활성화된다. 이러한 노드 Q 에 응답하여 트랜지스터들 T6,Tu가 턴 오프 된다.
구간③에서, 노드 Nb는 트랜지스터 T4를 통해 인가되는 제1 클럭신호(ECLK1)에 의해 그 전위가 게이트 로우 전압(VGL)으로 낮아진다. 이때, 노드 Q'는 플로팅되고, 커패시터 CQ'를 통해 노드 Nb에 커플링되어 있으므로, 노드 Q'의 전위는 노드 Nb의 전위 하강분만큼 낮아지게 된다. 다시 말해, 노드 Q'의 전위는 구간②의 게이트 로우 전압(VGL)에서 그보다 더 낮은 전압(VGL')으로 부트 스트랩핑되어 활성화 상태를 유지한다. 이러한 노드 Q'에 응답하여 트랜지스터 T4가 턴 온 되고, 노드 Nb의 전위가 게이트 로우 전압(VGL)으로 빠르게 안정화된다. 그리고, 노드 Nb에 응답하여 트랜지스터 T5가 안정적으로 턴 온 된다. 트랜지스터 T5가 안정적으로 턴 온 되면, 제1 클럭신호(ECLK1)에 따른 노드 QB의 전위 변화 동작이 안정화된다.
구간③에서, 노드 QB는 트랜지스터들 T4,T5를 통해 인가되는 제1 클럭신호(ECLK1)에 의해 게이트 로우 전압(VGL)으로 활성화된다. 이러한 노드 QB에 응답하여 트랜지스터 Td가 턴 온 된다.
그 결과, 구간③에서 트랜지스터 Td를 통해 게이트 하이 전압(VGH)의 에미션 신호(EM(1))가 노드 Na에 출력된다. 즉, 구간③에서 에미션 신호(EM(1))는 게이트 하이 전압(VGH)으로 반전된다.
도 8 및 도 9d를 참조하면, 구간④에서 외부 스타트 신호(EVST)와 제1 클럭신호(ECLK1)는 게이트 하이 전압(VGH)으로 입력되고, 제2 클럭신호(ECLK2)는 게이트 로우 전압(VGL)으로 입력된다.
구간④에서, 게이트 하이 전압(VGH)의 외부 스타트 신호(EVST)에 응답하여 트랜지스터 T2가 턴 오프 되고, 게이트 하이 전압(VGH)의 제1 클럭신호(ECLK1)에 응답하여 트랜지스터 T5가 턴 오프 된다. 그리고, 게이트 로우 전압(VGL)의 제2 클럭신호(ECLK2)에 응답하여 트랜지스터들 T1,T3이 턴 온 된다.
구간④에서, 노드 Q는 트랜지스터 T1을 통해 인가되는 외부 스타트 신호(EVST)에 의해 게이트 하이 전압(VGH)으로 비활성화 된다. 이러한 노드 Q 에 응답하여 트랜지스터들 T6,Tu가 턴 오프 된다.
구간④에서, 노드 Q'의 전위는 트랜지스터 T3를 통해 인가되는 게이트 로우 전압(VGL)에 의해 부트 스트랩핑 전압(VGL')에서 게이트 로우 전압(VGL)으로 상승한다. 이러한 노드 Q'에 응답하여 트랜지스터 T4가 턴 온 상태를 유지한다. 노드 Nb는 트랜지스터 T4를 통해 인가되는 제1 클럭신호(ECLK1)에 의해 그 전위가 게이트 하이 전압(VGH)이 된다. 트랜지스터 T5는 게이트 하이 전압(VGH)의 노드 Nb에 의해 턴 오프 된다.
구간④에서, 노드 QB는 트랜지스터 T6의 턴 오프에 의해 플로팅된다. 하지만, 노드 QB의 전위는 커패시터 CQB에 의해 구간③의 게이트 로우 전압(VGL)을 유지한다. 이러한 노드 QB에 응답하여 트랜지스터 Td가 턴 온 된다.
그 결과, 구간④에서 트랜지스터 Td를 통해 게이트 하이 전압(VGH)의 에미션 신호(EM(1))가 노드 Na에 출력된다. 즉, 구간④에서 에미션 신호(EM(1))는 게이트 하이 전압(VGH)을 유지한다.
이러한 구간① 내지 구간④에서 스테이지의 동작을 요약하면, 아래의 표 1과 같다.
구간 ① 구간 ② 구간 ③ 구간 ④
EVST EVST low →
T2 on 		EVST high → T2 off EVST high → T2 off EVST high → T2 off
ECLK1 ECLK1 high ECLK1 high → T5 off ECLK1 low → T5 on ECLK1 high → T5 off
ECLK2 ECLK2 high → T1, T3 off ECLK2 low → T1, T3 on ECLK2 high → T1, T3 off ECLK2 low → T1, T3 on
Q node Q node low → T6, Tu on Q node high → T6, Tu off Q node high 유지 → T6, Tu off Q node high → T6, Tu off
Q' node Q’ node high → T4,T5 off Q’ node low → T4 on Q’ node low (bootstrapping) → T4 on Q’ node low → T4 on
QB node QB node high → Td off QB node high 유지 → Td off QB node low → Td on QB node low 유지 → Td on
EM 출력 EM(1) low EM(1) low 유지 EM(1) high EM(1) high 유지
이어서, 도 8 및 도 9e를 참조하면, 구간⑤에서 외부 스타트 신호(EVST)와 제1 클럭신호(ECLK1)는 게이트 로우 전압(VGL)으로 입력되고, 제2 클럭신호(ECLK2)는 게이트 하이 전압(VGH)으로 입력된다.
구간⑤에서, 게이트 로우 전압(VGL)의 외부 스타트 신호(EVST)에 응답하여 트랜지스터 T2가 턴 온 된다. 그리고, 게이트 하이 전압(VGH)의 제2 클럭신호(ECLK2)에 응답하여 트랜지스터들 T1,T3이 턴 오프 된다.
구간⑤에서, 노드 Q는 트랜지스터 T1의 턴 오프에 의해 플로팅된다. 그리고, 노드 Q는 구간④의 게이트 하이 전압(VGH)을 유지하여 비 활성화된다. 이러한 노드 Q 에 응답하여 트랜지스터들 T6,Tu가 턴 오프 된다.
구간⑤에서, 노드 Q'는 트랜지스터 T2를 통해 인가되는 제2 클럭신호(ECLK2)에 의해 게이트 하이 전압(VGH)으로 비활성화된다. 이러한 노드 Q'에 응답하여 트랜지스터 T4가 턴 오프 된다. 그리고, 노드 Nb는 트랜지스터 T4의 턴 오프에 의해 구간④의 게이트 하이 전압(VGH)을 유지한다. 트랜지스터 T5는 게이트 하이 전압(VGH)의 노드 Nb에 의해 턴 오프 된다.
구간⑤에서, 노드 QB는 트랜지스터 T6의 턴 오프에 의해 플로팅된다. 하지만, 노드 QB의 전위는 커패시터 CQB에 의해 구간④의 게이트 로우 전압(VGL)을 유지한다. 이러한 노드 QB에 응답하여 트랜지스터 Td가 턴 온 된다.
그 결과, 구간⑤에서 트랜지스터 Td를 통해 게이트 하이 전압(VGH)의 에미션 신호(EM(1))가 노드 Na에 출력된다. 즉, 구간⑤에서 에미션 신호(EM(1))는 게이트 하이 전압(VGH)을 유지한다.
도 8 및 도 9f를 참조하면, 구간⑥에서 외부 스타트 신호(EVST)와 제2 클럭신호(ECLK2)는 게이트 로우 전압(VGL)으로 입력되고, 제1 클럭신호(ECLK1)는 게이트 하이 전압(VGH)으로 입력된다.
구간⑥에서, 게이트 로우 전압(VGL)의 외부 스타트 신호(EVST)에 응답하여 트랜지스터 T2가 턴 온 되고, 게이트 하이 전압(VGH)의 제1 클럭신호(ECLK1)에 응답하여 트랜지스터 T5가 턴 오프 된다. 그리고, 게이트 로우 전압(VGL)의 제2 클럭신호(ECLK2)에 응답하여 트랜지스터들 T1,T3이 턴 온 된다.
구간⑥에서, 노드 Q는 트랜지스터 T1을 통해 인가되는 외부 스타트 신호(EVST)에 의해 게이트 로우 전압(VGL)으로 활성화 된다. 이러한 노드 Q 에 응답하여 트랜지스터들 T6,Tu가 턴 온 된다.
구간⑥에서, 노드 Q'는 트랜지스터 T2를 통해 인가되는 제2 클럭신호(ECLK2)와 트랜지스터 T3를 통해 인가되는 게이트 로우 전압(VGL)에 의해 게이트 로우 전압(VGL)으로 활성화 된다. 이러한 노드 Q'에 응답하여 트랜지스터 T4가 턴 온 된다. 그리고, 노드 Nb는 트랜지스터 T4를 통해 인가되는 제1 클럭신호(ECLK1)에 의해 그 전위가 게이트 하이 전압(VGH)이 된다. 트랜지스터 T5는 게이트 하이 전압(VGH)의 노드 Nb에 의해 턴 오프 된다.
구간⑥에서, 노드 QB는 트랜지스터 T6을 통해 인가되는 게이트 하이 전압(VGH)에 의해 비활성화 된다. 이러한 노드 QB에 응답하여 트랜지스터 Td가 턴 오프 된다.
그 결과, 구간⑥에서 트랜지스터 Tu를 통해 게이트 로우 전압(VGL)의 에미션 신호(EM(1))가 노드 Na에 출력된다. 즉, 구간⑥에서 에미션 신호(EM(1))는 게이트 로우 전압(VGL)으로 반전된다.
도 8 및 도 9g를 참조하면, 구간⑦에서 외부 스타트 신호(EVST)와 제1 클럭신호(ECLK1)는 게이트 로우 전압(VGL)으로 입력되고, 제2 클럭신호(ECLK2)는 게이트 하이 전압(VGH)으로 입력된다.
구간⑦에서, 게이트 로우 전압(VGL)의 외부 스타트 신호(EVST)에 응답하여 트랜지스터 T2가 턴 온 되고, 게이트 하이 전압(VGH)의 제2 클럭신호(ECLK2)에 응답하여 트랜지스터들 T1,T3이 턴 오프 된다.
구간⑦에서, 노드 Q는 트랜지스터 T1의 턴 오프에 의해 플로팅된다. 그리고, 노드 Q는 구간⑥의 게이트 로우 전압(VGL)을 유지하여 활성화된다. 이러한 노드 Q 에 응답하여 트랜지스터들 T6,Tu가 턴 온 된다.
구간⑦에서, 노드 Q'는 트랜지스터들 T2를 통해 인가되는 제2 클럭신호(ECLK2)에 의해 게이트 하이 전압(VGH)으로 비활성화된다. 이러한 노드 Q'에 응답하여 트랜지스터 T4가 턴 오프 된다. 그리고, 노드 Nb는 트랜지스터 T4의 턴 오프에 의해 구간⑥의 게이트 하이 전압(VGH)을 유지한다. 트랜지스터 T5는 게이트 하이 전압(VGH)의 노드 Nb에 의해 턴 오프 된다.
구간⑦에서, 노드 QB는 트랜지스터 T6을 통해 인가되는 게이트 하이 전압(VGH)에 의해 비활성화 된다. 이러한 노드 QB에 응답하여 트랜지스터 Td가 턴 오프 된다.
그 결과, 구간⑦에서 트랜지스터 Tu를 통해 게이트 로우 전압(VGL)의 에미션 신호(EM(1))가 노드 Na에 출력된다. 즉, 구간⑦에서 에미션 신호(EM(1))는 구간⑥에에 이어 게이트 로우 전압(VGL)으로 유지된다.
이러한 구간⑤ 내지 구간⑦에서 스테이지의 동작을 요약하면, 아래의 표 2와 같다.
구간 ⑤ 구간 ⑥ 구간 ⑦
EVST EVST low →
T2 on 		EVST low → T2 on EVST low → T2 on
ECLK1 ECLK1 low ECLK1 high → T5 off ECLK1 low → T5 on
ECLK2 ECLK2 high → T1, T3 off ECLK2 low → T1, T3 on ECLK2 high → T1, T3 off
Q node Q node high 유지 → T6, Tu off Q node low → T6, Tu on Q node low 유지 → T6, Tu on
Q' node Q’ node high → T4,T5 off Q’ node low → T4 on Q’ node high → T4 off
QB node QB node low 유지 → Td on QB node high → Td off QB node high 유지 → Td off
EM 출력 EM(1) high 유지 EM(1) low EM(1) low 유지
도 8과 같이, 이 스테이지의 구간⑦ 이후의 동작은 프레임의 나머지 기간 동안 구간⑥과 구간⑦을 반복한다.
전술한 바와 같이, 본 발명은 에미션 드라이버의 동작 안정성을 확보하여 표시장치의 신뢰성을 크게 높일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 : 표시패널 110 : 타이밍 콘트롤러
120 : 데이터 드라이버 130 : 게이트 드라이버
132 : 에미션 드라이버

Claims (18)

  1. 다수의 스테이지들을 갖는 게이트 드라이버에 있어서,
    상기 스테이지들 각각은,
    노드 Q에 스타트 신호를 인가하는 트랜지스터 T1;
    노드 Q의 전위에 따라 게이트 로우 전압의 에미션 신호를 노드 Na에 출력하는 트랜지스터 Tu;
    노드 QB의 전위에 따라 상기 게이트 로우 전압보다 높은 게이트 하이 전압의 에미션 신호를 상기 노드 Na에 출력하는 트랜지스터 Td;
    상기 트랜지스터 T1과 상기 노드 Q 사이에 접속되어 상기 노드 Q의 전위를 안정화시키는 트랜지스터 Tbv;
    상기 스타트 신호에 따라 노드 Q'에 클럭신호 ECLK2를 인가하는 트랜지스터 T2;
    상기 클럭신호 ECLK2에 따라 상기 게이트 로우 전압을 상기 노드 Q'에 인가하는 트랜지스터 T3;
    상기 노드 Q'의 전위에 따라 클럭신호 ECLK1을 노드 Nb에 인가하는 트랜지스터 T4; 및
    상기 노드 Nb에 자신의 게이트전극과 제1 전극이 접속되고, 상기 노드 QB에 자신의 제2 전극이 접속되어 상기 노드 QB의 전위를 상기 노드 Q의 전위와 반대로 제어하는 트랜지스터 T5를 포함하는 게이트 드라이버.
  2. 제 1 항에 있어서,
    상기 트랜지스터 Tbv의 게이트전극과 상기 노드 Q 사이에는 상기 노드 Q의 전위를 안정화시키기 위한 커패시터 C1이 구비되고,
    상기 트랜지스터 Tbv의 게이트전극에는 상기 게이트 로우 전압이 인가되는 게이트 드라이버.
  3. 제 1 항에 있어서,
    상기 노드 Q'와 상기 노드 Nb 사이에 접속되고, 상기 클럭신호 ECLK2와 위상이 다른 클럭신호 ECLK1에 따라 상기 노드 Q'의 전위를 상기 게이트 로우 전압보다 더 낮게 부트스트랩핑시키는 커패시터 CQ'를 더 구비하는 게이트 드라이버.
  4. 제 1 항에 있어서,
    상기 트랜지스터 T2의 게이트전극은 상기 스타트 신호의 입력단에 직접 연결되는 게이트 드라이버.
  5. 제 4 항에 있어서,
    상기 에미션 신호가 상기 게이트 하이 전압에서 상기 게이트 로우 전압으로 반전된 시점부터 일정 기간 동안,
    상기 노드 Q의 전위는 상기 트랜지스터 Tu를 턴 온 시킬 수 있는 상기 게이트 로우 전압으로 유지되고,
    상기 노드 QB의 전위는 상기 트랜지스터 Td를 턴 오프 시킬 수 있는 상기 게이트 하이 전압으로 유지되고,
    상기 노드 Q'의 전위는 상기 클럭신호 ECLK2에 동기하여 상기 게이트 로우 전압과 상기 게이트 하이 전압 사이에서 스윙하는 게이트 드라이버.
  6. 제 1 항에 있어서,
    상기 트랜지스터 Tu의 게이트전극은 상기 노드 Q에 접속되고, 상기 트랜지스터 Tu의 제1 전극은 상기 노드 Na에 접속되고, 상기 트랜지스터 Tu의 제2 전극은 상기 게이트 로우 전압의 입력단에 접속되며,
    상기 트랜지스터 Td의 게이트전극은 상기 노드 QB에 접속되고, 상기 트랜지스터 Td의 제1 전극은 상기 게이트 하이 전압의 입력단에 접속되고, 상기 트랜지스터 Td의 제2 전극은 상기 노드 Na에 접속되는 게이트 드라이버.
  7. 제 6 항에 있어서,
    상기 노드 Q와 상기 노드 Na 사이에 접속된 커패시터 CQ를 더 포함하는 게이트 드라이버.
  8. 제 6 항에 있어서,
    상기 노드 QB와 상기 게이트 하이 전압의 입력단 사이에 접속된 커패시터 CQB를 더 포함하는 게이트 드라이버.
  9. 다수의 스테이지들을 갖는 게이트 드라이버에 있어서,
    상기 스테이지들 각각은,
    게이트 로우 전압의 입력단과 노드 Na 사이에 접속되고 노드 Q의 전위에 따라 상기 게이트 로우 전압의 에미션 신호를 출력하는 트랜지스터 Tu;
    게이트 하이 전압의 입력단과 상기 노드 Na 사이에 접속되고 노드 QB의 전위에 따라 상기 게이트 하이 전압의 에미션 신호를 출력하는 트랜지스터 Td; 및
    상기 에미션 신호보다 위상이 앞선 스타트 신호, 및 위상이 서로 반대되는 제1 클럭신호와 제2 클럭신호를 기반으로, 상기 노드 Q의 전위, 상기 노드 QB의 전위, 및 상기 게이트 로우 전압의 입력단과 상기 노드 QB 사이의 노드 Q'의 전위를 제어하는 노드 제어부를 포함하고,
    상기 에미션 신호가 상기 게이트 하이 전압에서 상기 게이트 로우 전압으로 반전된 시점부터 일정 기간 동안, 상기 노드 Q의 전위는 상기 트랜지스터 Tu를 턴 온 시킬 수 있는 상기 게이트 로우 전압으로 유지되는 게이트 드라이버.
  10. 제 9 항에 있어서,
    상기 일정 기간 동안,
    상기 노드 QB의 전위는 상기 트랜지스터 Td를 턴 오프 시킬 수 있는 상기 게이트 하이 전압으로 유지되고,
    상기 노드 Q'의 전위는 상기 제2 클럭신호에 동기하여 상기 게이트 로우 전압과 상기 게이트 하이 전압 사이에서 스윙하는 게이트 드라이버.
  11. 제 9 항에 있어서,
    상기 노드 제어부는,
    상기 노드 Q에 상기 스타트 신호를 인가하는 트랜지스터 T1;
    상기 노드 QB의 전위를 상기 노드 Q의 전위와 반대로 제어하는 트랜지스터 T5; 및
    상기 트랜지스터 T1과 상기 노드 Q 사이에 접속되어 상기 일정 기간 동안 상기 노드 Q의 전위를 상기 게이트 로우 전압으로 안정화시키는 트랜지스터 Tbv를 포함하는 게이트 드라이버.
  12. 제 11 항에 있어서,
    상기 트랜지스터 Tbv의 게이트전극과 상기 노드 Q 사이에는 상기 노드 Q의 전위를 안정화시키기 위한 커패시터 C1이 구비되고,
    상기 트랜지스터 Tbv의 게이트전극에는 상기 게이트 로우 전압이 인가되는 게이트 드라이버.
  13. 제 9 항에 있어서,
    상기 노드 제어부는,
    상기 스타트 신호에 따라 상기 노드 Q'에 상기 제2 클럭신호를 인가하는 트랜지스터 T2;
    상기 제2 클럭신호에 따라 상기 게이트 로우 전압을 상기 노드 Q'에 인가하는 트랜지스터 T3;
    상기 노드 Q'와 노드 Nb 사이에 접속되고, 상기 제1 클럭신호에 따라 상기 노드 Q'의 전위를 상기 게이트 로우 전압보다 더 낮게 부트스트랩핑시키는 커패시터 CQ';
    상기 노드 Q'의 전위에 따라 상기 제1 클럭신호를 상기 노드 Nb에 인가하는 트랜지스터 T4; 및
    상기 노드 Nb에 자신의 게이트전극과 제1 전극이 접속되고, 상기 노드 QB에 자신의 제2 전극이 접속된 트랜지스터 T5를 더 구비하는 게이트 드라이버.
  14. 제 13 항에 있어서,
    상기 트랜지스터 T2의 게이트전극은 상기 스타트 신호의 입력단에 직접 연결되는 게이트 드라이버.
  15. 제 9 항에 있어서,
    상기 노드 제어부는,
    상기 노드 Q와 상기 노드 Na 사이에 접속된 커패시터 CQ를 더 포함하는 게이트 드라이버.
  16. 제 9 항에 있어서,
    상기 노드 제어부는,
    상기 노드 QB와 상기 게이트 하이 전압의 입력단 사이에 접속된 커패시터 CQB를 더 포함하는 게이트 드라이버.
  17. 픽셀들에 연결된 게이트라인들이 구비된 표시패널; 및
    상기 청구항 제1항 내지 제16항 중 어느 한 항의 상기 스테이지들의 출력을 이용하여 상기 게이트라인들을 구동하는 게이트 드라이버를 포함하는 표시장치.
  18. 제 17 항에 있어서,
    상기 픽셀들 각각은,
    OLED;
    게이트-소스 간 전압에 따라 상기 OLED에 흐르는 구동전류를 제어하는 구동 TFT; 및
    상기 에미션 신호에 따라 온/오프 되어 상기 OLED의 발광 타이밍을 결정하는 에미션 TFT를 포함하는 표시장치.
KR1020170110221A 2017-08-30 2017-08-30 게이트 드라이버와 이를 포함한 표시장치 KR102567324B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170110221A KR102567324B1 (ko) 2017-08-30 2017-08-30 게이트 드라이버와 이를 포함한 표시장치
CN201811002493.7A CN109427297B (zh) 2017-08-30 2018-08-30 栅极驱动器和包括该栅极驱动器的显示装置
US16/117,766 US10748481B2 (en) 2017-08-30 2018-08-30 Gate driver and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170110221A KR102567324B1 (ko) 2017-08-30 2017-08-30 게이트 드라이버와 이를 포함한 표시장치

Publications (2)

Publication Number Publication Date
KR20190023865A KR20190023865A (ko) 2019-03-08
KR102567324B1 true KR102567324B1 (ko) 2023-08-16

Family

ID=65435470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170110221A KR102567324B1 (ko) 2017-08-30 2017-08-30 게이트 드라이버와 이를 포함한 표시장치

Country Status (3)

Country Link
US (1) US10748481B2 (ko)
KR (1) KR102567324B1 (ko)
CN (1) CN109427297B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102567324B1 (ko) * 2017-08-30 2023-08-16 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치
CN111477181B (zh) * 2020-05-22 2021-08-27 京东方科技集团股份有限公司 栅极驱动电路、显示基板、显示装置和栅极驱动方法
KR20220026659A (ko) 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN114005396B (zh) * 2021-10-29 2024-01-16 昆山国显光电有限公司 像素电路和显示面板
KR102627933B1 (ko) * 2022-03-21 2024-01-23 성균관대학교산학협력단 Tft 열화 현상 개선을 위한 스캔 드라이버 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120188290A1 (en) 2011-01-21 2012-07-26 Dong-Wook Park Driver and display device using the same
US20140055444A1 (en) 2012-08-21 2014-02-27 Hwan Soo JANG Emission control driver and organic light emitting display device having the same
US20150348646A1 (en) * 2014-05-27 2015-12-03 Shanghai Tianma Micro-electronics Co., Ltd. Shift register and method of driving the same, and group of shift registers and method of driving the same
CN105761660A (zh) * 2016-05-16 2016-07-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101349780B1 (ko) * 2007-06-20 2014-01-15 엘지디스플레이 주식회사 액정표시장치의 공통전압 구동회로
CN103021318B (zh) * 2012-12-14 2016-02-17 京东方科技集团股份有限公司 移位寄存器及其工作方法、栅极驱动装置、显示装置
KR102218386B1 (ko) * 2014-12-30 2021-02-22 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 액정표시장치
US9424782B2 (en) * 2014-12-31 2016-08-23 Lg Display Co., Ltd. Organic light emitting display
KR102199490B1 (ko) * 2015-08-10 2021-01-07 삼성디스플레이 주식회사 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
CN105047124B (zh) * 2015-09-18 2017-11-17 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN107025872B (zh) * 2016-01-29 2020-06-02 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN105513525B (zh) * 2016-02-02 2018-03-27 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路及显示装置
US11482176B2 (en) * 2016-02-29 2022-10-25 Samsung Display Co., Ltd. Display device
KR102428239B1 (ko) * 2016-04-05 2022-08-01 엘지디스플레이 주식회사 게이트구동부 및 이를 포함하는 표시장치
KR102477486B1 (ko) * 2016-04-19 2022-12-14 삼성디스플레이 주식회사 발광 제어 구동 장치 및 이를 포함하는 표시 장치
KR102463953B1 (ko) * 2016-05-25 2022-11-08 삼성디스플레이 주식회사 발광 제어 구동부 및 이를 포함하는 표시 장치
KR102511947B1 (ko) * 2016-06-17 2023-03-21 삼성디스플레이 주식회사 스테이지 및 이를 이용한 유기전계발광 표시장치
KR20180057101A (ko) * 2016-11-21 2018-05-30 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시패널
CN106652964B (zh) * 2017-03-10 2019-11-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107103870A (zh) * 2017-06-27 2017-08-29 上海天马有机发光显示技术有限公司 移位寄存单元、其驱动方法及显示面板
CN109147635B (zh) * 2017-06-27 2021-04-16 上海天马有机发光显示技术有限公司 一种移位寄存器、其驱动方法及显示装置
KR102567324B1 (ko) * 2017-08-30 2023-08-16 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치
CN109427285B (zh) * 2017-08-31 2022-06-24 乐金显示有限公司 选通驱动电路和使用该选通驱动电路的电致发光显示器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120188290A1 (en) 2011-01-21 2012-07-26 Dong-Wook Park Driver and display device using the same
US20140055444A1 (en) 2012-08-21 2014-02-27 Hwan Soo JANG Emission control driver and organic light emitting display device having the same
US20150348646A1 (en) * 2014-05-27 2015-12-03 Shanghai Tianma Micro-electronics Co., Ltd. Shift register and method of driving the same, and group of shift registers and method of driving the same
CN105761660A (zh) * 2016-05-16 2016-07-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Also Published As

Publication number Publication date
CN109427297B (zh) 2021-09-21
US10748481B2 (en) 2020-08-18
CN109427297A (zh) 2019-03-05
KR20190023865A (ko) 2019-03-08
US20190066582A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
KR102567324B1 (ko) 게이트 드라이버와 이를 포함한 표시장치
EP3451321B1 (en) Electroluminescent display device and driving method thereof
KR102631976B1 (ko) 게이트 드라이버와 이를 포함한 표시장치
KR102526614B1 (ko) 게이트 드라이버와 이를 포함한 전계 발광 표시장치
US10078983B2 (en) Scan driver, display device, and method of driving display device
KR102484502B1 (ko) 게이트 드라이버와 이를 포함한 표시장치
US20170116926A1 (en) Scan driver, display device, and method of driving display device
KR102523066B1 (ko) 게이트 구동부 및 이를 포함한 전계발광 표시장치
KR102653575B1 (ko) 표시 장치
US10573246B2 (en) Gate driver with multiple stages and display device including the same
KR20200030422A (ko) 외부 보상용 게이트 드라이버와 이를 포함한 유기 발광 표시장치
KR20190045661A (ko) 게이트 드라이버와 이를 포함한 표시장치, 및 게이트 드라이버의 구동방법
KR20190070040A (ko) 게이트 드라이버와 이를 포함한 표시장치
KR102637295B1 (ko) 디스플레이용 인버터 회로와 이를 포함하는 쉬프트 레지스터 및 디스플레이 장치
KR20160070653A (ko) Oled 표시 장치
KR102418573B1 (ko) 게이트 드라이버와 이를 포함한 표시장치
KR20200030423A (ko) 외부 보상용 게이트 드라이버와 이를 포함한 유기 발광 표시장치
KR102652818B1 (ko) 외부 보상용 게이트 드라이버와 이를 포함한 유기 발광 표시장치
KR102579251B1 (ko) 게이트 드라이버와 이를 포함한 표시장치 및 그 구동방법
KR102567327B1 (ko) 전계발광 표시장치
KR20190064265A (ko) 전계발광 표시장치
KR102648992B1 (ko) 표시 장치
KR102633406B1 (ko) 표시장치
KR20230098997A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20220075738A (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant