CN109509443A - 栅极驱动电路及显示装置 - Google Patents

Abstract

本申请公开了栅极驱动电路及显示装置。栅极驱动电路包括级联的多个栅极驱动单元，分别包括：输入模块，与第一节点相连接，根据输入信号和第一时钟信号对第一节点进行充电；输出模块，与所述第一节点相连接，根据第二时钟信号产生本级栅极驱动信号，以及在输出端提供所述本级栅极驱动信号；第一下拉模块，与所述第一节点相连接，在下拉信号的控制下将所述第一节点下拉至低电平；第二下拉模块，与所述第一节点和输出端相连接，在所述第二时钟信号的控制下，将所述第一节点和本级栅极驱动信号维持于低电平信号；以及复位模块，与所述第二下拉模块连接于第二节点，用于根据复位信号将所述第二节点下拉至所述低电平信号，提高电路稳定性。

Description

栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，更具体地涉及栅极驱动电路及显示装置。

背景技术

液晶显示装置是利用液晶分子的排列方向在电场的作用下发生变化的现象改变光源透光率的显示装置。由于具有显示质量好、体积小和功耗低的优点，液晶显示装置已经广泛地应用于诸如手机的移动终端和诸如平板电视的大尺寸显示面板中。现有市场上的液晶显示器大部分为投射式液晶显示器，其包括液晶面板及背光模组(backlight module)。液晶面板的工作原理是在两片平行的玻璃基板中间放置液晶分子，并在两片玻璃基板上施加驱动电压来控制液晶分子的旋转方向，对背光模组的发光进行调制产生画面。

图1示出现有技术的栅极驱动单元的示意性电路图。如图1所示，现有技术的栅极驱动单元100包括输入模块110、输出模块120、第一下拉模块130以及第二下拉模块140。

输入模块110包括开关管T1，开关管T1的控制端接收前级栅极驱动信号Gn-4，第一通路端接收第一时钟信号CLK1，第二通路端与第一节点Q1相连。

输出模块120包括开关管T2和电容C1，开关管T2的控制端与第一节点Q1相连，第一通路端接收第二时钟信号CLK2，第二通路端连接至输出端，用于输出本级栅极驱动信号Gn。电容C1连接在开关管T2的控制端和第二通路端之间。

第一下拉模块130包括开关管T3，开关管T3的控制端接收后级栅极驱动信号Gn+4，第一通路端与第一节点Q1相连，第二通路端接收第三时钟信号CLK3。

第二下拉模块140包括开关管T4至T7和电容C2，开关管T4的控制端连接至第二节点Q2，第一通路端连接至第一节点Q1，第二通路端接收低电平信号VGL。开关管T5的控制端接收第四时钟信号CLK4，第一通路端与本级栅极驱动信号Gn的输出端相连，第二通路端接收低电平信号VGL。开关管T7的控制端连接至第二节点Q2，第一通路端与本级栅极驱动信号Gn的输出端相连，第二通路端接收低电平信号VGL。开关管T6的控制端连接至第一节点Q1，第一通路端连接至第二节点Q2，第二通路端接收低电平信号VGL。电容C2的第一端与第二时钟信号CLK2接收端相连，第二端与第二节点Q2相连。

随着用户对屏幕显示需求的多样化，对显示面板的外形有了更高的要求。

现有出现的异形显示面板，比如对于带R角、槽口和切口等异形显示装置。在切口处每行像素单元个数和非切口数每行像素单元个数不同，因此不同行像素单元连接的扫描线上的负载(电阻电容负载)不同。显示面板上的每组栅极驱动单元通过扫描线控制一行像素单元，在切口处，每组栅极驱动单元控制较少的像素单元，负载较小；而在非切口处，每组栅极驱动单元控制较多的像素单元，负载较大。

发明人将现有技术的栅极驱动单元用于上述的异形显示面板时发现：因为现有技术的电路稳定性比较差，因此当扫描线上的扫描信号向显示区的像素单元传递时，对应每一行像素单元的驱动信号延迟存在差异，造成显示异常。例如由于驱动信号延迟存在差异，异形显示区的像素单元的充电时长和非异形显示区像素单元的充电时长不一致，会导致显示不均。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种栅极驱动电路及显示装置，可提高栅极驱动电路的稳定性，提高显示装置的显示效果。

根据本发明的一方面，提供一种栅极驱动电路，包括级联的多个栅极驱动单元，其特征在于，所述多个栅极驱动单元分别包括：输入模块，与第一节点相连接，根据输入信号和第一时钟信号对第一节点进行充电；输出模块，与所述第一节点相连接，根据第二时钟信号产生本级栅极驱动信号，以及在输出端提供所述本级栅极驱动信号；第一下拉模块，与所述第一节点相连接，在下拉信号的控制下将所述第一节点下拉至低电平；第二下拉模块，与所述第一节点和输出端相连接，在所述第二时钟信号的控制下，将所述第一节点和本级栅极驱动信号维持于低电平信号；以及复位模块，与所述第二下拉模块连接于第二节点，用于根据复位信号将所述第二节点下拉至所述低电平信号。

优选地，所述栅极驱动单元还包括：第三下拉模块，接收第四时钟信号，用于根据第四时钟信号将所述本级栅极信号维持于低电平信号。

优选地，所述输入模块包括：第一开关管，控制端接收所述输入信号，第一通路端接收所述第一时钟信号，第二通路端与所述第一节点连接。

优选地，所述输出模块包括：第二开关管，控制端与所述第一节点连接，第一通路端用于接收所述第二时钟信号，第二通路端用于产生本级栅极驱动信号；第一电容，连接于所述第二开关管的控制端与第二通路端之间。

优选地，所述第一下拉模块包括：第三开关管，控制端接收所述下拉信号，第一通路端与所述第一节点连接，第二通路端接收第三时钟信号。

优选地，所述第二下拉模块包括：第五开关管，控制端连接至所述第二节点，第一通路端与所述第一节点连接，第二通路端接收所述低电平信号；第六开关管，控制端连接至所述第一节点，第一通路端连接至所述第二节点，第二通路端接收所述低电平信号；第七开关管，控制端连接至所述第二节点，第一通路端连接至所述输出端，第二通路端接收所述低电平信号；以及第八开关管，控制端和接收所述第二时钟信号，第一通路端接收直流信号，第二通路端连接至所述第二节点。

优选地，所述复位模块包括：第四开关管，控制端用于接收所述复位信号，第一通路端与所述第二节点连接，第二通路端用于接收所述低电平信号。

优选地，所述第三下拉模块包括：第九开关管，控制端接收所述第四时钟信号，第一通路端与所述输出端连接，第二通路端接收所述低电平信号。

根据本发明的另一方面提供—种显示装置，其特征在于，包括：上述的栅极驱动电路，用于提供多个栅极驱动信号；数据驱动电路，用于提供多个灰阶数据；以及显示面板，所述显示面板包括排列成阵列的多个像素单元以及多条栅极线和多条数据线，其中，所述显示面板经由所述多条栅极线接收所述多个栅极驱动信号，从而按行选择所述多个像素单元，以及经由所述多条数据线按列接收所述多个灰阶数据，从而提供给选定的像素单元以实现图像显示。

优选地，所述显示面板包括异形区域和非异形区域，所述异形区域的所述像素单元数量小于所述非异形区域的所述像素单元数量。

本发明提供的栅极驱动电路和显示装置，栅极驱动单元包括复位模块，复位模块根据复位信号将低电平信号提供至第二节点，将第二节点的电位维持在低电平状态。提高了第二节点的电压稳定性，进而提高电路的稳定性，使得栅极驱动单元对环境温度和不同时间延迟的适应能力增强，用于异形显示装置时的适应性更强，显示效果更好。

在优选地实施例中，栅极驱动单元的第二下拉模块采用直流信号作为输入源，有利于降低输出噪声，同时可以在模拟范围与实际范围出现偏差时，通过调节直流信号的电压来改变电路的模拟范围，进一步提高电路性能和稳定性。同样地，采用上述栅极驱动单元的显示装置的功耗也能被有效地降低。

在优选地实施例中，复位模块根据复位信号将第二节点的电位拉低，从而在复位阶段连接在第二节点的第五开关管和第七开关管关闭，可降低薄膜晶体管的老化速度，提高第五开关管和第七开关管的使用寿命。

在优选地实施例中，栅极驱动单元还包括第三下拉模块，根据时钟信号维持栅极驱动单元的本级栅极驱动信号输出端的低电平状态，可进一步提高栅极驱动电路的稳定性。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出根据现有技术的栅极驱动单元的示意性电路图。

图2示出根据本发明实施例的一种异形显示装置的结构示意图。

图3示出根据本发明实施例的栅极驱动单元的示意性框图。

图4示出根据本发明实施例的栅极驱动单元的示意性电路图。

图5示出根据本发明实施例的栅极驱动单元的工作时序图。

图6示出根据本发明另一实施例的栅极驱动单元的示意性电路图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

图2示出根据本发明实施例的一种异形显示装置的结构示意图。如图2所示，异形显示装置200包括显示面板210和栅极驱动电路220，显示面板210包括多条扫描线214和多条数据线213，多条扫描线214沿第一方向X延伸并沿第二方向Y排列，多条数据线213沿第二方向Y延伸并沿第一方向X排列。其中，第一方向X和第二方向Y相互交叉，例如第一方向X和第二方向Y相互垂直。显示面板210上还包括排列成阵列的多个像素单元，每个像素单元包含像素电极以及用于导通或关断该像素电极的晶体管，所述晶体管例如为薄膜晶体管(thin-film transistor，TFT)。多个像素单元由多条扫描线214和多条数据线213的交叉而成。

显示面板210包括异形区域211和非异形区域212，异形区域211的像素单元数量小于非异形区域212的像素单元数量。

根据本发明实施例的栅极驱动电路例如是集成栅极驱动电路(Gate Driver inArray，简写为GIA)，包括依次级联的n个栅极驱动单元300。该n个栅极驱动单元分别与显示面板210上的多条扫描线214对应相连。经由扫描线214按行选择显示面板210上的像素单元。经由数据线213按列由源极驱动电路提供相应的灰阶信号以实现图像显示。

其中，栅极驱动电路220包括第一区域221和第二区域222，第一区域221的栅极驱动单元300与异形区域211的像素单元对应；第二区域222的栅极驱动单元300与非异形区域212的像素单元对应。

图3示出根据本发明实施例的栅极驱动单元的示意性框图，如图3所示，栅极驱动单元300包括输入模块310、输出模块320、第一下拉模块330、复位模块340、第二下拉模块350以及第三下拉模块360。

其中，输入模块310用于接收输入信号和第一时钟信号CLK1，输出端与第一节点Q1连接，用于根据输入信号和第一时钟信号CLK1对第一节点Q1进行预充电。

输出模块320与第一节点Q1连接以根据第一节点Q1的控制电压将接收到的第二时钟信号CLK2输出为本级栅极驱动信号Gi。

第一下拉模块330接收下拉信号和第三时钟信号CLK3，用于根据接收到的下拉信号和第三时钟信号CLK3拉低第一节点Q1的电位。

第二下拉模块350用于接收第二时钟信号CLK2和低电平信号VGL，根据第二时钟信号CLK2将直流信号DC提供至第二节点(图3中未示出)，以维持第一节点Q1和本级栅极驱动信号输出端的低电平电位。

第三下拉模块360用于接收第四时钟信号CLK4和低电平信号VGL，用于根据第四时钟信号CLK4将低电平信号VGL提供至本级栅极驱动信号输出端以维持本级栅极驱动信号输出端的低电平电位。

复位模块340与第二下拉模块350连接于第二节点(图3中未示出)，用于根据复位信号Reset将低电平信号VGL提供至第二节点，将第二节点的电位拉低为低电平信号。

其中，对于第一级至第四级栅极驱动单元，输入信号为外部提供的启动信号，下拉信号为后级栅极驱动单元提供的本级栅极驱动信号Gi+4。

对于第四级至第n-4级栅极驱动单元，输入信号为前级栅极驱动单元提供的本级栅极驱动信号Gi-4，下拉信号为后级栅极驱动单元提供的本级栅极驱动信号Gi+4。

对于第n-4级至第n级栅极驱动单元，输入信号为前级栅极驱动单元提供的本级栅极驱动信号Gi-4，下拉信号为外部提供的启动信号。

图4示出根据本发明实施例的栅极驱动单元的电路示意图。如图4所示，输入模块310包括第一开关管T1，第一开关管T1的控制端接收输入信号，第一通路端接收第一时钟信号CLK1，第二通路端与第一节点Q1连接。

输出模块320包括第二开关管T2和第一电容C1，第二开关管T2的控制端与第一节点Q1连接，第一通路端接收第二时钟信号CLK2，第二通路端与输出端连接以输出本级栅极驱动信号Gi，第一电容C1连接于第二开关管T2的控制端和第二通路端之间。

第一下拉模块330包括第三开关管T3，第三开关管T3的控制端接收下拉信号，第一通路端与第一节点Q1连接，第二通路端接收第三时钟信号CLK3。用于根据下拉信号将第三时钟信号CLK3提供至第一节点Q1，将第一节点Q1的电位拉低。应当注意，第一下拉模块330的结构不仅限于上述的结构，也可以是其他的多个开关管组合的结构，本领域的技术人员可以根据具体情况进行选择。

复位模块340包括第四开关管T4，第四开关管T4的控制端接收复位信号Reset，第一通路端与第二下拉模块350连接与第二节点Q2，第二通路端与低电平信号输入端连接以接收低电平信号VGL。

第二下拉模块350包括第五至第八开关管T5-T8，第八开关管T8的控制端接收第二时钟信号CLK2，第一通路端接收直流信号DC，第二通路端与第二节点Q2连接。第六开关管T6的控制端与第一节点Q1连接，第一通路端与第二节点Q2连接，第二通路端与低电平信号输入端连接以接收低电平信号VGL。第五开关管T5的第一通路端与第一节点Q1连接，控制端与第六开关管T6的第一通路端和第八开关管T8的第二通路端相连于第二节点Q2，第二通路端与低电平信号输入端连接以接收低电平信号VGL。第七开关管T7的控制端与第六开关管T6的第一通路端和第八开关管T8的第二通路端相连于第二节点Q2，第一通路端与本级栅极驱动信号输出连接，第二通路端与低电平信号输入端连接。

第三下拉模块360包括第九开关管T9，第九开关管T9的控制端接收第四时钟信号CLK4，第一通路端与本级栅极驱动信号输出端连接，第二通路端与低电平信号输入端连接以接收低电平信号VGL。

本发明实施例提供的栅极驱动单元，包括复位模块340，复位模块340根据复位信号Reset将低电平信号VGL提供至第二节点Q2，将第二节点Q2的电位维持在低电平状态，提高第二节点Q2的电压稳定性，使得电路稳定性增强。

同时因为本发明的栅极驱动单元的高低温范围增大，同时对于不同时间延迟的适应性增强。因此采用本发明的栅极驱动单元的栅极驱动电路用于异形显示面板时的适应性更强，显示装置的显示效果更好。

在优选地实施例中，复位模块340根据复位信号Reset将第二节点Q2的电位拉低，从而使的在复位阶段连接在第二节点Q2的第五开关管T5和第七开关管T7关闭，可降低薄膜晶体管的老化速度，提高第五开关管T5和第七开关管T7的使用寿命。

在优选地实施例中，第二下拉模块350根据第二时钟信号CLK2将直流信号DC提供至第二节点Q2，对第二节点Q2进行充电。因采用直流信号DC对第二节点Q2进行充电，可以在模拟范围与实际范围出现偏差时，通过调节直流信号DC的电压改变电路的模拟范围，进一步提高电路性能和稳定性。

图5示出根据本发明实施例的栅极驱动单元的工作时序图。以下参照图4和图5，对本发明实施例的栅极驱动单元的工作原理进行详细说明。

在第一阶段t1，当前级栅极驱动信号Gi-4由低电平变为高电平时，第一开关管T1导通，第一开关管T1将第一时钟信号CLK1的高电平提供给第一节点Q1，对第一节点Q1进行预充电，第一节点Q1的电位升高，导通第二开关管T2和第六开关管T6，第二时钟信号CLK2在此阶段为低电平，第二开关管T2将低电平的第二时钟信号CLK2提供至本级栅极驱动信号输出端，第六开关管T6将低电平信号VGL提供给第二节点Q2，将第二节点Q2的电位拉低为低电平，第五开关管T5和第七开关管T7关断。同时第四时钟信号CLK4由低电平变为高电平，导通第九开关管T9，第九开关管T9将低电平信号VGL提供至本级栅极驱动信号输出端，将本级栅极驱动信号Gi维持为低电平状态。

在第二阶段t2，前级栅极驱动信号Gi-4由高电平变为低电平，第一开关管T1关闭，第一节点Q1在第一阶段时被充电至高电平，第二开关管T2、第六开关管T6导通，第六开关管T6将低电平信号VGL提供给第二节点Q2，第二节点Q2继续低电平，使得第五开关管T5和第七开关管T7关闭，第二时钟信号CLK2由低电平升高为高电平，借由第一电容C1的自举作用，第一节点Q1的电位继续升高，第二开关管T2充分导通，高电平的第二时钟信号CLK2经由第二开关管T2输出本级栅极驱动信号Gi。

在第三阶段t3，当第二时钟信号CLK2变为低电平时，通过第二开关管T2将输出波形拉低为低电平，同时通过第一电容C1的耦合作用将第一节点Q1的电位拉低。

当后级栅极驱动信号Gi+4由低电平变为高电平时，第三开关管T3导通，第三开关管T3将第三时钟信号CLK3的低电平提供给第一节点Q1，将第一节点Q1的电位拉低为低电平，将第二开关管T2和第六开关管T6关断，第二节点Q2仍低电平，使得第五开关管T5和第七开关管T7关闭，第四时钟信号CLK4为低电平变为高电平，第九开关管T9导通，第九开关管T9将低电平信号VGL提供至本级栅极驱动信号输出端，将本级栅极驱动信号Gi维持为低电平状态。

在第四阶段t4，当第二时钟信号CLK2由低电平变为高电平时，第八开关管T8导通，将直流信号DC提供至第二节点Q2，将第二节点Q2的电位拉高为高电平，第二节点Q2导通第五开关管T5和第七开关管T7，第五开关管T5和第七开关管T7将低电平信号VGL提供给第一节点Q1和本级栅极驱动信号输出端，使得第一节点Q1和本级栅极驱动信号输出端的电位稳定为低电平。

在第五阶段t5，复位信号Reset由低电平变为高电平，导通第四开关管T4，第四开关管T4将低电平信号VGL提供至第二节点Q2，将第二节点Q2的电位拉低为低电平，关断第五开关管T5和第七开关管T7，电路被复位。

在上述实施例中，以双向扫描的栅极驱动电路为例进行说明，根据本发明另一实施例，提供一种单向扫描的栅极驱动电路。如图6所示，栅极驱动单元400包括输入模块410、输出模块420、第一下拉模块430、第二下拉模块450、第三下拉模块460以及复位模块440。其中，第一下拉模块430包括第三开关管T3，第三开关管T3的控制端接收第三时钟信号CLK3，第一通路端与第一节点Q1连接，第二通路端与低电平信号输入端连接以接收低电平信号VGL。

此外，输入模块410、输出模块420、第二下拉模块450、第三下拉模块460以及复位模块440的结构和工作原理与图4示出的相同，在此不再赘述。

需要说明的是，在本发明中提及的第一至第九开关管T1-T9均为N型薄膜晶体管，同时本发明电路中的晶体管不限于N型，且各个晶体管的第一通路端与第二通路端可以互换(即漏极和源极可以互换)，但是本发明的实现不限于此。

根据本发明的另一方面提供一种显示装置，包括异形显示面板和上述的栅极驱动电路。

综上所述，栅极驱动单元的第二下拉模块采用直流信号作为输入源，有利于降低输出噪声，同时可以在模拟范围与实际范围出现偏差时，通过调节直流信号的电压来改变电路的模拟范围，进一步提高电路性能和稳定性。同样地，采用上述栅极驱动单元的显示装置的功耗也能被有效地降低。

在优选地实施例中，本发明提供的栅极驱动电路和显示装置，栅极驱动单元包括复位模块，复位模块根据复位信号将低电平信号提供至第二节点，将第二节点的电位维持在低电平状态。提高了第二节点的电压稳定性，提高电路的稳定性，使得栅极驱动单元对环境温度和不同时间延迟的适应能力增强，用于异形显示装置时的适应性更强，显示装置的显示效果更好。

在优选地实施例中，复位模块根据复位信号将第二节点的电位拉低，从而在复位阶段连接在第二节点的第五开关管和第七开关管关闭，可降低薄膜晶体管的老化速度，提高第五开关管和第七开关管的使用寿命。

在优选地实施例中，栅极驱动单元还包括第三下拉模块，根据时钟信号维持栅极驱动单元的本级栅极驱动信号输出端的低电平状态，可进一步提高栅极驱动电路的稳定性。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。

Claims (10)

1.一种栅极驱动电路，包括级联的多个栅极驱动单元，其特征在于，所述多个栅极驱动单元分别包括：

输入模块，与第一节点相连接，根据输入信号和第一时钟信号对第一节点进行充电；

输出模块，与所述第一节点相连接，根据第二时钟信号产生本级栅极驱动信号，以及在输出端提供所述本级栅极驱动信号；

第一下拉模块，与所述第一节点相连接，用于在下拉信号的控制下将第三时钟信号提供至所述第一节点；

第二下拉模块，与所述第一节点和所述输出端相连接，在所述第一节点和所述第二时钟信号的控制下，所述第二下拉模块实现所述本级栅极驱动信号维持于低电平信号；以及

复位模块，与所述第二下拉模块连接于第二节点，用于根据复位信号将所述第二节点下拉至所述低电平信号。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动单元还包括：

第三下拉模块，接收第四时钟信号，用于根据第四时钟信号将所述本级栅极信号维持于低电平信号。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述输入模块包括：

第一开关管，控制端接收所述输入信号，第一通路端接收所述第一时钟信号，第二通路端与所述第一节点连接。

4.根据权利要求1所述的栅极驱动电路，其特征在于，所述输出模块包括：

第二开关管，控制端与所述第一节点连接，第一通路端用于接收所述第二时钟信号，第二通路端用于产生本级栅极驱动信号；

第一电容，连接于所述第二开关管的控制端与第二通路端之间。

5.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一下拉模块包括：

第三开关管，控制端接收所述下拉信号，第一通路端与所述第一节点连接，第二通路端接收第三时钟信号。

6.根据权利要求1所述的栅极驱动电路，其特征在于，所述第二下拉模块包括：

第五开关管，控制端连接至所述第二节点，第一通路端与所述第一节点连接，第二通路端接收所述低电平信号；

第六开关管，控制端连接至所述第一节点，第一通路端连接至所述第二节点，第二通路端接收所述低电平信号；

第七开关管，控制端连接至所述第二节点，第一通路端连接至所述输出端，第二通路端接收所述低电平信号；以及

第八开关管，控制端和接收所述第二时钟信号，第一通路端接收直流信号，第二通路端连接至所述第二节点。

7.根据权利要求1所述的栅极驱动电路，其特征在于，所述复位模块包括：

第四开关管，控制端用于接收所述复位信号，第一通路端与所述第二节点连接，第二通路端用于接收所述低电平信号。

8.根据权利要求2所述的栅极驱动电路，其特征在于，所述第三下拉模块包括：

第九开关管，控制端接收所述第四时钟信号，第一通路端与所述输出端连接，第二通路端接收所述低电平信号。

9.一种显示装置，其特征在于，包括：

根据权利要求1至8中任一项所述的栅极驱动电路，用于提供多个栅极驱动信号；

数据驱动电路，用于提供多个灰阶数据；以及

显示面板，所述显示面板包括排列成阵列的多个像素单元以及多条栅极线和多条数据线，

其中，所述显示面板经由所述多条栅极线接收所述多个栅极驱动信号，从而按行选择所述多个像素单元，以及经由所述多条数据线按列接收所述多个灰阶数据，从而提供给选定的像素单元以实现图像显示。

10.根据权利要求9所述的显示装置，其特征在于，所述显示面板包括异形区域和非异形区域，所述异形区域的所述像素单元数量小于所述非异形区域的所述像素单元数量。