CN105741739B - 栅极驱动电路及显示装置 - Google Patents

Abstract

本发明涉及一种栅极驱动电路及显示装置，其中的栅极驱动电路包括用于在时钟信号的驱动下逐级输出栅极驱动信号的若干级移位寄存器单元，所述移位寄存器单元具有第一节点；所述移位寄存器单元包括用于在与输出所述栅极驱动信号的时间相对应的预定时间内将所述第一节点处保持为有效电平的锁存模块；所述若干级移位寄存器单元中的至少两级各自在第一节点处连接一个触摸扫描单元；所述触摸扫描单元连接触控使能端，用于在所连接的第一节点处为有效电平且触控使能端处为有效电平时输出触摸扫描信号。上述显示装置基于上述栅极驱动电路实现。本发明可以简化电路，从而减少信号引线，有利于实现显示装置的窄边框设计。

Description

栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种栅极驱动电路及显示装置。

背景技术

现有技术中，触摸显示装置的栅极驱动电路中通常会分别设置用于显示扫描的多级移位寄存器单元和用于触摸扫描的多级移位寄存器单元，以分别为像素单元和触控单元提供行向扫描信号。由此，栅极驱动电路中不仅需要分别为显示扫描和触控扫描设置单独的电路结构，还要分别设置各类输入输出信号的连接线，导致栅极驱动电路布局困难、制约边框宽度的窄化。

发明内容

针对现有技术中的缺陷，本发明提供一种栅极驱动电路及显示装置，可以减小触摸显示装置内栅极驱动电路的布局空间。

第一方面，本发明提供了一种栅极驱动电路，包括用于在时钟信号的驱动下逐级输出栅极驱动信号的若干级移位寄存器单元，

所述移位寄存器单元具有第一节点；所述移位寄存器单元包括用于在与输出所述栅极驱动信号的时间相对应的预定时间内将所述第一节点处保持为有效电平的锁存模块；

所述若干级移位寄存器单元中的至少两级各自在第一节点处连接一个触摸扫描单元；所述触摸扫描单元连接触控使能端，用于在所连接的第一节点处为有效电平且触控使能端处为有效电平时输出触摸扫描信号。

可选地，所述触摸扫描单元包括模式转换模块和触摸驱动模块；其中，

所述模式转换模块分别与所述第一节点、第二节点以及所述触控使能端相连接，用于在所述触控使能端处为有效电平时导通所述第一节点与所述第二节点；

所述触摸驱动模块与所述第二节点相连接，用于在所述第二节点处为有效电平时输出所述触摸扫描信号。

可选地，所述模式转换模块包括第一传输门、第一非门和第一晶体管；其中，

所述第一传输门的输入端连接所述第一节点，第一控制端连接所述触控使能端以及所述第一非门的输入端，第二控制端连接所述第一非门的输出端，输出端连接所述第二节点；

所述第一晶体管的栅极连接所述第一非门的输出端，源极和漏极中的一个连接所述第二节点的无效电平，另一个连接所述第二节点。

可选地，所述触摸驱动模块包括第二非门、第三非门、第二传输门和第三传输门；其中，

所述第二传输门的第一控制端和所述第三传输门的第二控制端均连接所述第二节点，所述第二传输门的输出端和所述第三传输门的输出端均连接所述触摸扫描单元的输出端，所述第二传输门的输入端连接触控扫描脉冲输入端，所述第二传输门的第二控制端连接所述第二非门的输出端；

所述第三传输门的输入端连接公共电压线，第一控制端连接所述第三非门的输出端；

所述第二非门的输入端连接所述第二节点；

所述第三非门的输入端连接所述第二节点。

可选地，所述移位寄存器单元包括锁存模块和输出模块；其中，

所述输出模块分别与所述时钟信号、所述移位寄存器单元的输入端以及所述移位寄存器单元的输出端相连接，用于在所述移位寄存器单元的输入端处为有效电平且所述时钟信号为第一电平时在所述移位寄存器单元的输出端处输出所述栅极驱动信号；

所述锁存模块分别与所述移位寄存器单元的输入端、所述时钟信号以及所述第一节点相连接，用于在所述时钟信号为第一电平时将所述第一节点处置为与所述移位寄存器单元的输入端处相同的电平，在所述时钟信号为第二电平时将所述第一节点处的电平保持。

可选地，所述输出模块包括与非门和第四非门；

所述与非门的第一输入端与所述移位寄存器单元的输入端相连接，第二输入端与所述时钟信号相连接，输出端与所述第四非门的输入端相连接；

所述第四非门的输出端与所述移位寄存器单元的输出端相连接。

可选地，所述锁存模块包括第五非门、第六非门和第七非门；

所述第五非门的输入端与所述移位寄存器单元的输入端相连接，第二控制端与反向后的所述时钟信号相连接，第一控制端与所述时钟信号相连接，输出端与所述第六非门的输出端相连接；

所述第六非门的输入端与所述第一节点相连接，第二控制端与所述时钟信号相连接，第一控制端与反向后的所述时钟信号相连接；

所述第七非门的输入端与所述第六非门的输出端相连接，输出端与所述第一节点相连接。

可选地，所述锁存模块还包括第八非门，所述第八非门的输入端与所述时钟信号相连接；所述第五非门和所述第六非门所连接的反向后的所述时钟信号由所述第八非门的输出端处提供。

可选地，在所述移位寄存器单元的输入端与所述输出模块之间，以及所述移位寄存器单元的输入端与所述锁存模块之间，所述移位寄存器单元还包括输入模块；所述输入模块分别连接正向扫描信号、反向扫描信号以及所述移位寄存器单元的输入端中的第一输入端和第二输入端；所述输入模块用于在所述正向扫描信号和所述反向扫描信号的控制下将所述第一输入端和所述第二输入端中的一个连接至所述输出模块和所述锁存模块。

可选地，所述输入模块包括第四传输门与第五传输门；其中，

所述第四传输门的输入端与所述移位寄存器单元的第一输入端相连接，第一控制端与所述正向扫描信号相连接，第二控制端与所述反向扫描信号相连接，输出端与所述输出模块和所述锁存模块相连接；

所述第五传输门的输入端与所述移位寄存器单元的第二输入端相连接，第一控制端与所述反向扫描信号相连接，第二控制端与所述正向扫描信号相连接，输出端与所述输出模块和所述锁存模块相连接。

可选地，所述移位寄存器单元还包括输入模块和复位模块；其中，

所述输入模块分别连接所述移位寄存器单元的第一输入端以及所述第一节点，用于在所述移位寄存器单元的第一输入端为有效电平时将所述第一节点处置为有效电平；

所述锁存模块分别连接所述时钟信号、所述移位寄存器单元的输出端以及所述第一节点；所述锁存模块还用于在所述时钟信号为第一电平且所述第一节点为有效电平时在所述位寄存器单元的输出端处输出所述栅极驱动信号；

所述复位模块分别连接所述移位寄存器单元的第二输入端、所述第一节点以及所述移位寄存器单元的输出端，用于在移位寄存器单元的第二输入端处为有效电平时将所述第一节点处与所述移位寄存器单元的输出端处置为无效电平。

可选地，所述输入模块包括第二晶体管，所述第二晶体管的栅极连接所述第一输入端，源极和漏极的一个连接所述第一输入端，另一个连接所述第一节点；

所述锁存模块包括第三晶体管和第一电容，所述第三晶体管的栅极连接所述第一节点，源极和漏极的一个连接所述时钟信号，另一个连接所述移位寄存器单元的输出端；所述第一电容的一极连接所述第一节点，另一极连接所述移位寄存器单元的输出端；

所述复位模块包括第四晶体管和第五晶体管，所述第四晶体管的栅极连接所述第二输入端，源极和漏极中的一个连接所述第一节点，另一个连接所述第一节点的无效电平；所述第五晶体管的栅极连接所述第二输入端，源极和漏极中的一个连接所述移位寄存器单元的输出端，另一个连接所述栅极驱动信号的无效电平。

第二方面，本发明还提供了一种显示装置，包括上述任意一种的栅极驱动电路。

由上述技术方案可知，本发明基于移位寄存器单元内部的第一节点和锁存模块，以及触摸扫描单元的设置，使得触摸扫描单元可以利用被锁存的第一节点处的电位输出触摸扫描信号，即触摸扫描单元可以代替额外的多级移位寄存器单元来实现触摸扫描信号的输出，因而可以省去相应电路结构及连接线的设置。因此，本发明可以减小触摸显示装置内栅极驱动电路的布局空间。与现有技术相比，本发明可以节省栅极驱动电路的生产成本、缩小栅极驱动电路所占的边框宽度，有助于产品的轻薄化和产品成本的降低。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中提供的一种栅极驱动电路的结构框图；

图2是本发明一实施例中提供的一种栅极驱动电路的结构框图；

图3是图1所示的栅极驱动电路的具体电路图；

图4是本发明另一实施例中提供的一种栅极驱动电路结构框图；

图5是图4所示的栅极驱动电路的具体电路图；

图6是本发明实施例图3与图5所示的栅极驱动电路的电路时序图；

图7是图1所示移位寄存器单元的结构框图；

图8是图7所示移位寄存器单元的具体电路图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明一实施例中提供的一种栅极驱动电路的结构框图。参见图1，该栅极驱动电路包括用于在来自第一时钟信号输入端CK和第二时钟信号输入端CKB的时钟信号的驱动下逐级输出栅极驱动信号的若干级移位寄存器单元1(如图1示出的第N-2、N-1、N和N+1级的移位寄存器单元及其用于逐级输出栅极驱动信号的输出端Gate_N-2、Gate_N-1、Gate_N和Gate_N+1)，其中：

所述移位寄存器单元1具有第一节点P1，所述移位寄存器单元1包括用于在与输出所述栅极驱动信号的时间相对应的预定时间内将第一节点P1处保持为有效电平的锁存模块(未在图1中示出)；

所述若干级移位寄存器单元1中的至少两级各自在所述第一节点P1处连接一个触摸扫描单元2(图1中仅以连接第N-1级移位寄存器单元的一个触摸扫描单元2作为示例)；所述触摸扫描单元2连接触控使能端EN，用于在所述第一节点P1处为有效电平且触控使能端EN处为有效电平时在输出端OUT处输出触摸扫描信号。

需要说明的是，来自第一时钟信号输入端CK和第二时钟信号输入端CKB的时钟信号可以具体为相位相反、占空比均为50％的两个方波信号；而在本发明的其他实施例中，视移位寄存器单元工作方式的不同，时钟信号还可以是一个或者多于两个的信号，波形和占空比也可以具有相应的形式，本发明对此不做限制。

另外，在显示过程中本发明实施例的第一时钟信号输入端CK处与第二时钟信号输入端CKB处所输入时钟信号的相位相反。即第一时钟信号输入端CK处为第一电平(高电平)时，第二时钟信号输入端CKB处为第二电平(低电平)；当第一时钟信号输入端CK处为低电平时，第二时钟信号输入端CKB处为高电平。在触摸过程中，第一时钟信号输入端CK处与第二时钟信号输入端CKB处都为低电平。

还需要说明的是，本文中的“有效电平”和“无效电平”分别指的是某一电路节点位置处两种互不交叉的电位高度范围，例如可以分别为高电平和低电平中的一个，本发明对此不做限制。其中，“高电平”和“低电平”分别指的是由电位高度范围代表的两种逻辑状态，本领域技术人员可以根据应用需求进行具体设置，在此不再赘述。

上述栅极驱动电路中移位寄存器单元连接第二时钟信号输入端CKB，与其相邻的移位寄存器单元连接第一时钟信号输入端CK，例如，奇数位置的移位寄存器单元的时钟信号端CKN连接第一时钟信号，偶数位置的移位寄存器单元的时钟信号端CKN连接第二时钟信号；或者奇数位置的移位寄存器单元的时钟信号端CKN连接第二时钟信号，偶数位置的移位寄存器单元的时钟信号端CKN连接第一时钟信号。输入不同的时钟信号后，移位寄存器单元的工作过程参见下文，在此不作详细介绍。

可以理解的是，用于在时钟信号的驱动下逐级输出栅极驱动信号的若干级移位寄存器单元所可以具有的具体电路结构是本领域技术人员所熟知的，但本发明实施例的移位寄存器单元在此基础之上还需要包括上述锁存模块，因此并不能与现有技术中的移位寄存器单元完全等同。另一方面，触摸扫描单元在具体应用需求下可以根据上述所要实现的功能由相应的电路或电路组合来实现，本发明对此不做限制。

还可以理解的是，对于同一级移位寄存器单元来说，第一节点处电位被锁存的时间段(即上述与输出所述栅极驱动信号的时间相对应的预定时间)与输出栅极驱动信号的时间段存在关联，而具体关联的形式由移位寄存器单元所采用的具体电路结构有关。因此，上述预定时间具体指的是包含于本级移位寄存器单元的工作时间段(以输入信号的到来为始、以所有内部节点均回复到输出信号到来前的状态为止)的一段时间。作为一种具体的示例，在上述工作时间段依次包括输入阶段、输出阶段和复位阶段时，上述预定时间可以自输入阶段的开始至输出阶段的结束。

为了更清楚地说明上述各单元的结构与功能，下面对该栅极驱动电路的工作原理作一简述。本发明提供的栅极驱动电路工作过程包括显示过程和触摸过程，参见图1：

1、显示过程包括三个阶段：输入阶段、输出阶段和锁存阶段，这三个阶段中触控使能端EN始终为无效电平。

(1)输入阶段：移位寄存器单元1输入端处为有效电平，第一时钟信号输入端CK处为有效电平，此时移位寄存器单元1的输出端Gate_N处输出栅极驱动信号，第一节点P1处为有效电平。

(2)输出阶段：移位寄存器单元1输入端处为有效电平，第一时钟信号输入端CK处变为无效电平，此时移位寄存器单元1将第一节点P1处置为有效电平并保存。此时不输出栅极驱动信号。

(3)锁存阶段：移位寄存器单元1输入端处变为无效电平，第一时钟信号输入端CK处为有效电平，此时第一节点P1处变为无效电平，移位寄存器单元1保持第一节点P1处为有效电平。此时，移位寄存器单元1不输出栅极驱动信号。

需要说明的是，在触控使能端EN始终为无效电平时，由于触摸扫描单元2始终处于关闭状态，故无法接收第一节点P1处的有效电平，从而使得触摸扫描单元2只能输出恒定的无效电平。

2、触摸过程：此时触控使能端EN变为有效电平，移位寄存器单元1输入端处变为无效电平，第一时钟信号输入端CK处变为无效电平，此时移位寄存器单元1保持第一节点P1处为有效电平。触摸扫描单元2获取第一节点P1处的有效电平之后输出触摸扫描信号。

可以看出，本发明实施例基于移位寄存器单元内部的第一节点和锁存模块，以及触摸扫描单元的设置，使得触摸扫描单元可以利用被锁存的第一节点处的电位输出触摸扫描信号，即触摸扫描单元可以代替额外的多级移位寄存器单元来实现触摸扫描信号的输出，因而可以省去相应电路结构及连接线的设置。因此，本发明实施例可以减小触摸显示装置内栅极驱动电路的布局空间。与现有技术相比，本发明实施例可以节省栅极驱动电路的生产成本、缩小栅极驱动电路所占的边框宽度，有助于产品的轻薄化和产品成本的降低。

作为一种具体的示例，图2示出了本发明实施例提供的一种栅极驱动电路的电路结构框图，参见图2：

本发明实施例中，移位寄存器单元1包括锁存模块11和输出模块12。触摸扫描单元2包括模式转换模块21和触摸驱动模块22。

其中，输出模块12连接移位寄存器单元1输入端、第一时钟信号输入端以及移位寄存器单元1输出端，用于在移位寄存器单元1第一输入端Input_N-1处为有效电平以及第一时钟信号输入端CK处为有效电平时输出栅极驱动信号。

锁存模块11分别与移位寄存器单元1第一输入端Input_N-1、时钟信号输入端CKN以及第一节点P1连接，用于在时钟信号输入端CKN处为第一电平时将第一节点P1处置为与移位寄存器单元1的第一输入端Input_N-1处相同的电平，在时钟信号输入端CKN处为第二电平时将第一节点P1处的电平保持。

输出模块12分别与时钟信号输入端CKN、移位寄存器单元1的第一输入端Input_N-1以及移位寄存器单元的输出端Gate_N相连接，用于在移位寄存器单元1的第一输入端Input_N-1处为有效电平且时钟信号输入端CKN处为第一电平时在移位寄存器单元1的输出端Gate_N处输出栅极驱动信号

模式转换模块21分别与第一节点P1、第二节点P2以及触控使能端EN相连接，用于在触控使能端EN处为有效电平时导通第一节点P1与第二节点P2；

触摸驱动模块22与第二节点P2相连接，用于在第二节点P2处为有效电平时输出触摸扫描信号。

作为一种更具体的示例，图3是本发明一个实施例中一种栅极驱动电路的电路图，参见图3：

本发明实施例中，上述模式转换模块21包括第一传输门TG1、第一非门M1和第一晶体管T1；第一传输门TG1的输入端连接第一节点P1，第一控制端同时连接触控使能端EN以及第一非门M1的输入端，第二控制端连接第一非门M1的输出端，输出端连接第二节点P2；第一晶体管T1的栅极连接第一非门M1的输出端，源极和漏极中的一个连接第二节点P2的无效电平VGL，另一个连接第二节点P2。可以看出，当触控使能端EN处为无效电平时，第一传输门TG1截止，第一晶体管T1开启将第二节点P2处置为无效电平。当触控使能端EN处为有效电平时，第一传输门TG1开启，允许导通第一节点P1与第二节点P2。此时，由于第一非门M1的作用下，第一晶体管T1的栅极处为无效电平，从而第一晶体管T1关闭。

需要说明的是，图3所示的第一晶体管T1为N型晶体管(栅极为高电平时源极与漏极导通)，因此其栅极处的有效电平为高电平。而在本发明的其他实施例中，上述第一晶体管T1可以用P型晶体管(栅极为低电平时源极和漏极导通，而栅极处的有效电平为低电平)来代替，本发明对此不作限制。另外，晶体管源极与漏极的连接方式可以根据所选用的晶体管的类型确定，而在晶体管具有源极和漏极对称的结构时源极和漏极可以视为不作特别区分的两个电极，其是本领域技术人员所熟知的，在此不再赘述。

本发明实施例中，上述触摸驱动模块22包括第二非门M2、第三非门M3、第二传输门TG2和第三传输门TG3。第二传输门TG2的第一控制端和第三传输门TG3的第二控制端均连接所述第二节点P2，第二传输门TG2的输出端和第三传输门TG3的输出端均连接触摸扫描单元的输出端OUT，第二传输门TG2的输入端连接触控扫描脉冲输入端Tx，第二传输门TG2的第二控制端连接第二非门M2的输出端；第三传输门TG3的输入端连接公共电压线Vcom，第一控制端连接第三非门M3的输出端；第二非门M2的输入端连接第二节点P2；第三非门M3的输入端连接第二节点P2。

可以看出，当第二节点P2处为有效电平时，在第二非门M2的作用下，第二传输门TG2的第一控制端处为有效电平(即高电平)，第二控制端处为无效电平(即低电平)，此时第二传输门TG2开启，同理，第三传输门TG3关闭。此时触控扫描脉冲输入端Tx处的触摸扫描信号通过该第二传输门TG2并经由触摸扫描单元2的输出端OUT输出。当第二节点P2处为无效电平时，在第三非门M3的作用下，第三传输门TG3的第一控制端处为有效电平，第二控制端处为无效电平，此时第三传输门TG3开启，同理，第二传输门TG2关闭。此时公共电压线Vcom上的电平通过该第三传输门TG3输出。本发明实施例通过设置触摸驱动模块22可以在触摸过程输出触摸扫描信号，显示过程输出恒定的无效电平。

本发明实施例中，上述输出模块12包括与非门MG和第四非门M4。与非门MG的第一输入端与移位寄存器单元1的输入端Input_N-1相连接，与非门MG的第二输入端与时钟信号输入端CKN相连接，其输出端与第四非门M4的输入端相连接；第四非门M4的输出端与移位寄存器单元1的输出端Gate_N相连接。可以看出，当时钟信号输入端CKN处与移位寄存器单元1输入端处同时为有效电平时，输出端Gate_N才输出有效电平，其他情况下则输出无效电平。

本发明实施例中，上述锁存模块11包括第五非门M5、第六非门M6和第七非门M7。第五非门M5的输入端与移位寄存器单元1的输入端Input_N-1相连接，第二控制端与反向后的时钟信号相连接，第一控制端与时钟信号信号输入端CKN相连接，输出端与第六非门M6的输出端相连接。第六非门M6的输入端与第一节点P1相连接，第二控制端与时钟信号输入端CKN相连接，第一控制端与反向后的时钟信号相连接。第七非门M7的输入端与第六非门M6的输出端相连接，输出端与第一节点P1相连接。

可以看出，当时钟信号输入端CKN处为有效电平时，由于反相的作用，第五非门M5开启，第六非门M6关闭，移位寄存器单元1的第一输入端Input_N-1处输入的有效电平可以通过第五非门M5传输到第六非门M6的输出端，然后由第七非门M7进行锁存。当时钟信号输入端CKN处为无效电平时，第六非门M6开启，第五非门M5关闭，此时移位寄存器单元1的第一输入端Input_N-1处所输入的信号无法通过第五非门M5，由第七非门M7锁存的有效电平继续被锁存。本发明实施例中通过设置锁存模块11使输出模块12输出栅极驱动信号的时间相对应的预定时间内第一节点P1处保持为有效电平。

进一步地，如图3所示，本发明实施例中上述锁存模块11还包括第八非门M8。锁存模块11还包括第八非门M8。第八非门M8的输入端与时钟信号输入端CKN相连接；第五非门M5和第六非门M6所连接的反向后的时钟信号由第八非门M8的输出端处提供。

作为一种更具体的示例，图4是本发明另一个实施例中一种栅极驱动电路的电路图，参见图4：

在移位寄存器单元1的第一输入端Input_N-1与输出模块12之间，以及移位寄存器单元1的第一输入端Input_N-1与锁存模块11之间，该移位寄存器单元1还包括输入模块13；输入模块13分别连接正向扫描信号、反向扫描信号以及移位寄存器单元1的第一输入端Input_N-1中的第一输入端Input_N-1和第二输入端Input_N+1；输入模块13用于在正向扫描信号CN和反向扫描信号CNB的控制下将第一输入端Input_N-1和第二输入端Input_N+1中的一个连接至输出模块12和锁存模块11。

如图5所示，上述输入模块13包括第四传输门TG4与第五传输门TG5。

第四传输门TG4的输入端与移位寄存器单元1的第一输入端Input_N-1相连接(该第一输入端Input_N-1处的信号来自上一级栅极驱动电路的第一节点P1处)，第一控制端与正向扫描信号输入端CN，第二控制端与反向扫描信号输入端CNB相连接，输出端与锁存模块11的输入端以及输出模块12的第一输入端相连接。第五传输门TG5的输入端与移位寄存器单元1的第二输入端Input_N+1(该第二输入端Input_N+1处的信号来自下一级栅极驱动电路的第一节点P1处)相连接，第一控制端与反向扫描信号输入端CNB相连接，第二控制端与正向扫描信号输入端CN相连接，输出端与锁存模块11的输入端以及输出模块12的第一输入端相连接。

可以看出，上述输入模块13可以在正向扫描信号输入端CN处为高电平且反向扫描信号输入端CNB处为低电平时，允许第四传输门TG4将第一输入端Input_N-1处信号输出，此时第五传输门TG5关闭。正向扫描信号输入端CN处为低电平且反向扫描信号输入端CNB处为高电平时，此时第四传输门TG4关闭，第五传输门将第二输入端Input_N+1处信号输出。本发明实施例通过控制正向扫描信号输入端CN与反向扫描信号输入端CNB处电平的高低，可以实现栅极驱动电路双向扫描。

图6示出了本发明实施例提供的栅极驱动电路的电路时序图，结合图6对本发明实施例图5示出的栅极驱动电路的工作过程进行说明，参见图6：

需要说明的是，本发明实施例中，以栅极驱动电路正向扫描为例，即正向扫描信号输入端CN处为高电平(该高电平由高电平电压线VGH提供)，反向扫描信号输入端CNB处为低电平(该低电平由低电平电压线VGL提供)，有效电平为高电平，无效电平为低电平，触控使能端EN处为低电平。并且，该移位寄存器单元1的时钟信号输入端CKN连接第二时钟信号输入端CKB处。

在第I阶段即输入阶段：此时移位寄存器单元1的第一输入端Input_N-1处为高电平，第二时钟信号输入端CKB处为低电平，此时第四传输门TG4开启，与非门MG输出高电平，第四非门M4输出低电平。第二时钟信号输入端CKB处为低电平，经过M8反相后变为高电平，第五非门关闭，此时第六非门M6开启并输出高电平(初始情况下，第一节点P1处电位为低电平)。由于第六非门M6和第七非门M7的反相作用，使得第一节点P1处电平经过M6为高电平，经过M7后为低电平，即使得第一节点P1处电平为低电平。

触控使能端EN处为低电平，此时第一传输门TG1关闭。经过第一非门的反相作用，第一晶体管T1的栅极处变为高电平即第一晶体管T1开启，第二节点P2处的电平与低电平电压线VGL(即第二节点P2处的无效电平)上的电位同为低电平。此时第三传输门TG3开启，触摸扫描单元2的输出端OUT输出恒定的低电平。

第II阶段即输出阶段：此时移位寄存器单元1的第一输入端Input_N-1处仍为高电平，第二时钟信号输入端CKB处变为高电平，此时第四传输门TG4仍然开启，与非门MG输出低电平，第四非门M4输出高电平即栅极驱动信号。第二时钟信号输入端CKB处为高电平，经过M8反相后变为低电平，此时第五非门M5开启并输出低电平。由于第七非门M7的反相作用，使得第一节点P1处电平为高电平。

第III阶段即锁存阶段：移位寄存器单元1的第一输入端Input_N-1处变为低电平，第二时钟信号输入端CKB处变为低电平，此时第四传输门TG4仍然开启，与非门MG输出高电平，第四非门M4输出低电平。第二时钟信号输入端CKB处为低电平，经过M8反相后变为高电平，此时第五非门M5关闭，第六非门M6开启。第六非门M6与第七非门M7并联(M6的输入端连接M7的输出端且M7的输入端连接M6的输出端)，实现对高电平锁存保持第一节点P1的电平。

当上述栅极驱动电路工作在触摸过程时，触控使能端EN处为低电平，第二时钟信号输入端CKB处为低电平，移位寄存器单元1的第一输入端Input_N-1处为低电平，工作过程如下：

与非门MG输出高电平，第四非门M4输出低电平即无栅极驱动信号输出。第二时钟信号输入端CKB处为低电平，此时第六非门M6与第七非门锁存高电平。

触控使能端EN处为高电平，第一晶体管T1关闭。此时第一传输门TG1开启导通第一节点P1与第二节点P2，从而使第二节点P2处为高电平使第二传输门TG2开启，从触摸扫描单元2的输出端OUT输出触摸扫描信号(如图6中所示的连接脉冲Tx)。

需要说明的是，上文中移位寄存器单元采用了门元件实现，当然也可以采用晶体管实现。如图7所示，该移位寄存器单元包括输入模块31、锁存模块32和复位模块33。

输入模块31分别连接移位寄存器单元的第一输入端Input_N-1以及第一节点P1，用于在移位寄存器单元的第一输入端Input_N-1为有效电平时将第一节点P1处置为有效电平。锁存模块32分别连接时钟信号输入端CKN(输入第一时钟信号CK或者第二时钟信号CKB)、移位寄存器单元的输出端Gate_N以及第一节点P1；锁存模块32还用于在时钟信号输入端CKN处输入的时钟信号为第一电平且第一节点P1为有效电平时在位寄存器单元的输出端Gate_N处输出栅极驱动信号。复位模块33分别连接移位寄存器单元的第二输入端Input_N+1、第一节点P1以及移位寄存器单元的输出端Gate_N，用于在移位寄存器单元的第二输入端Input_N+1处为有效电平时将第一节点P1处与移位寄存器单元的输出端Gate_N处置为无效电平。

作为图7所示移位寄存器单元的一个具体示例，参见图8：

输入模块31包括第二晶体管T2，第二晶体管T2的栅极连接第一输入端Input_N-1，源极和漏极的一个连接第一输入端Input_N-1，另一个连接第一节点P1；锁存模块32包括第三晶体管T3和第一电容C1，第三晶体管T3的栅极连接第一节点P1，源极和漏极的一个连接时钟信号输入端CKN(提供第一时钟信号CK或者第二时钟信号CKB)，另一个连接移位寄存器单元的输出端Gate_N；第一电容C1的一极连接第一节点P1，另一极连接移位寄存器单元的输出端Gate_N。复位模块33包括第四晶体管T4和第五晶体管T5，第四晶体管T4的栅极连接第二输入端Input_N+1，源极和漏极中的一个连接第一节点P1，另一个连接第一节点P1的无效电平；第五晶体管T5的栅极连接第二输入端Input_N+1，源极和漏极中的一个连接移位寄存器单元的输出端Gate_N，另一个连接栅极驱动信号的无效电平(由低电平电压线VGL提供)。

其中工作过程如下：

第I阶段：第一输入端Input_N-1输入高电平，第二时钟信号输入端CKB处为低电平，第一时钟信号输入端CK处为高电平，此时时钟信号输入端提供第二时钟信号CKB。第二晶体管T2开启，则第一节点处为高电平。第三晶体管T3开启，输出端Gate_N输出低电平。

第II阶段：第二时钟信号输入端CKB处为高电平，第一时钟信号输入端CK处为低电平，此时时钟信号输入端提供第一时钟信号CK。此时第一输入端Input_N-1输入高电平仍然为高电平，则第二晶体管T2开启，由于第一电容C1充电，使第一节点P1处保持高电平。第三晶体管T3开启，输出端Gate_N输出低电平。

第III阶段：第二时钟信号输入端CKB处为低电平，第一时钟信号输入端CK处为高电平，此时时钟信号输入端提供第一时钟信号CK。此时第一输入端Input_N-1输入高电平变为低电平，则第二晶体管T2关闭。第一节点P1处保持高电平，第三晶体管T3开启，输出端Gate_N输出高电平。由于电容的自举作用，此时第一节点P1处的电位更高。

第IV阶段：当第二输入端Input_N+1为高电平时，第四晶体管T4与第五晶体管T5开启，将第一节点P1与输出端Gate_N处电位置为低电平，实现复位。

当触控使能端EN处为高电平时，第一时钟信号输入端CK处与第二时钟信号输入端CKB处同时变为低电平，此时由于第一电容C1存储电荷从而使第一节点P1保持高电平，然后触摸扫描单元2继续工作，参见上文所述，在此不再详述。

可见，通过合理设置触控使能端EN的电位，可以使本发明实施例提供的栅极驱动电路在显示过程与触摸过程中转换。当然，本发明实施例还可以选择实现第一节点P1电位锁存以及输出端Gate_N输出的移位寄存器单元用于栅极驱动电路，本发明不作限定。

基于同样的发明构思，本发明实施例提供一种显示装置，该显示装置包括上述任意一种的栅极驱动电路。需要说明的是，本实施例中的显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限定。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的导通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限定的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上实施例仅用以说明本发明的技术方案，而非对其限定；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (13)

1.一种栅极驱动电路，包括用于在时钟信号的驱动下逐级输出栅极驱动信号的若干级移位寄存器单元，其特征在于，

所述移位寄存器单元具有第一节点；所述移位寄存器单元包括用于在与输出所述栅极驱动信号的时间相对应的预定时间内将所述第一节点处保持为有效电平的锁存模块；

所述若干级移位寄存器单元中的至少两级各自在第一节点处连接一个触摸扫描单元；所述触摸扫描单元连接触控使能端，用于在所连接的第一节点处为有效电平且触控使能端处为有效电平时输出触摸扫描信号。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述触摸扫描单元包括模式转换模块和触摸驱动模块；其中，

所述模式转换模块分别与所述第一节点、第二节点以及所述触控使能端相连接，用于在所述触控使能端处为有效电平时导通所述第一节点与所述第二节点；

所述触摸驱动模块与所述第二节点相连接，用于在所述第二节点处为有效电平时输出所述触摸扫描信号。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述模式转换模块包括第一传输门、第一非门和第一晶体管；其中，

所述第一传输门的输入端连接所述第一节点，第一控制端连接所述触控使能端以及所述第一非门的输入端，第二控制端连接所述第一非门的输出端，输出端连接所述第二节点；

所述第一晶体管的栅极连接所述第一非门的输出端，源极和漏极中的一个连接所述第二节点的无效电平，另一个连接所述第二节点。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述触摸驱动模块包括第二非门、第三非门、第二传输门和第三传输门；其中，

所述第二传输门的第一控制端和所述第三传输门的第二控制端均连接所述第二节点，所述第二传输门的输出端和所述第三传输门的输出端均连接所述触摸扫描单元的输出端，所述第二传输门的输入端连接触控扫描脉冲输入端，所述第二传输门的第二控制端连接所述第二非门的输出端；

所述第三传输门的输入端连接公共电压线，第一控制端连接所述第三非门的输出端；

所述第二非门的输入端连接所述第二节点；

所述第三非门的输入端连接所述第二节点。

5.根据权利要求1所述的栅极驱动电路，其特征在于，所述移位寄存器单元包括锁存模块和输出模块；其中，

所述输出模块分别与所述时钟信号、所述移位寄存器单元的输入端以及所述移位寄存器单元的输出端相连接，用于在所述移位寄存器单元的输入端处为有效电平且所述时钟信号为第一电平时在所述移位寄存器单元的输出端处输出所述栅极驱动信号；

所述锁存模块分别与所述移位寄存器单元的输入端、所述时钟信号以及所述第一节点相连接，用于在所述时钟信号为第一电平时将所述第一节点处置为与所述移位寄存器单元的输入端处相同的电平，在所述时钟信号为第二电平时将所述第一节点处的电平保持。

6.根据权利要求5所述的栅极驱动电路，其特征在于，所述输出模块包括与非门和第四非门；

所述与非门的第一输入端与所述移位寄存器单元的输入端相连接，第二输入端与所述时钟信号相连接，输出端与所述第四非门的输入端相连接；

所述第四非门的输出端与所述移位寄存器单元的输出端相连接。

7.根据权利要求5或6所述的栅极驱动电路，其特征在于，所述锁存模块包括第五非门、第六非门和第七非门；

所述第五非门的输入端与所述移位寄存器单元的输入端相连接，第二控制端与反向后的所述时钟信号相连接，第一控制端与所述时钟信号相连接，输出端与所述第六非门的输出端相连接；

所述第六非门的输入端与所述第一节点相连接，第二控制端与所述时钟信号相连接，第一控制端与反向后的所述时钟信号相连接；

所述第七非门的输入端与所述第六非门的输出端相连接，输出端与所述第一节点相连接。

8.根据权利要求7所述的栅极驱动电路，其特征在于，所述锁存模块还包括第八非门，所述第八非门的输入端与所述时钟信号相连接；所述第五非门和所述第六非门所连接的反向后的所述时钟信号由所述第八非门的输出端处提供。

9.根据权利要求5所述的栅极驱动电路，其特征在于，在所述移位寄存器单元的输入端与所述输出模块之间，以及所述移位寄存器单元的输入端与所述锁存模块之间，所述移位寄存器单元还包括输入模块；所述输入模块分别连接正向扫描信号、反向扫描信号以及所述移位寄存器单元的输入端中的第一输入端和第二输入端；所述输入模块用于在所述正向扫描信号和所述反向扫描信号的控制下将所述第一输入端和所述第二输入端中的一个连接至所述输出模块和所述锁存模块。

10.根据权利要求9所述的栅极驱动电路，其特征在于，所述输入模块包括第四传输门与第五传输门；其中，

所述第四传输门的输入端与所述移位寄存器单元的第一输入端相连接，第一控制端与所述正向扫描信号相连接，第二控制端与所述反向扫描信号相连接，输出端与所述输出模块和所述锁存模块相连接；

所述第五传输门的输入端与所述移位寄存器单元的第二输入端相连接，第一控制端与所述反向扫描信号相连接，第二控制端与所述正向扫描信号相连接，输出端与所述输出模块和所述锁存模块相连接。

11.根据权利要求1至4中任意一项所述的栅极驱动电路，其特征在于，所述移位寄存器单元还包括输入模块和复位模块；其中，

所述输入模块分别连接所述移位寄存器单元的第一输入端以及所述第一节点，用于在所述移位寄存器单元的第一输入端为有效电平时将所述第一节点处置为有效电平；

所述锁存模块分别连接所述时钟信号、所述移位寄存器单元的输出端以及所述第一节点；所述锁存模块还用于在所述时钟信号为第一电平且所述第一节点为有效电平时在所述位寄存器单元的输出端处输出所述栅极驱动信号；

所述复位模块分别连接所述移位寄存器单元的第二输入端、所述第一节点以及所述移位寄存器单元的输出端，用于在移位寄存器单元的第二输入端处为有效电平时将所述第一节点处与所述移位寄存器单元的输出端处置为无效电平。

12.根据权利要求11所述的栅极驱动电路，其特征在于，所述输入模块包括第二晶体管，所述第二晶体管的栅极连接所述第一输入端，源极和漏极的一个连接所述第一输入端，另一个连接所述第一节点；

所述锁存模块包括第三晶体管和第一电容，所述第三晶体管的栅极连接所述第一节点，源极和漏极的一个连接所述时钟信号，另一个连接所述移位寄存器单元的输出端；所述第一电容的一极连接所述第一节点，另一极连接所述移位寄存器单元的输出端；

所述复位模块包括第四晶体管和第五晶体管，所述第四晶体管的栅极连接所述第二输入端，源极和漏极中的一个连接所述第一节点，另一个连接所述第一节点的无效电平；所述第五晶体管的栅极连接所述第二输入端，源极和漏极中的一个连接所述移位寄存器单元的输出端，另一个连接所述栅极驱动信号的无效电平。

13.一种显示装置，其特征在于，包括如权利要求1至12中任意一项所述的栅极驱动电路。