TW202131343A

TW202131343A - 閘極驅動電路

Info

Publication number: TW202131343A
Application number: TW109103772A
Authority: TW
Inventors: 陳宥任; 蔡孟杰
Original assignee: 友達光電股份有限公司
Priority date: 2020-02-06
Filing date: 2020-02-06
Publication date: 2021-08-16
Also published as: US11430532B2; US20210248944A1; TWI718867B; CN112086053A

Abstract

一種閘極驅動電路，包含多級且串接的複數個移位暫存器，其中第n級移位暫存器包含驅動電路以及下拉電路。驅動電路電性耦接至輸出端以及第一節點，用以接收第一時脈訊號並且根據第一時脈訊號輸出閘級訊號。下拉電路電性耦接至輸出端，用以接收第(n-m)級閘級訊號以及第(n+m)級閘級訊號，用以根據第(n-m)級閘級訊號以及第(n+m)級閘級訊號的其中之一，將閘級訊號下拉至低位準電壓；其中，m及n為正整數。

Description

閘極驅動電路

本揭示文件有關一種閘極驅動電路，尤指一種用於正向及反向掃描的閘極驅動電路。

一般而言，顯示裝置中的閘極驅動電路是由多級且串接的移位暫存器組成，每級移位暫存器用以輸出當級的閘極驅動訊號，並透過此閘極驅動訊號開啟對應的畫素列，使得該畫素列中的每一畫素皆能寫入顯示資料。

然而，在傳統的移位暫存器電路架構下，當閘極驅動電路將其所提供的脈衝由高位準轉態為低位準時，由於脈衝的下降時間（falling time）過長而導致畫素寫入錯誤的灰階值，進而影響顯示品質。因此，需要一種可以縮短脈衝下降時間的顯示面板。

本案之第一實施態樣是在提供一種閘極驅動電路，包含多級且串接的複數個移位暫存器，其中第n級移位暫存器包含：驅動電路以及下拉電路。驅動電路電性耦接至輸出端以及第一節點，用以接收第一時脈訊號並且根據第一時脈訊號輸出閘級訊號。下拉電路電性耦接至輸出端，用以接收第(n-m)級閘級訊號以及第(n+m)級閘級訊號，用以根據第(n-m)級閘級訊號以及第(n+m)級閘級訊號的其中之一，將閘級訊號下拉至低位準電壓；其中，m及n為正整數。

本揭閘極驅動電路主要係利用利用第(n-m)級及第(n+m)級的閘級訊號幫助第n級移位暫存器的輸出端可以更快的放電至低準位，達到縮短移位暫存器所提供的脈衝下降時間的功效。

以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。

請參閱第1圖。第1圖為根據本揭示文件一實施例的閘極驅動電路100的電路方塊圖。如第1圖所繪示，閘極驅動電路100包含多級且串接的複數個移位暫存器SR1~SRn。每一移位暫存器SR1~SRn分別輸出對應的閘極訊號G1~Gn，並且每一移位暫存器SR1~SRn分別用以接收時脈訊號CK及XCK。如第1圖所示，第n級移位暫存器用以分別接收時脈訊號CK1~CK8及XCK1~XCK8、第(n-1)級閘極訊號G(n-1)、第(n+1)級閘極訊號G(n+1)、第(n-m)級閘極訊號G(n-m)以及第(n+m)級閘極訊號G(n+m)。其中m可以實施為閘極訊號的水平掃描時間。

承上述，舉例而言，第1級移位暫存器用以接收時脈訊號CK1及XCK1，第2級移位暫存器用以接收時脈訊號CK2及XCK2，以此類推。值得注意的是，第9級移位暫存器用以接收時脈訊號CK1及XCK1，因此本揭示所示的移位暫存器是以8級作為一次循環，然而，本揭示不限於此。

請參考第2圖，第2圖為根據本揭示文件一實施例的閘極訊號的時序圖。如第2圖所繪示，為了能使畫素有預充電(pre-charging)的時間，因此會延長閘極訊號的致能時間。於此實施例中，分配給一列畫素的水平掃描時間(line time)為m個水平掃描時間mH，第1級閘極訊號G1與第2級閘極訊號G2相差1個水平掃描時間1H，並且第1級閘極訊號G1的截止時間與第8級閘極訊號G8的開啟時間相同，因此在第2圖所示的實施例中，m個水平掃描時間mH可以實施為7H。值得注意的是，m個水平掃描時間mH可以實施為不同的水平掃描時間，本揭示不限於此。

請再參考第1圖，移位暫存器以第8級移位暫存器(n=8)為例，第8級移位暫存器用以接收時脈訊號CK及XCK、第7級閘極訊號G7、第9級閘極訊號G9、第1級閘極訊號G1以及第15級閘極訊號G15。每一級的移位暫存器用以接收前一級的閘極訊號、後一級的閘極訊號、前七級的閘極訊號以及後七級的閘極訊號。

進一步參考第3圖，第3圖為根據本揭示文件一實施例的移位暫存器300的電路圖。如第3圖所繪示，移位暫存器300包含驅動電路310、下拉電路320、上拉電路330、穩壓控制電路340以及穩壓電路350。驅動電路310電性耦接至輸出端OUT以及節點Q。下拉電路320電性耦接至輸出端OUT。上拉電路330以及穩壓控制電路340電性耦接至節點Q。穩壓電路350電性耦接至穩壓控制電路340、節點Q以及輸出端OUT。

承上述，驅動電路310用以接收時脈訊號CK並且根據時脈訊號CK輸出閘級訊號Gn。於此實施例中，移位暫存器以第8級移位暫存器(n=8)為例，因此驅動電路310用以根據時脈訊號CK輸出第8級閘級訊號G8。驅動電路310包含電晶體T1以及電容C1，電晶體T1的第一端用以接收時脈訊號CK，電晶體T1的第二端電性耦接至輸出端OUT，電晶體T1的控制端電性耦接至節點Q。電容C1的第一端電性耦接至節點Q，電容C1的第二端電性耦接至輸出端OUT。

承上述，下拉電路320用以接收第(n-m)級閘極訊號G(n-m)以及第(n+m)級閘極訊號G(n+m)，用以根據第(n-m)級閘級訊號以及該第(n+m)級閘級訊號的其中之一，將閘級訊號Gn下拉至低電壓VSS。下拉電路320包含電晶體T2及T3。電晶體T2的第一端電性耦接至輸出端OUT，電晶體T2的第二端電性耦接至低電壓VSS，電晶體T2的控制端用以接收第(n-m)級閘極訊號G(n-m)。電晶體T3的第一端電性耦接至輸出端OUT，電晶體T3的第二端電性耦接至電晶體T2的第二端，電晶體T3的控制端用以接收第(n+m)級閘極訊號G(n+m)。於此實施例中，電晶體T2的控制端用以接收第1級閘極訊號G1，電晶體T3的第一端用以接收第15級閘極訊號G15。

承上述，上拉電路330用以接收第一選擇訊號U2D、第二選擇訊號D2U、第(n-1)級閘極訊號G(n-1)以及第(n+1)級閘極訊號G(n+1)，用以將節點Q的第n級電壓訊號Q(n)抬升至高準位。上拉電路330包含電晶體T4及T5。電晶體T4的第一端用以接收第一選擇訊號U2D，電晶體T4的第二端電性耦接至節點Q，電晶體T4的控制端用以接收第(n-1)級閘極訊號G(n-1)。電晶體T5的第一端用以接收第二選擇訊號D2U，電晶體T5的第二端電性耦接至電晶體T4的第二端，電晶體T5的控制端用以接收第(n+1)級閘極訊號G(n+1)。於此實施例中，電晶體T4的控制端用以接收第7級閘極訊號G7，電晶體T5的第一端用以接收第9級閘極訊號G9。

承上述，穩壓控制電路340用以接收時脈訊號CK以及節點Q的第n級電壓訊號Q(n)，並用以控制穩壓電路350。穩壓控制電路340包含電晶體T6及電容C2。電容C2的第一端用以接收時脈訊號CK，電容C2的第二端電性連接至節點P。電晶體T6的第一端電性耦接至節點P，電晶體T6的第二端電性耦接至低電壓VSS，電晶體T6的控制端電性耦接至節點Q，用以接收節點Q的第n級電壓訊號Q(n)。

承上述，穩壓電路350用以接收節點P的電壓訊號P(n)以及時脈訊號XCK，並且根據節點P的電壓將節點Q的電壓維持在低電壓VSS，以及根據時脈訊號XCK將電晶體T1維持在低電壓VSS位準。穩壓電路350包含電晶體T7、T8及T9。電晶體T7的第一端電性耦接至節點Q，電晶體T7的第二端電性耦接至低電壓VSS，電晶體T7的控制端電性耦接至節點P，用以接收節點P的第n級電壓訊號P(n)。電晶體T8的第一端電性耦接至電容C1的第二端，電晶體T8的第二端電性耦接至低電壓VSS，電晶體T8的控制端電性耦接至節點P，用以接收節點P的第n級電壓訊號P(n)。電晶體T9的第一端電性耦接至輸出端OUT，電晶體T9的第二端電性耦接至低電壓VSS，電晶體T9的控制端用以接收時脈訊號XCK。

實作上，本揭露所述之電晶體可以用P型的低溫多晶矽薄膜電晶體來實現，但本實施例並不以此為限。例如，電晶體也可以用P型的非晶矽(amorphous silicon)薄膜電晶體或其他型式的薄膜電晶體來實現。

值得注意的是，本揭示所提出的下拉電路320可以耦接在不同的移位暫存器上，本揭示以7T2C的移位暫存器為例，然而，本揭示不限於此。

以下將配合第2圖及第4圖來進一步說明移位暫存器300的運作方式，第4圖為根據本揭示文件一實施例的移位暫存器400的運作時序圖。以正向掃描，第一選擇訊號U2D為閘極高電壓VGH，而第二選擇訊號D2U為閘極低電壓VGL為例。如第4圖所示，在階段TP1中，第(n-1)級閘極訊號G(n-1)為閘極高電壓VGH，使得電晶體T4為導通狀態，將節點Q電壓位上拉至閘極高電壓VGH。此時，電晶體T1及T6因為節點Q的電壓為閘極高電壓VGH而被導通，電晶體T9因為時脈訊號XCK為閘極高電壓VGH而被導通。然而，因為時脈訊號CK為閘極低電壓VGL，因此閘極訊號Gn和節點P的電壓都維持在閘極低電壓VGL，而電晶體T7及T8為關斷狀態。

接著，在階段TP2中，第(n-1)級閘極訊號G(n-1)下拉至閘極低電壓VGL，時脈訊號CK為閘極高電壓VGH，而時脈訊號XCK為閘極低電壓VGL。此時，電晶體T4及T5為關斷狀態，電晶體T1為導通狀態，因此閘極訊號Gn被上拉至閘極高電壓VGH，同時因為電容耦合效應(coupling effect)將節點Q的第n級電壓訊號Q(n)抬升至約兩倍的閘極高電壓VGH。此時，電晶體T6為導通狀態。

接著，在階段TP3中，第(n+1)級閘極訊號G(n+1)以及時脈訊號XCK為閘極高電壓VGH，使得電晶體T5及T9為導通狀態。此時，節點Q的第n級電壓訊號Q(n)因為電晶體T5的導通被下拉至與第二選擇訊號D2U相同的電位(即閘極低電壓VGL)。而閘極訊號Gn因為電晶體T9的導通而被下拉至低電壓VSS，由於節點Q的第n級電壓訊號Q(n)被下拉至閘極低電壓VGL，因此電晶體T1及T6為關斷狀態。

接著，在階段TP4中，由於時脈訊號CK轉態為閘極高電壓VGH，使得節點P的第n級電壓訊號P(n) 被上拉至閘極高電壓VGH。進而導通電晶體T7及T8，使得將節點Q的第n級電壓及輸出端OUT的電壓維持在低電壓VSS。

請參考第5圖，第5圖為根據本揭示文件一實施例的閘極訊號G1、G8及G15的時序圖。第4圖所示的時序圖為移位暫存器300在輸出閘極訊號的時序圖，然而為了使畫素有預充電的時間，因此閘極訊號會預先開啟一段時間。如第5圖所示，閘極訊號G1總共開啟7個水平掃描時間7H，第4圖所繪示的閘極訊號Gn僅繪示出第7個水平掃描時間，第1個~第6個水平掃描時間則為預充電的時間。以第8級閘極訊號G8為例，在第8級閘極訊號G8切換至閘極低電壓VGL時，第15級閘極訊號G15使得電晶體T3導通，因此電晶體T3可以協助電晶體T9一起將輸出端OUT的電壓下拉至低電壓VSS，以加快第8級閘極訊號G8的下降時間。

承上述，同樣地，第8級閘極訊號G8可以在第1級移位暫存器輸出第1級閘極訊號G1時，導通第1級移位暫存器的下拉電路，以加快第1級閘極訊號G1的下降時間。

於另一實施例中，請參考第6圖，第6圖為根據本揭示文件一實施例的閘極訊號G1、G8及G15的時序圖。以反向掃描，第一選擇訊號U2D為閘極低電壓VGL，而第二選擇訊號D2U為閘極高電壓VGH為例。如第6圖所示，以第8級閘極訊號G8為例，在第8級閘極訊號G8切換至閘極低電壓VGL時，第1級閘極訊號G1使得電晶體T2導通，因此電晶體T2可以協助電晶體T9一起將輸出端OUT的電壓下拉至低電壓VSS，以加快第8級閘極訊號G8的下降時間。同樣地，第8級閘極訊號G8可以在第15級移位暫存器輸出第15級閘極訊號G15時，導通第15級移位暫存器的下拉電路，以加快第15級閘極訊號G15的下降時間。

值得注意的是，下拉電路320所接收的第(n-m)級閘極訊號G(n-m)以及第(n+m)級閘極訊號G(n+m)與閘極訊號本身的水平掃描時間mH有關。在本揭示中水平掃描時間實施為7H，並且以第1級閘極訊號G1、第8級閘極訊號G8以及第15級閘極訊號G15為例，然而，本揭示不限於此。

綜上所述，本揭露之閘極驅動電路主要係第(n-m)級及第(n+m)級的閘級訊號幫助第n級移位暫存器的輸出端可以更快的放電至低準位，並且在選擇正向掃描或反向掃描時皆可以達到縮短移位暫存器所提供的脈衝下降時間的功效。

在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。

另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。

以上僅為本發明的較佳實施例，凡依本發明請求項所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。

100:閘極驅動電路 300、SR1~SRn:移位暫存器 mH、1H、7H:水平掃描時間 310:驅動電路 320:下拉電路 330:上拉電路 340:穩壓控制電路 350:穩壓電路 Q、P:節點 G1~Gn、G(n+1)、G(n-1)、G(n+m)、G(n-m):閘極訊號 CK1~CK8、XCK1~XCK8:時脈訊號 T1~T9:電晶體 C1、C2:電容 VSS:低電壓 OUT:輸出端 U2D、D2U:選擇訊號 Q(n)、P(n):電壓訊號 VGH、2VGH:閘極高電壓 VGL:閘極低電壓 TP1~TP4:階段

為讓揭示文件之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本揭示文件一實施例的閘極驅動電路的電路方塊圖；第2圖為根據本揭示文件一實施例的閘極訊號的時序圖；第3圖為根據本揭示文件一實施例的移位暫存器的電路圖；第4圖為根據本揭示文件一實施例的移位暫存器的運作時序圖；第5圖為根據本揭示文件一實施例的閘極訊號G1、G8及G15的時序圖；以及第6圖為根據本揭示文件一實施例的閘極訊號G1、G8及G15的時序圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:閘極驅動電路

SR1~SRn:移位暫存器

G1~Gn:閘極訊號

CK1~CK8、XCK1~XCK8:時脈訊號

Claims

一種閘極驅動電路，包含多級且串接的複數個移位暫存器，其中第n級移位暫存器包含：一驅動電路，電性耦接至一輸出端以及一第一節點，用以接收一第一時脈訊號並且根據該第一時脈訊號輸出一閘級訊號；以及一下拉電路，電性耦接至該輸出端，用以接收一第(n-m)級閘級訊號以及一第(n+m)級閘級訊號，用以根據該第(n-m)級閘級訊號以及該第(n+m)級閘級訊號的其中之一，將該閘級訊號下拉至一低位準電壓；其中，m及n為正整數。
如請求項1所述的閘極驅動電路，更包含：一上拉電路，電性耦接至該第一節點，用以接收一第一選擇訊號、一第二選擇訊號、一第(n-1)級閘級訊號以及一第(n+1)級閘級訊號，並將該第一節點的電壓抬升至一高位準電壓。
如請求項1所述的閘極驅動電路，更包含：一穩壓電路，電性耦接至該驅動電路以及一第二節點，用以接收該第二節點的電壓以及一第二時脈訊號，並且根據該第二節點的電壓將該第一節點的電壓維持在該低電壓，以及根據該第二時脈訊號將該驅動電路關斷。
如請求項3所述的閘極驅動電路，更包含：一穩壓控制電路，電性耦接至該穩壓電路以及該第一節點，用以接收該第一時脈訊號，並根據該第一時脈訊號控制該穩壓電路。
如請求項1所述的閘極驅動電路，其中該驅動電路，更包含：一電晶體，具有一第一端、一第二端以及一控制端，該第一端用以接收該第一時脈訊號，該第二端電性耦接至該輸出端，該控制端電性耦接至該第一節點；以及一電容，具有一第三端以及一第四端，該第三端電性耦接至該第一節點，該第四端電性耦接至該輸出端。
如請求項1所述的閘極驅動電路，其中該下拉電路，更包含：一第一電晶體，具有一第一端、一第二端以及一第一控制端，該第一端電性耦接至該輸出端，該第一控制端用以接收該第(n-m)級閘級訊號；以及一第二電晶體，具有一第三端、一第四端以及一第二控制端，該第三端電性耦接至該輸出端，該第四端電性耦接至該第二端，該第二控制端用以接收該第(n+m)級閘級訊號。
如請求項2所述的閘極驅動電路，其中該上拉電路，更包含：一第一電晶體，具有一第一端、一第二端以及一第一控制端，該第一端用以接收該第一選擇訊號，該第二端電性耦接至該第一節點，該第一控制端用以接收該第(n-1)級閘級訊號；以及一第二電晶體，具有一第三端、一第四端以及一第二控制端，該第三端用以接收該第二選擇訊號，該第四端電性耦接至該第一節點，該第二控制端用以接收該第(n+1)級閘級訊號。
如請求項3所述的閘極驅動電路，其中該穩壓電路，更包含：一第一電晶體，具有一第一端、一第二端以及一第一控制端，該第一端電性耦接至該第一節點，該第二端用以接收該低位準電壓，該第一控制端電性耦接至該第二節點；一第二電晶體，具有一第三端、一第四端以及一第二控制端，該第三端電性耦接至該驅動電路，該第四端用以接收該低位準電壓，該第二控制端電性耦接至該第二節點；以及一第三電晶體，具有一第五端、一第六端以及一第三控制端，該第五端電性耦接至該驅動電路，該第六端用以接收該低位準電壓，該第三控制端用以接收該第二時脈訊號。
如請求項4所述的閘極驅動電路，其中該穩壓控制電路，更包含：一電容，具有一第一端以及一第二端，該第一端用以接收該第二時脈訊號，該第二端電性耦接至該第二節點；以及一電晶體，具有一第三端、一第四端以及一控制端，該第三端電性耦接至該第二節點，該第四端用以接收該低位準電壓，該控制端電性耦接至該第一節點。
如請求項6所述的閘極驅動電路，其中當該第(n-m)級閘級訊號導通該第一電晶體時，該第一電晶體用以將該閘級訊號下拉至該低位準電壓；當該第(n+m)級閘級訊號導通該第二電晶體時，該第二電晶體用以將該閘級訊號下拉至該低位準電壓。