CN107633816A - 一种发光控制电路 - Google Patents
一种发光控制电路 Download PDFInfo
- Publication number
- CN107633816A CN107633816A CN201710935663.6A CN201710935663A CN107633816A CN 107633816 A CN107633816 A CN 107633816A CN 201710935663 A CN201710935663 A CN 201710935663A CN 107633816 A CN107633816 A CN 107633816A
- Authority
- CN
- China
- Prior art keywords
- signal
- type transistor
- luminous
- grade
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明关于一种发光控制电路,用于提供发光电路所需的发光信号,发光控制电路由第1级发光控制单元至第N级发光控制单元级联而成,第n级发光控制单元包括第n1双向输入单元、第n输出单元、第n2双向输入单元及第n控制单元。第n2双向输入单元,接收第n‑1发光信号、第n+1发光信号及第n2双向控制信号,第n2双向信号包括第n2正扫信号与第n2反扫信号;当发光控制电路为正向扫描时,第n2正扫信号接收栅极低电压,第n2反扫信号接收栅极高电压;当发光控制电路为反向扫描时,第n2正扫信号、第n2反扫信号的信号进行切换。本发明利用第n2双向输入单元可达到双向扫描稳压的效果,可避免现有技术中的耦合现象。
Description
技术领域
本发明涉及一种发光控制电路,尤其涉及一种利用双向扫描来进行稳压的发光控制电路。
背景技术
OLED显示器大致可分为被动式矩阵(passive matrix)OLED显示器与主动式矩阵(active matrix)OLED显示器。主动式矩阵OLED显示器的主要驱动方式为用薄膜晶体管(TFT)元件,并且搭配电容来储存不同的数据电压,藉以控制面板上的各个像素的灰阶(grayscale)。换言之,主动式矩阵OLED显示器的驱动电路会提供多个扫描信号,以控制各个像素的电容储存对应的数据电压,以及提供多个发光信号控制各个像素依据对应的数据电压进行发光。
图1为现有技术中发光控制电路的第n级发光控制单元的示意图。请参照图1,第n级发光控制单元用于提供第n级发光信号EM(n),第n级发光控制单元包括晶体管T1至T8,并分别接收信号Ena、Enb、U2D_1、D2U_1、VGL及VGH,晶体管T1、T2还接收上一级发光信号EM(n-1)及下一级发光信号EM(n+1)以进行双向扫描,但如图1所示的电路中,时钟信号Ena、Enb会与节点Q发生耦合,如此引起节点K、P的电位下降,导致发光信号EM(n)电位的下降,进而引发下一级节点Q处的充电不足,最终会导致发光信号传递的失败。
所以,发光控制电路中节点Q处的稳压变得尤为重要。
发明内容
为改善上述节点Q处的耦合现象,本发明提供一种发光控制电路。
上述的一种发光控制电路,用于提供发光电路所需的发光信号,该发光控制电路由第1级发光控制单元至第N级发光控制单元级联而成,N为大于1的自然数,该第1级发光控制单元至该第N级发光控制单元分别用于提供第1级发光信号至第N级发光信号,其中该发光控制电路包括第n级发光控制单元,n为大于等于1且小于等于N的自然数,该第n级发光控制单元包括:
第n1双向输入单元,接收第n-1发光信号、第n+1发光信号及第n1双向控制信号,以输出第n1输入信号,该第n1双向控制信号包括第n1正扫信号与第n1反扫信号;
第n输出单元,耦接该第n1双向输入单元,接收该第一输入信号与栅极低电压;
第n2双向输入单元,接收第n-1发光信号、第n+1发光信号及第n2双向控制信号,以输出第n2输入信号,其中,该第n2双向控制信号包括第n2正扫信号与第n2反扫信号;以及
第n控制单元,该第n控制单元耦接该第n1双向输入单元、该第n2双向输入单元及该第n输出单元,以接收该第n1输入信号及该第n2输入信号,且该第n控制单元还接收第一时钟信号、栅极低电压以及栅极高电压,并据以输出第n控制信号,该第n输出单元根据该第n1输入信号、该栅极低电压及第n控制信号输出第n级发光信号;
其中,当该发光控制电路为正向扫描时,该第n1正扫信号接收该第一时钟信号,该第n1反扫信号接收该栅极高电压,该第n2正扫信号接收该栅极低电压,该第n2反扫信号接收该栅极高电压;当该发光控制电路为反向扫描时,该第n1正扫信号接收该栅极高电压,该第n1反扫信号接收该第一时钟信号,该第n2正扫信号接收该栅极高电压,该第n2反扫信号接收该栅极低电压。
作为可选的技术方案,该第n1双向输入单元通过第一节点与该第n输出单元电连接,该第n1双向输入单元包括第一P型晶体管与第二P型晶体管,该第一P型晶体管的栅极接收该第n1正扫信号,该第一P型晶体管的源漏极的其中一极接收该第n-1级发光信号,该第一P型晶体管的源漏极的另一极电连接至该第一节点,该第二P型晶体管的栅极接收该第n1反扫信号,该第二P型晶体管的源漏极的其中一极接收该第n+1级发光信号,该第二P型晶体管的源漏极的另一极电连接至该第一节点。
作为可选的技术方案,该第n输出单元包括第三P型晶体管,该第三P型晶体管的栅极电连接至该第一节点,该第三P型晶体管的源漏极的其中一极接收该栅极低电压,该第三P型晶体管的源漏极的另一极输出该第n级发光信号。
作为可选的技术方案,该第n控制单元包含第四P型晶体管、第五P型晶体管、第六P型晶体管、第七P型晶体管、第八P型晶体管及第一电容。其中,该第四P型晶体管的栅极电连接该第n2双向输入单元,该第四P型晶体管的源漏极的其中一极耦接该第一电容的一端并形成第二节点,该第四P型晶体管的源漏极的另一极耦接栅极高电压,该第一电容的另一端用以接收该第一时钟信号。该第五P型晶体管的栅极耦接该第二节点,该第五P型晶体管的源漏极的其中一极耦接栅极低电压,该第五P型晶体管的源漏极的另一极耦接该第六P型晶体管的源漏极的其中一极并形成第三节点,该第六P型晶体管的栅极耦接该第一节点,该第六P型晶体管的源漏极的另一极耦接栅极高电压,该第七P型晶体管的栅极耦接该第三节点,该第七P型晶体管的源漏极的其中一极耦接该第三P型晶体管的栅极,该第七P型晶体管的源漏极的另一极耦接栅极高电压,该第八P型晶体管的栅极耦接该第三节点,该第八P型晶体管的源漏极的其中一极耦接该第三P型晶体管的源漏极的另一极,该第八P型晶体管的源漏极的其中一极耦接栅极高电压。
作为可选的技术方案,该第n2双向输入单元包括第九P型晶体管与第十P型晶体管,该第九P型晶体管的栅极接收该第n2正扫信号,该第九P型晶体管的源漏极的其中一极接收该第n-1级发光信号,该第九P型晶体管的源漏极的另一极电连接至该第四P型晶体管的栅极,该第十P型晶体管的栅极接收该第n2反扫信号,该第十P型晶体管的源漏极的其中一极接收该第n+1级发光信号,该第十P型晶体管的源漏极的另一极电连接至该第四P型晶体管的栅极。
作为可选的技术方案,该第n级发光控制单元还包括第二电容,该第二电容的一端耦接该第三P型晶体管的栅极,该第二电容的另一端接收第二时钟信号,该第二时钟信号与该第一时钟信号不同时为低电平。
作为可选的技术方案,该第n级发光信号于该第一时钟信号的两个下降沿之间致能,且于该第一时钟信号的后一个下降沿由高电平下降为第一电平,该第一电平处于高电平与低电平之间,再于该第二时钟信号的紧邻该第一时钟信号的后一个下降沿的下降沿,该第n级发光信号由该第一电平下降为该低电平。
作为可选的技术方案,该第n-1级发光信号、该第n级发光信号及该第n+1级发光信号依次致能。
作为可选的技术方案,该发光控制电路预存初始发光信号,当n=1时,该第n-1级发光信号为该初始发光信号。
作为可选的技术方案,该发光电路包括第1级发光单元至第N级发光单元,分别接收对应的该第1级发光信号至该第N级发光信号,其中该发光电路包括第n级发光单元,该第n级发光单元包括第n有机发光二极管,该第n级发光单元接收该第n级发光信号作为该第n有机发光二极管发光与否的依据之一。
相比于现有技术,本发明的第n级发光控制单元通过第n2双向输入单元耦接用于稳压的第n控制单元,并通过第n2正扫信号、第n2反扫信号切换达到双向扫描稳压的效果,并且第n2双向输入单元接收第n-1级发光信号与第n+1级发光信号,而可提前关闭或者打开第n控制单元中用于稳压的元件,可避免现有技术中的耦合现象。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为现有技术中发光控制电路的第n级发光控制单元的示意图;
图2为本发明发光控制电路的第n级发光控制单元的示意图;
图3为图2中第n级发光控制单元的信号时序图;
图4为本发明发光电路的第n级发光单元的示意图。
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
图2为本发明发光控制电路的第n级发光控制单元的示意图。请参照图2,发光控制电路(未示出)用于提供发光电路所需的发光信号,通常而言,发光控制电路由第1级发光控制单元至第N级发光控制单元级联而成,N为大于1的自然数,第1级发光控制单元至第N级发光控制单元分别提供第1级发光信号至第N级发光信号给发光电路中对应的发光单元,其中发光控制电路包括第n级发光控制单元100,n为大于等于1且小于等于N的自然数,为简单起见,下面仅对第n级发光控制单元100进行说明,但值得说明的是,第1级发光控制单元至第N级发光控制单元中任一级发光控制单元均具有相同的电路架构。
如图2所示,第n级发光控制单元100包括第n1双向输入单元110、第n输出单元120、第n2双向输入单元130及第n控制单元140。第n1双向输入单元110接收第n-1发光信号EM(n-1)、第n+1发光信号EM(n+1)及第n1双向控制信号以输出第n1输入信号,第n1双向控制信号包括第n1正扫信号U2D_1与第n1反扫信号D2U_1。第n输出单元120耦接第n1双向输入单元110,并接收第一输入信号与栅极低电压VGL。第n2双向输入单元130接收第n-1发光信号EM(n-1)、第n+1发光信号EM(n+1)及第n2双向控制信号以输出第n2输入信号,其中,第n2双向控制信号包括第n2正扫信号U2D_2与第n2反扫信号D2U_2。第n控制单元140耦接第n1双向输入单元110、第n2双向输入单元130及第n输出单元120,以接收第n1输入信号及第n2输入信号,此外第n控制单元140还接收第一时钟信号Enb、栅极低电压VGL以及栅极高电压VGH,并据以输出第n控制信号,第n输出单元120根据第n1输入信号、栅极低电压VGL及第n控制信号输出第n级发光信号EM(n)。
其中,当发光控制电路为正向扫描时,第n1正扫信号U2D_1接收该第一时钟信号Enb,第n1反扫信号D2U_1接收栅极高电压VGH,第n2正扫信号U2D_2接收栅极低电压VGL,第n2反扫信号D2U_2接收栅极高电压VGH;当发光控制电路为反向扫描时,第n1正扫信号U2D_1接收栅极高电压VGH,第n1反扫信号D2U_1接收第一时钟信号Enb,第n2正扫信号U2D_2接收栅极高电压VGH,第n2反扫信号D2U_2接收栅极低电压VGL。当然,于其他实施例中,第n2正扫信号U2D_2与第n2反扫信号D2U_2也可共用其他级的电路信号,以达到窄边框的效果。
如此,第n级发光控制单元100通过第n2双向输入单元130耦接用于稳压的第n控制单元140,并通过第n2正扫信号U2D_2、第n2反扫信号D2U_2切换达到双向扫描稳压的效果,并且第n2双向输入单元130接收第n-1级发光信号EM(n-1)与第n+1级发光信号EM(n+1),而可提前关闭或者打开第n控制单元140中用于稳压的元件,可避免现有技术中的耦合现象。
于本实施例中,第n1双向输入单元110通过第一节点Q与第n输出单元120电连接,第n1双向输入单元110包括第一P型晶体管T1与第二P型晶体管T2,第一P型晶体管T1的栅极接收第n1正扫信号U2D_1,第一P型晶体管T1的源漏极的其中一极接收第n-1级发光信号EM(n-1),第一P型晶体管T1的源漏极的另一极电连接至第一节点Q,第二P型晶体管T2的栅极接收第n1反扫信号D2U_1,第二P型晶体管T2的源漏极的其中一极接收第n+1级发光信号EM(n+1),第二P型晶体管T2的源漏极的另一极电连接至第一节点Q。第n输出单元120包括第三P型晶体管T3,第三P型晶体管T3的栅极电连接至第一节点Q,第三P型晶体管T3的源漏极的其中一极接收栅极低电压VGL,第三P型晶体管T3的源漏极的另一极输出第n级发光信号EM(n)。第n控制单元130包含第四P型晶体管T4、第五P型晶体管T5、第六P型晶体管T6、第七P型晶体管T7、第八P型晶体管T8及第一电容C1。其中,第四P型晶体管T4的栅极电连接第n2双向输入单元130,第四P型晶体管T4的源漏极的其中一极耦接第一电容C1的一端并形成第二节点K,第四P型晶体管T4的源漏极的另一极耦接栅极高电压VGH,第一电容C1的另一端用以接收第一时钟信号Enb。第五P型晶体管T5的栅极耦接该第二节点K,第五P型晶体管T5的源漏极的其中一极耦接栅极低电压VGL,第五P型晶体管T5的源漏极的另一极耦接第六P型晶体管T6的源漏极的其中一极并形成第三节点P,第六P型晶体管T6的栅极耦接第一节点Q,第六P型晶体管T6的源漏极的另一极耦接栅极高电压VGH,第七P型晶体管T7的栅极耦接第三节点P,第七P型晶体管T7的源漏极的其中一极耦接第三P型晶体管T3的栅极,第七P型晶体管T7的源漏极的另一极耦接栅极高电压VGH,第八P型晶体管T8的栅极耦接第三节点P,第八P型晶体管T8的源漏极的其中一极耦接第三P型晶体管T3的源漏极的另一极,第八P型晶体管T8的源漏极的其中一极耦接栅极高电压VGH。
于本实施例中,第n2双向输入单元130包括第九P型晶体管T9与第十P型晶体管T10,第九P型晶体管T9的栅极接收第n2正扫信号U2D_2,第九P型晶体管T9的源漏极的其中一极接收第n-1级发光信号EM(n-1),第九P型晶体管T9的源漏极的另一极电连接至第四P型晶体管T4的栅极,第十P型晶体管T10的栅极接收第n2反扫信号D2U_2,第十P型晶体管T10的源漏极的其中一极接收第n+1级发光信号EM(n+1),第十P型晶体管T10的源漏极的另一极电连接至第四P型晶体管T4的栅极。第n级发光控制单元100还包括第二电容C2,第二电容C2的一端耦接第三P型晶体管T3的栅极,第二电容C2的另一端接收第二时钟信号Ena,第二时钟信号Ena与第一时钟信号Enb不同时为低电平。
如此,第n2双向输入单元130通过第n2正扫信号U2D_2、第n2反扫信号D2U_2切换及第n-1级发光信号EM(n-1)、第n+1级发光信号EM(n+1)来达到双向扫描稳压的效果,而可提前关闭或者打开第n控制单元140中用于稳压的晶体管第四P型晶体管T4,可避免现有技术中,第二时钟信号Ena、第一时钟信号Enb与第一节点Q处的电位发生耦合的现象。
图3为图2中第n级发光控制单元的信号时序图。请参照图3,第n级发光信号EM(n)于第一时钟信号Enb的两个下降沿之间致能,且于第一时钟信号Enb的后一个下降沿由高电平下降为第一电平,第一电平处于高电平与低电平之间,再于第二时钟信号Ena的紧邻该第一时钟信号Enb的后一个下降沿的下降沿,第n级发光信号EM(n)由第一电平下降为低电平。即第n级发光信号EM(n)从高电平状态转为低电平状态的过程中,具有第一电平这一中间态,而不是直接从高电平状态变为低电平状态。再如图3所示,第n-1级发光信号EM(n-1)、第n级发光信号EM(n)及第n+1级发光信号EM(n+1)依次致能。
值得注意的是,若n为大于1的自然数,则第n-1级发光信号EM(n-1)即为第n级发光信号EM(n)的上一级发光信号;若n=1,则第n-1级发光信号EM(n-1)为初始发光信号,而初始发光信号预存于发光控制电路中。
如上述所言,发光控制电路(未示出)用于提供发光电路所需的发光信号,对应的,发光电路(未示出)包括第1级发光单元至第N级发光单元,以分别接收对应的第1级发光信号至第N级发光信号,其中发光电路包括第n级发光单元200。图4为本发明发光电路的第n级发光单元的示意图。如图4所示,第n级发光单元200包括第n有机发光二极管OLED及多个P型晶体管,第n级发光单元200接收第n级发光信号EM(n)作为第n有机发光二极管OLED发光与否的依据之一,而最终是否发光,还需其他信号的共同作用,例如,如图4所示的其他信号:系统高电压OVDD、系统低电压OVSS、参考电压Vref、数据电压Vdata、扫描信号S1(n)、S2(n)及上一级的扫描信号S1(n+1)。
综上所述,本发明的第n级发光控制单元通过第n2双向输入单元耦接用于稳压的第n控制单元,并通过第n2正扫信号、第n2反扫信号切换达到双向扫描稳压的效果,并且第n2双向输入单元接收第n-1级发光信号与第n+1级发光信号,而可提前关闭或者打开第n控制单元中用于稳压的元件,可避免现有技术中的耦合现象。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (10)
1.一种发光控制电路,用于提供发光电路所需的发光信号,其特征在于,该发光控制电路由第1级发光控制单元至第N级发光控制单元级联而成,N为大于1的自然数,该第1级发光控制单元至该第N级发光控制单元分别用于提供第1级发光信号至第N级发光信号,其中该发光控制电路包括第n级发光控制单元,n为大于等于1且小于等于N的自然数,该第n级发光控制单元包括:
第n1双向输入单元,接收第n-1发光信号、第n+1发光信号及第n1双向控制信号,以输出第n1输入信号,该第n1双向控制信号包括第n1正扫信号与第n1反扫信号;
第n输出单元,耦接该第n1双向输入单元,接收该第一输入信号与栅极低电压;
第n2双向输入单元,接收第n-1发光信号、第n+1发光信号及第n2双向控制信号,以输出第n2输入信号,其中,该第n2双向控制信号包括第n2正扫信号与第n2反扫信号;以及
第n控制单元,该第n控制单元耦接该第n1双向输入单元、该第n2双向输入单元及该第n输出单元,以接收该第n1输入信号及该第n2输入信号,且该第n控制单元还接收第一时钟信号、栅极低电压以及栅极高电压,并据以输出第n控制信号,该第n输出单元根据该第n1输入信号、该栅极低电压及第n控制信号输出第n级发光信号;
其中,当该发光控制电路为正向扫描时,该第n1正扫信号接收该第一时钟信号,该第n1反扫信号接收该栅极高电压,该第n2正扫信号接收该栅极低电压,该第n2反扫信号接收该栅极高电压;当该发光控制电路为反向扫描时,该第n1正扫信号接收该栅极高电压,该第n1反扫信号接收该第一时钟信号,该第n2正扫信号接收该栅极高电压,该第n2反扫信号接收该栅极低电压。
2.如权利要求1所述的发光控制电路,其特征在于,该第n1双向输入单元通过第一节点与该第n输出单元电连接,该第n1双向输入单元包括第一P型晶体管与第二P型晶体管,该第一P型晶体管的栅极接收该第n1正扫信号,该第一P型晶体管的源漏极的其中一极接收该第n-1级发光信号,该第一P型晶体管的源漏极的另一极电连接至该第一节点,该第二P型晶体管的栅极接收该第n1反扫信号,该第二P型晶体管的源漏极的其中一极接收该第n+1级发光信号,该第二P型晶体管的源漏极的另一极电连接至该第一节点。
3.如权利要求2所述的发光控制电路,其特征在于,该第n输出单元包括第三P型晶体管,该第三P型晶体管的栅极电连接至该第一节点,该第三P型晶体管的源漏极的其中一极接收该栅极低电压,该第三P型晶体管的源漏极的另一极输出该第n级发光信号。
4.如权利要求3所述的发光控制电路,其特征在于,该第n控制单元包含第四P型晶体管、第五P型晶体管、第六P型晶体管、第七P型晶体管、第八P型晶体管及第一电容。其中,该第四P型晶体管的栅极电连接该第n2双向输入单元,该第四P型晶体管的源漏极的其中一极耦接该第一电容的一端并形成第二节点,该第四P型晶体管的源漏极的另一极耦接栅极高电压,该第一电容的另一端用以接收该第一时钟信号。该第五P型晶体管的栅极耦接该第二节点,该第五P型晶体管的源漏极的其中一极耦接栅极低电压,该第五P型晶体管的源漏极的另一极耦接该第六P型晶体管的源漏极的其中一极并形成第三节点,该第六P型晶体管的栅极耦接该第一节点,该第六P型晶体管的源漏极的另一极耦接栅极高电压,该第七P型晶体管的栅极耦接该第三节点,该第七P型晶体管的源漏极的其中一极耦接该第三P型晶体管的栅极,该第七P型晶体管的源漏极的另一极耦接栅极高电压,该第八P型晶体管的栅极耦接该第三节点,该第八P型晶体管的源漏极的其中一极耦接该第三P型晶体管的源漏极的另一极,该第八P型晶体管的源漏极的其中一极耦接栅极高电压。
5.如权利要求4所述的发光控制电路,其特征在于,该第n2双向输入单元包括第九P型晶体管与第十P型晶体管,该第九P型晶体管的栅极接收该第n2正扫信号,该第九P型晶体管的源漏极的其中一极接收该第n-1级发光信号,该第九P型晶体管的源漏极的另一极电连接至该第四P型晶体管的栅极,该第十P型晶体管的栅极接收该第n2反扫信号,该第十P型晶体管的源漏极的其中一极接收该第n+1级发光信号,该第十P型晶体管的源漏极的另一极电连接至该第四P型晶体管的栅极。
6.如权利要求5所述的发光控制电路,其特征在于,该第n级发光控制单元还包括第二电容,该第二电容的一端耦接该第三P型晶体管的栅极,该第二电容的另一端接收第二时钟信号,该第二时钟信号与该第一时钟信号不同时为低电平。
7.如权利要求6所述的发光控制电路,其特征在于,该第n级发光信号于该第一时钟信号的两个下降沿之间致能,且于该第一时钟信号的后一个下降沿由高电平下降为第一电平,该第一电平处于高电平与低电平之间,再于该第二时钟信号的紧邻该第一时钟信号的后一个下降沿的下降沿,该第n级发光信号由该第一电平下降为该低电平。
8.如权利要求6所述的发光控制电路,其特征在于,该第n-1级发光信号、该第n级发光信号及该第n+1级发光信号依次致能。
9.如权利要求8所述的发光控制电路,其特征在于,该发光控制电路预存初始发光信号,当n=1时,该第n-1级发光信号为该初始发光信号。
10.如权利要求9所述的发光控制电路,其特征在于,该发光电路包括第1级发光单元至第N级发光单元,分别接收对应的该第1级发光信号至该第N级发光信号,其中该发光电路包括第n级发光单元,该第n级发光单元包括第n有机发光二极管,该第n级发光单元接收该第n级发光信号作为该第n有机发光二极管发光与否的依据之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710935663.6A CN107633816A (zh) | 2017-10-10 | 2017-10-10 | 一种发光控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710935663.6A CN107633816A (zh) | 2017-10-10 | 2017-10-10 | 一种发光控制电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107633816A true CN107633816A (zh) | 2018-01-26 |
Family
ID=61105002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710935663.6A Pending CN107633816A (zh) | 2017-10-10 | 2017-10-10 | 一种发光控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107633816A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111883048A (zh) * | 2020-08-11 | 2020-11-03 | 上海天马微电子有限公司 | 发光二极管阵列基板驱动电路、方法、模组、面板及装置 |
US11430532B2 (en) | 2020-02-06 | 2022-08-30 | Au Optronics Corporation | Gate driving circuit |
-
2017
- 2017-10-10 CN CN201710935663.6A patent/CN107633816A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11430532B2 (en) | 2020-02-06 | 2022-08-30 | Au Optronics Corporation | Gate driving circuit |
CN111883048A (zh) * | 2020-08-11 | 2020-11-03 | 上海天马微电子有限公司 | 发光二极管阵列基板驱动电路、方法、模组、面板及装置 |
CN111883048B (zh) * | 2020-08-11 | 2021-07-30 | 上海天马微电子有限公司 | 发光二极管阵列基板驱动电路、方法、模组、面板及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105405406B (zh) | 栅极驱动电路和使用栅极驱动电路的显示器 | |
CN105741781B (zh) | Amoled像素驱动电路及像素驱动方法 | |
CN104658484B (zh) | 显示装置、像素驱动电路及其驱动方法 | |
CN104715723B (zh) | 显示装置及其像素电路和驱动方法 | |
CN107274825A (zh) | 显示面板、显示装置、像素驱动电路及其控制方法 | |
CN105609041B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
CN108538241A (zh) | 像素电路及其驱动方法、显示装置 | |
CN104409038B (zh) | 栅极驱动电路及其单元和一种amoled显示器 | |
US20160064098A1 (en) | Shift register unit, method for driving the same, shift register and display device | |
CN109599062A (zh) | 像素电路及其驱动方法、显示装置 | |
CN106910468A (zh) | 显示面板、显示装置及像素电路的驱动方法 | |
CN110176217A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
CN108597438A (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 | |
CN105096818B (zh) | 显示装置及其像素电路、驱动方法 | |
US10290262B2 (en) | Scanning drive circuit and flat display device | |
CN104867442A (zh) | 一种像素电路及显示装置 | |
CN110010072A (zh) | 像素电路及其驱动方法、显示装置 | |
CN104637446B (zh) | 像素电路及其驱动方法和一种显示装置 | |
CN104751779A (zh) | 显示装置、oled像素驱动电路及其驱动方法 | |
CN107492351A (zh) | 显示装置、像素驱动电路及其驱动方法 | |
CN106782329B (zh) | 一种有机发光显示面板及其驱动方法 | |
CN205507290U (zh) | 触控显示模组、触控显示面板和装置 | |
CN108922474A (zh) | 一种像素补偿电路及其驱动方法、amoled显示面板 | |
CN105489154B (zh) | 一种显示装置及其驱动方法 | |
CN104464595A (zh) | 扫描驱动电路及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180126 |