TW201351883A - 移位暫存器電路 - Google Patents

移位暫存器電路 Download PDF

Info

Publication number
TW201351883A
TW201351883A TW102131563A TW102131563A TW201351883A TW 201351883 A TW201351883 A TW 201351883A TW 102131563 A TW102131563 A TW 102131563A TW 102131563 A TW102131563 A TW 102131563A TW 201351883 A TW201351883 A TW 201351883A
Authority
TW
Taiwan
Prior art keywords
transistor
electrically connected
gate
shift register
pull
Prior art date
Application number
TW102131563A
Other languages
English (en)
Other versions
TWI502893B (zh
Inventor
Kuo-Hua Hsu
Chun-Hsin Liu
Yung-Chih Chen
Chih-Ying Lin
Kuo-Chang Su
Yu-Chung Yang
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW102131563A priority Critical patent/TWI502893B/zh
Publication of TW201351883A publication Critical patent/TW201351883A/zh
Application granted granted Critical
Publication of TWI502893B publication Critical patent/TWI502893B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

一種具波形削角功能之移位暫存器電路，其包含複數級移位暫存器。每一級移位暫存器包含第一輸入單元、上拉單元、下拉電路、第二輸入單元、控制單元以及波形削角單元。第一輸入單元係用來根據第一閘極訊號輸出第一驅動控制電壓。上拉單元係用來根據第一驅動控制電壓上拉第二閘極訊號。下拉電路係用來下拉第一驅動控制電壓與第二閘極訊號。第二輸入單元係用來根據第一閘極訊號輸出第二驅動控制電壓。控制單元係用來根據第二驅動控制電壓與輔助訊號以產生控制訊號。波形削角單元係用來根據控制訊號對第二閘極訊號執行波形削角運作。

Description

移位暫存器電路
本發明係有關於一種移位暫存器電路，尤指一種具波形削角功能之移位暫存器電路。
液晶顯示裝置(Liquid Crystal Display；LCD)是目前廣泛使用的一種平面顯示器，其具有外型輕薄、省電以及無輻射等優點。液晶顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層內之液晶分子的排列狀態，用以改變液晶層的透光性，再配合背光模組所提供的光源以顯示影像。一般而言，液晶顯示裝置包含複數畫素單元、源極驅動器以及移位暫存器電路。源極驅動器係用來提供複數資料訊號至複數畫素單元。移位暫存器電路包含複數級移位暫存器以產生複數閘極訊號饋入複數畫素單元，據以控制複數資料訊號的寫入運作。因此，移位暫存器電路即為控制資料訊號寫入操作的關鍵性元件。
第1圖為習知移位暫存器電路的示意圖。如第1圖所示，移位暫存器電路100包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器111、第N級移位暫存器112以及第(N+1)級移位暫存器113。每一級移位暫存器係用來根據第一時脈CK1與反相於第一時脈CK1之第二時脈CK2以產生對應閘極訊號饋入至對應閘極線，譬如第(N-1)級移位暫存器111係用來產生閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器112係用來產生閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器113係用來產生閘極訊號SGn+1饋入至閘極線GLn+1。第N級移位暫存器112包含上拉單元120、輸 入單元130、儲能單元125、放電單元140、下拉單元150以及控制單元160。上拉單元120係用來根據驅動控制電壓VQn以上拉閘極訊號SGn。放電單元140與下拉單元150係用來根據控制單元160所產生之下拉控制訊號以分別下拉驅動控制電壓VQn與閘極訊號SGn。
在移位暫存器電路100的運作中，複數級移位暫存器提供具週期性脈波之複數閘極訊號至複數畫素單元，用來將複數資料訊號寫入為複數畫素電壓。然而，複數閘極訊號之每一脈波實質上為理想方波，所以每一脈波之降緣可經由畫素單元之寄生電容的耦合運作而下拉所寫入之畫素電壓，此即饋通效應(Feed-through effect)，其易導致影像閃爍(Image Flicker)的現象，因而降低顯示品質。
依據本發明之實施例，其揭露一種用來提供複數閘極訊號至複數閘極線之具波形削角功能的移位暫存器電路。此種移位暫存器電路包含複數級移位暫存器，其中第N級移位暫存器包含第一輸入單元、上拉單元、下拉電路、第二輸入單元、控制單元、波形削角單元以及下拉單元。第一輸入單元電連接於第(N-1)級移位暫存器以接收第(N-1)閘極訊號，用來根據第(N-1)閘極訊號輸出第一驅動控制電壓。上拉單元電連接於第一輸入單元與第N閘極線，用來根據第一驅動控制電壓與系統時脈以上拉第N閘極訊號，其中第N閘極線係用以傳輸第N閘極訊號。下拉電路電連接於第一輸入單元與上拉單元，用來下拉第一驅動控制電壓與第N閘極訊號。第二輸入單元電連接於第(N-1)級移位暫存器以接收第(N-1)閘極訊號，用來根據第(N-1)閘極訊號輸出第二驅動控制電壓。控制單元電連接於第二輸入單元，用來根據第二驅動控制電壓與輔助訊號以產生控制訊號。波形削角單元電連接於控制單元與第N閘極線，用來根據控制訊號對第N閘極訊號執行波形削角運作。下拉單元電連接於第(N+1)級移位暫存器以接收第(N+1)閘極訊號，用來根據第(N+1)閘極 訊號以下拉第二驅動控制電壓。
依據本發明之實施例，其另揭露一種用來提供複數閘極訊號至複數閘極線之具波形削角功能的移位暫存器電路。此種移位暫存器電路包含複數級移位暫存器，其中第N級移位暫存器包含輸入單元、上拉單元、下拉電路、控制單元以及波形削角單元。輸入單元電連接於第(N-1)級移位暫存器以接收第(N-1)閘極訊號，用來根據第(N-1)閘極訊號輸出驅動控制電壓。上拉單元電連接於輸入單元與第N閘極線，用來根據驅動控制電壓與系統時脈以上拉第N閘極訊號，其中第N閘極線係用以傳輸第N閘極訊號。下拉電路電連接於輸入單元與上拉單元，用來下拉驅動控制電壓與第N閘極訊號。控制單元電連接於輸入單元，用來根據驅動控制電壓與輔助訊號以產生控制訊號。波形削角單元電連接於控制單元與第N閘極線，用來根據控制訊號對第N閘極訊號執行波形削角運作。
依據本發明之實施例，其另揭露一種用來提供複數閘極訊號至複數閘極線之具波形削角功能的移位暫存器電路。此種移位暫存器電路包含複數級移位暫存器，其中第N級移位暫存器包含輸入單元、上拉單元、下拉電路、控制單元以及波形削角單元。輸入單元電連接於第(N-1)級移位暫存器以接收第(N-1)閘極訊號，用來根據第(N-1)閘極訊號輸出驅動控制電壓。上拉單元電連接於輸入單元與第N閘極線，用來根據驅動控制電壓與系統時脈以上拉第N閘極訊號，其中第N閘極線係用以傳輸第N閘極訊號。下拉電路電連接於輸入單元與上拉單元，用來下拉驅動控制電壓與第N閘極訊號。波形削角單元電連接於該輸入單元與該第N閘極線，用來根據一輔助訊號與該驅動控制電壓對該第N閘極訊號執行波形削角運作。
100、200、400、500、700、800、1000‧‧‧移位暫存器電路
111、211、411、511、711、811、1011‧‧‧第(N-1)級移位暫存器
112、212、412、512、712、812、1012‧‧‧第N級移位暫存器
113、213、413、513、713、813、1013‧‧‧第(N+1)級移位暫存器
120、220、520、820‧‧‧上拉單元
125、225、525、825‧‧‧儲能單元
130、530、830、230、280‧‧‧輸入單元
140‧‧‧放電單元
150、250、450、255、455、290、460、550、555、750、755、760、850、855、1050、1055、1060‧‧‧下拉單元
160、245、445、545、745、285、585、845、1045‧‧‧控制單元
221、521、231、531、246、446、748、247、447、749、251、451、547、747、256、456、546、746、448、281、586、286、596、291、556、756、296、551、751、449、461、821、831、896、846、847、851、856、1046、1047、1048、1049、1051、1056、1061‧‧‧電晶體
226、526、826‧‧‧電容
240、440、540、740、1040‧‧‧下拉電路
295、595、895‧‧‧波形削角單元
GLn-1、GLn、GLn+1‧‧‧閘極線
CK1、CK2‧‧‧時脈
Saux‧‧‧輔助訊號
Sc1、Sc2‧‧‧控制訊號
SGn-2、SGn-1、SGn、SGn+1、SGn+2‧‧‧閘極訊號
T1、T2、T3、T4‧‧‧時段
Vh1~Vh5‧‧‧高電壓
VQn、VQn1、VQn2‧‧‧驅動控制電壓
Vss‧‧‧低電源電壓
第1圖為習知移位暫存器電路的示意圖。
第2圖為本發明第一實施例之移位暫存器電路的示意圖。
第3圖為第2圖之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。
第4圖為本發明第二實施例之移位暫存器電路的示意圖。
第5圖為本發明第三實施例之移位暫存器電路的示意圖。
第6圖為第5圖之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。
第7圖為本發明第四實施例之移位暫存器電路的示意圖。
第8圖為本發明第五實施例之移位暫存器電路的示意圖。
第9圖為第8圖之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。
第10圖為本發明第六實施例之移位暫存器電路的示意圖。
下文依本發明移位暫存器電路，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。
第2圖為本發明第一實施例之移位暫存器電路的示意圖。如第2圖所示，移位暫存器電路200包含複數級移位暫存器，為方便說明，移位暫存器電路200只顯示第(N-1)級移位暫存器211、第N級移位暫存器212以及第(N+1)級移位暫存器213，其中只有第N級移位暫存器212顯示內部功能單元架構，其餘級移位暫存器係類同於第N級移位暫存器212，所以不另贅述。在移位暫存器電路200的運作中，第(N-1)級移位暫存器211係用以提供閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器212係用以提供閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器213係用以提供閘極訊號SGn+1饋入至閘極線GLn+1。
第N級移位暫存器212包含上拉單元220、第一輸入單元230、 儲能單元225、下拉電路240、第二輸入單元280、第一控制單元285、第一下拉單元290以及波形削角單元295。第一輸入單元230電連接於第(N-1)級移位暫存器211，用來根據閘極訊號SGn-1輸出第一驅動控制電壓VQn1，所以第N級移位暫存器212係以閘極訊號SGn-1作為致能所需之啟始脈波訊號。儲能單元225電連接於第一輸入單元230與上拉單元220，用來儲存第一驅動控制電壓VQn1。上拉單元220電連接於第一輸入單元230與閘極線GLn，用來根據第一驅動控制電壓VQn1與第一時脈CK1以上拉閘極線GLn之閘極訊號SGn。下拉電路240包含第二控制單元245、第二下拉單元255與第三下拉單元250。第二控制單元245電連接於第一輸入單元230，用來根據第一驅動控制電壓VQn1與反相於第一時脈CK1之第二時脈CK2以產生第二控制訊號Sc2。第二下拉單元255電連接於第二控制單元245與閘極線GLn，用來根據第二控制訊號Sc2以下拉閘極訊號SGn。第三下拉單元250電連接於第二控制單元245與第一輸入單元230，用來根據第二控制訊號Sc2以下拉第一驅動控制電壓VQn1。
第二輸入單元280電連接於第(N-1)級移位暫存器211，用來根據閘極訊號SGn-1輸出第二驅動控制電壓VQn2。第一控制單元285電連接於第二輸入單元280，用來根據第二驅動控制電壓VQn2與輔助訊號Saux以產生第一控制訊號Sc1。第一下拉單元290電連接於第(N+1)級移位暫存器213與第二輸入單元280，用來根據閘極訊號SGn+1以下拉第二驅動控制電壓VQn2。波形削角單元295電連接於第一控制單元285與閘極線GLn，用來根據第一控制訊號Sc1對閘極訊號SGn執行波形削角運作。
在第2圖的實施例中，上拉單元220包含第一電晶體221，第一輸入單元230包含第二電晶體231，儲能單元225包含電容226，第二輸入單元280包含第三電晶體281，第一控制單元285包含第四電晶體286，第一下拉單元290包含第五電晶體291，波形削角單元295包含第六電晶體296，第二下拉單元255包含第七電晶體256，第三下拉單元250包含第八電晶體 251，第二控制單元245包含第九電晶體246與第十電晶體247。第一電晶體221至第十電晶體247係為薄膜電晶體(Thin Film Transistor)或場效電晶體(Field Effect Transistor)。
第一電晶體221包含第一端、第二端與閘極端，其中第一端用以接收第一時脈CK1，第二端電連接於閘極線GLn，閘極端電連接於第一輸入單元230。電容226電連接於第一電晶體221的閘極端與第二端之間。第二電晶體231包含第一端、第二端與閘極端，其中第一端電連接於第(N-1)級移位暫存器211以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於第一電晶體221之閘極端。第三電晶體281包含第一端、第二端與閘極端，其中第一端電連接於第(N-1)級移位暫存器211以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於第一控制單元285。第四電晶體286包含第一端、第二端與閘極端，其中第一端用以接收輔助訊號Saux，第二端電連接於波形削角單元295，閘極端電連接於第三電晶體281之第二端。第五電晶體291包含第一端、第二端與閘極端，其中第一端電連接於第三電晶體281之第二端，第二端用以接收低電源電壓Vss，閘極端電連接於第(N+1)級移位暫存器213以接收閘極訊號SGn+1。第六電晶體296包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，第二端用以接收低電源電壓Vss，閘極端電連接於第四電晶體286之第二端。
第七電晶體256包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第二控制單元245以接收第二控制訊號Sc2，第二端用以接收低電源電壓Vss。第八電晶體251包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體231之第二端，閘極端電連接於第二控制單元245以接收第二控制訊號Sc2，第二端用以接收低電源電壓Vss。第九電晶體246包含第一端、第二端與閘極端，其中第一端用以接收第二時脈CK2，閘極端電連接於第一端，第二端電連接於第七電晶體256之閘極端與第八電晶體251之閘極端。第十電晶體247包含第一端、第二端與閘 極端，其中第一端電連接於第九電晶體246之第二端，閘極端電連接於第二電晶體231之第二端，第二端用以接收低電源電壓Vss。
第3圖為第2圖之移位暫存器電路200的工作相關訊號波形示意圖，其中橫軸為時間軸。在第3圖中，由上往下的訊號分別為輔助訊號Saux、第一時脈CK1、第二時脈CK2、閘極訊號SGn-1、第一驅動控制電壓VQn1、第二驅動控制電壓VQn2、第一控制訊號Sc1、閘極訊號SGn以及閘極訊號SGn+1。如第3圖所示，於時段T1內，閘極訊號SGn-1由低準位電壓切換至高準位電壓，據以導通第二電晶體231與第三電晶體281，而第一驅動控制電壓VQn1與第二驅動控制電壓VQn2也就跟著上昇至第一高電壓Vh1，進而導通第一電晶體221與第四電晶體286。此時，電容226係用來儲存第一驅動控制電壓VQn1，而第一驅動控制電壓VQn1另會導通第十電晶體247以下拉第二控制訊號Sc2至低電源電壓Vss，進而截止第七電晶體256與第八電晶體251。
於時段T2內，閘極訊號SGn-1由高準位電壓下降至低準位電壓，據以截止第二電晶體231與第三電晶體281，進而使第一驅動控制電壓VQn1與第二驅動控制電壓VQn2均成為浮接電壓。同時，第一時脈CK1由低準位電壓切換至高準位電壓，所以可藉由第一電晶體221之元件電容耦合作用將第一驅動控制電壓VQn1由第一高電壓Vh1上拉至第二高電壓Vh2，並據以持續導通第一電晶體221，進而將閘極訊號SGn由低準位電壓上拉至第三高電壓Vh3。
於時段T3內，輔助訊號Saux由低準位電壓切換至高準位電壓，所以可藉由第四電晶體286之元件電容耦合作用將第二驅動控制電壓VQn2由第一高電壓Vh1上拉至第四高電壓Vh4，並據以持續導通第四電晶體286，進而將第一控制訊號Sc1由低準位電壓上拉至高準位電壓。此時，第一控制訊號Sc1會導通第六電晶體296，而閘極訊號SGn即於時段T3內從第三高電壓Vh3下降至第五高電壓Vh5。
於時段T4內，第一時脈CK1由高準位電壓切換至低準位電壓，所以閘極訊號SGn也跟著從第五高電壓Vh5切換至低準位電壓，而藉由電容226的耦合作用，第一驅動控制電壓VQn1也被下拉至低準位電壓，第十電晶體247因而截止。同時，由於第二時脈CK2由低準位電壓切換至高準位電壓，進而使第二控制訊號Sc2切換為高準位電壓，所以第七電晶體256與第八電晶體251切換為導通狀態，據以將閘極訊號SGn與第一驅動控制電壓VQn1下拉至低準位電壓。此外，第(N+1)級移位暫存器213則利用閘極訊號SGn作為致能所需之啟始脈波訊號，而於時段T4內產生高準位之閘極訊號SGn+1，使第五電晶體291於時段T4內導通，進而將第二驅動控制電壓VQn2從第四高電壓Vh4下拉至低電源電壓Vss。請注意，閘極訊號SGn的降緣係從第五高電壓Vh5下降至低準位電壓，而非從第三高電壓Vh3下降至低準位電壓，所以可顯著縮小其降緣之壓差，據以減少饋通效應，亦即可減輕畫面閃爍現象以提高影像顯示品質。
第4圖為本發明第二實施例之移位暫存器電路的示意圖。如第4圖所示，移位暫存器電路400包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器411、第N級移位暫存器412及第(N+1)級移位暫存器413。第N級移位暫存器412類似於第2圖所示之第N級移位暫存器212，主要差異在於將下拉電路240置換為下拉電路440。下拉電路440包含第二控制單元445、第二下拉單元455、第三下拉單元450以及第四下拉單元460。第二控制單元445電連接於第一輸入單元230，用來根據第一驅動控制電壓VQn1與第二時脈CK2以產生第二控制訊號Sc2。第二下拉單元455電連接於第二控制單元445與閘極線GLn，用來根據第二控制訊號Sc2以下拉閘極訊號SGn。第三下拉單元450電連接於第二控制單元445與第一輸入單元230，用來根據第二控制訊號Sc2以下拉第一驅動控制電壓VQn1。第四下拉單元460電連接於第(N+1)級移位暫存器413與閘極線GLn，用來根據閘極訊號SGn+1以下拉閘極訊號SGn。
在第4圖的實施例中，第二下拉單元455包含第七電晶體456，第三下拉單元450包含第八電晶體451，第二控制單元445包含第九電晶體446、第十電晶體447、第十一電晶體448與第十二電晶體449，第四下拉單元460包含第十三電晶體461。第七電晶體456至第十三電晶體461係為薄膜電晶體或場效電晶體。第七電晶體456包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第二控制單元445以接收第二控制訊號Sc2，第二端用以接收低電源電壓Vss。第八電晶體451包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體231之第二端，閘極端電連接於第二控制單元445以接收第二控制訊號Sc2，第二端用以接收低電源電壓Vss。
第九電晶體446包含第一端、第二端與閘極端，其中第一端用以接收第二時脈CK2，第二端電連接於第七電晶體456之閘極端與第八電晶體451之閘極端。第十電晶體447包含第一端、第二端與閘極端，其中第一端電連接於第九電晶體446之第二端，閘極端電連接於第二電晶體231之第二端，第二端用以接收低電源電壓Vss。第十一電晶體448包含第一端、第二端與閘極端，其中第一端用以接收第二時脈CK2，閘極端電連接於第一端，第二端電連接於第九電晶體446之閘極端。第十二電晶體449包含第一端、第二端與閘極端，其中第一端電連接於第十一電晶體448之第二端，閘極端電連接於第二電晶體231之第二端，第二端用以接收低電源電壓Vss。第十三電晶體461包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第(N+1)級移位暫存器413以接收閘極訊號SGn+1，第二端用以接收低電源電壓Vss。
移位暫存器電路400的工作相關訊號波形係同於第3圖所示之訊號波形。在移位暫存器電路400的運作中，於時段T4內，第十三電晶體461可根據閘極訊號SGn+1以下拉閘極訊號SGn，亦即第七電晶體456與第十三電晶體461均用來下拉閘極訊號SGn。第二控制單元445之內部結構係為習 知電路，所以不再贅述其工作原理。
第5圖為本發明第三實施例之移位暫存器電路的示意圖。如第5圖所示，移位暫存器電路500包含複數級移位暫存器，為方便說明，移位暫存器電路500只顯示第(N-1)級移位暫存器511、第N級移位暫存器512以及第(N+1)級移位暫存器513，其中只有第N級移位暫存器512顯示內部功能單元架構，其餘級移位暫存器係類同於第N級移位暫存器512，所以不另贅述。在移位暫存器電路500的運作中，第(N-1)級移位暫存器511係用以提供閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器512係用以提供閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器513係用以提供閘極訊號SGn+1饋入至閘極線GLn+1。
第N級移位暫存器512包含上拉單元520、輸入單元530、儲能單元525、下拉電路540、第一控制單元585以及波形削角單元595。輸入單元530電連接於第(N-1)級移位暫存器511，用來根據閘極訊號SGn-1輸出驅動控制電壓VQn，所以第N級移位暫存器512係以閘極訊號SGn-1作為致能所需之啟始脈波訊號。儲能單元525電連接於輸入單元530與上拉單元520，用來儲存驅動控制電壓VQn。上拉單元520電連接於輸入單元530與閘極線GLn，用來根據驅動控制電壓VQn與第一時脈CK1以上拉閘極線GLn之閘極訊號SGn。
下拉電路540包含第二控制單元545、第一下拉單元555與第二下拉單元550。第二控制單元545電連接於輸入單元530，用來根據驅動控制電壓VQn與反相於第一時脈CK1之第二時脈CK2以產生第二控制訊號Sc2。第一下拉單元555電連接於第二控制單元545與閘極線GLn，用來根據第二控制訊號Sc2以下拉閘極訊號SGn。第二下拉單元550電連接於第二控制單元545與輸入單元530，用來根據第二控制訊號Sc2以下拉驅動控制電壓VQn。第一控制單元585電連接於輸入單元530，用來根據驅動控制電壓VQn與輔助訊號Saux以產生第一控制訊號Sc1。波形削角單元595電連接於第一 控制單元585與閘極線GLn，用來根據第一控制訊號Sc1對閘極訊號SGn執行波形削角運作。
在第5圖的實施例中，上拉單元520包含第一電晶體521，輸入單元530包含第二電晶體531，儲能單元525包含電容526，第一控制單元585包含第三電晶體586，波形削角單元595包含第四電晶體596，第一下拉單元555包含第五電晶體556，第二下拉單元550包含第六電晶體551，第二控制單元545包含第七電晶體546與第八電晶體547。第一電晶體521至第八電晶體547係為薄膜電晶體或場效電晶體。
第一電晶體521包含第一端、第二端與閘極端，其中第一端用以接收第一時脈CK1，第二端電連接於閘極線GLn，閘極端電連接於輸入單元530。電容526電連接於第一電晶體521的閘極端與第二端之間。第二電晶體531包含第一端、第二端與閘極端，其中第一端電連接於第(N-1)級移位暫存器511以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於第一電晶體521之閘極端。第三電晶體586包含第一端、第二端與閘極端，其中第一端用以接收輔助訊號Saux，第二端電連接於波形削角單元595，閘極端電連接於第二電晶體531之第二端。第四電晶體596包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，第二端用以接收低電源電壓Vss，閘極端電連接於第三電晶體586之第二端。
第五電晶體556包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第二控制單元545以接收第二控制訊號Sc2，第二端用以接收低電源電壓Vss。第六電晶體551包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體531之第二端，閘極端電連接於第二控制單元545以接收第二控制訊號Sc2，第二端用以接收低電源電壓Vss。第七電晶體546包含第一端、第二端與閘極端，其中第一端用以接收第二時脈CK2，閘極端電連接於第一端，第二端電連接於第五電晶體556之閘極端與第六電晶體551之閘極端。第八電晶體547包含第一端、第二端與閘 極端，其中第一端電連接於第七電晶體546之第二端，閘極端電連接於第二電晶體531之第二端，第二端用以接收低電源電壓Vss。
第6圖為第5圖之移位暫存器電路500的工作相關訊號波形示意圖，其中橫軸為時間軸。在第6圖中，由上往下的訊號分別為輔助訊號Saux、第一時脈CK1、第二時脈CK2、閘極訊號SGn-1、驅動控制電壓VQn、第一控制訊號Sc1、閘極訊號SGn以及閘極訊號SGn+1。如第6圖所示，於時段T1內，閘極訊號SGn-1由低準位電壓切換至高準位電壓，據以導通第二電晶體531，而驅動控制電壓VQn也就跟著上昇至第一高電壓Vh1，進而導通第一電晶體521與第三電晶體586。此時，電容526係用來儲存驅動控制電壓VQn，而驅動控制電壓VQn另會導通第八電晶體547以下拉第二控制訊號Sc2至低電源電壓Vss，進而截止第五電晶體556與第六電晶體551。
於時段T2內，閘極訊號SGn-1由高準位電壓下降至低準位電壓，據以截止第二電晶體531，進而使驅動控制電壓VQn成為浮接電壓。同時，第一時脈CK1由低準位電壓切換至高準位電壓，所以可藉由第一電晶體521之元件電容耦合作用將驅動控制電壓VQn由第一高電壓Vh1上拉至第二高電壓Vh2，並據以持續導通第一電晶體521與第三電晶體586，進而將閘極訊號SGn由低準位電壓上拉至第三高電壓Vh3。
於時段T3內，輔助訊號Saux由低準位電壓切換至高準位電壓，所以可藉由第三電晶體586之元件電容耦合作用將驅動控制電壓VQn由第二高電壓Vh2上拉至第四高電壓Vh4，並據以持續導通第一電晶體521與第三電晶體586，進而將第一控制訊號Sc1由低準位電壓上拉至高準位電壓。請注意，第四高電壓Vh4與第二高電壓Vh2之電壓差係受第三電晶體586之元件電容大小所影響。此時，第一控制訊號Sc1會導通第四電晶體596，而閘極訊號SGn即於時段T3內從第三高電壓Vh3下降至第五高電壓Vh5。
於時段T4內，第一時脈CK1由高準位電壓切換至低準位電壓，所以閘極訊號SGn也跟著從第五高電壓Vh5切換至低準位電壓，而藉由電容 526的耦合作用，驅動控制電壓VQn也被下拉至低準位電壓，第八電晶體547因而截止。同時，由於第二時脈CK2由低準位電壓切換至高準位電壓，進而使第二控制訊號Sc2切換為高準位電壓，所以第五電晶體556與第六電晶體551切換為導通狀態，據以將閘極訊號SGn與驅動控制電壓VQn下拉至低準位電壓。此外，第(N+1)級移位暫存器513則利用閘極訊號SGn作為致能所需之啟始脈波訊號，而於時段T4內產生高準位之閘極訊號SGn+1。同理，閘極訊號SGn的降緣係從第五高電壓Vh5下降至低準位電壓，而非從第三高電壓Vh3下降至低準位電壓，所以可顯著縮小其降緣之壓差，據以減少饋通效應，亦即可減輕畫面閃爍現象以提高影像顯示品質。
第7圖為本發明第四實施例之移位暫存器電路的示意圖。如第7圖所示，移位暫存器電路700包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器711、第N級移位暫存器712及第(N+1)級移位暫存器713。第N級移位暫存器712類似於第5圖所示之第N級移位暫存器512，主要差異在於將下拉電路540置換為下拉電路740。下拉電路740包含第二控制單元745、第一下拉單元755、第二下拉單元750以及第三下拉單元760。第二控制單元745電連接於輸入單元530，用來根據驅動控制電壓VQn與第二時脈CK2以產生第二控制訊號Sc2。第一下拉單元755電連接於第二控制單元745與閘極線GLn，用來根據第二控制訊號Sc2以下拉閘極訊號SGn。第二下拉單元750電連接於第二控制單元745與輸入單元530，用來根據第二控制訊號Sc2以下拉驅動控制電壓VQn。第三下拉單元760電連接於第(N+1)級移位暫存器713與閘極線GLn，用來根據閘極訊號SGn+1以下拉閘極訊號SGn。
在第7圖的實施例中，第一下拉單元755包含第五電晶體756，第二下拉單元750包含第六電晶體751，第二控制單元745包含第七電晶體746、第八電晶體747、第九電晶體748與第十電晶體749，第三下拉單元760包含第十一電晶體761。第五電晶體756至第十一電晶體761係為薄膜電晶體或場效電晶體。第五電晶體756包含第一端、第二端與閘極端，其中第一 端電連接於閘極線GLn，閘極端電連接於第二控制單元745以接收第二控制訊號Sc2，第二端用以接收低電源電壓Vss。第六電晶體751包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體531之第二端，閘極端電連接於第二控制單元745以接收第二控制訊號Sc2，第二端用以接收低電源電壓Vss。
第七電晶體746包含第一端、第二端與閘極端，其中第一端用以接收第二時脈CK2，第二端電連接於第五電晶體756之閘極端與第六電晶體751之閘極端。第八電晶體747包含第一端、第二端與閘極端，其中第一端電連接於第七電晶體746之第二端，閘極端電連接於第二電晶體531之第二端，第二端用以接收低電源電壓Vss。第九電晶體748包含第一端、第二端與閘極端，其中第一端用以接收第二時脈CK2，閘極端電連接於第一端，第二端電連接於第七電晶體746之閘極端。第十電晶體749包含第一端、第二端與閘極端，其中第一端電連接於第九電晶體748之第二端，閘極端電連接於第二電晶體531之第二端，第二端用以接收低電源電壓Vss。第十一電晶體761包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第(N+1)級移位暫存器713以接收閘極訊號SGn+1，第二端用以接收低電源電壓Vss。
移位暫存器電路700的工作相關訊號波形係同於第6圖所示之訊號波形。在移位暫存器電路700的運作中，於時段T4內，第十一電晶體761可根據閘極訊號SGn+1以下拉閘極訊號SGn，亦即第五電晶體756與第十一電晶體761均用來下拉閘極訊號SGn。第二控制單元745之內部結構係為習知電路，所以不再贅述其工作原理。
第8圖為本發明第五實施例之移位暫存器電路的示意圖。如第8圖所示，移位暫存器電路800包含複數級移位暫存器，為方便說明，移位暫存器電路800只顯示第(N-1)級移位暫存器811、第N級移位暫存器812以及第(N+1)級移位暫存器813，其中只有第N級移位暫存器812顯示內部功能單 元架構，其餘級移位暫存器係與第N級移位暫存器812雷同，所以不另贅述。在移位暫存器電路800的運作中，第(N-1)級移位暫存器811係用以提供閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器812係用以提供閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器813係用以提供閘極訊號SGn+1饋入至閘極線GLn+1。
第N級移位暫存器812包含上拉單元820、輸入單元830、儲能單元825、下拉電路840、以及波形削角單元895。輸入單元830電連接於第(N-1)級移位暫存器811，用來根據閘極訊號SGn-1輸出驅動控制電壓VQn，所以第N級移位暫存器812係以閘極訊號SGn-1作為致能所需之啟始脈波訊號。儲能單元825電連接於輸入單元830與上拉單元820，用來儲存驅動控制電壓VQn。上拉單元820電連接於輸入單元830與閘極線GLn，用來根據驅動控制電壓VQn與第一時脈CK1以上拉閘極線GLn之閘極訊號SGn。
下拉電路840的結構以及工作原理與下拉電路540類似。下拉電路840包含第二控制單元845、第一下拉單元855與第二下拉單元850。第一控制單元845電連接於輸入單元830，用來根據驅動控制電壓VQn與反相於第一時脈CK1之第二時脈CK2以產生第一控制訊號Sc1。第一下拉單元855電連接於第二控制單元845與閘極線GLn，用來根據第一控制訊號Sc1以下拉閘極訊號SGn。第二下拉單元850電連接於第二控制單元845與輸入單元830，用來根據第一控制訊號Sc1以下拉驅動控制電壓VQn。波形削角單元895電連接於上拉單元820與閘極線GLn，用來根據輔助訊號Saux與驅動控制電壓VQn對閘極訊號SGn執行波形削角運作。
在第8圖的實施例中，上拉單元820包含第一電晶體821，輸入單元830包含第二電晶體831，儲能單元825包含電容826，波形削角單元895包含第三電晶體896，第一下拉單元855包含第四電晶體856，第二下拉單元850包含第五電晶體851，第一控制單元845包含第六電晶體846與第七電晶體847。第一電晶體821至第七電晶體847係為薄膜電晶體或場效電 晶體。
第一電晶體821包含第一端、第二端與閘極端，其中第一端用以接收第一時脈CK1，第二端電連接於閘極線GLn，閘極端電連接於輸入單元830。電容826電連接於第一電晶體821的閘極端與第二端之間。第二電晶體831包含第一端、第二端與閘極端，其中第一端電連接於第(N-1)級移位暫存器811以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於第一電晶體821之閘極端。第三電晶體896包含第一端、第二端與閘極端，其中第一端用以接收輔助訊號Saux，第二端電連接於閘極線GLn，閘極端電連接於第二電晶體831之第二端。
第四電晶體856包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第一控制單元845以接收第一控制訊號Sc1，第二端用以接收低電源電壓Vss。第五電晶體851包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體831之第二端，閘極端電連接於第一控制單元845以接收第一控制訊號Sc1，第二端用以接收低電源電壓Vss。第六電晶體846包含第一端、第二端與閘極端，其中第一端用以接收第二時脈CK2，閘極端電連接於第一端，第二端電連接於第四電晶體856之閘極端與第五電晶體851之閘極端。第七電晶體847包含第一端、第二端與閘極端，其中第一端電連接於第六電晶體846之第二端，閘極端電連接於第二電晶體831之第二端，第二端用以接收低電源電壓Vss。
第9圖為第8圖之移位暫存器電路800的工作相關訊號波形示意圖，其中橫軸為時間軸。在第9圖中，由上往下的訊號分別為輔助訊號Saux、第一時脈CK1、第二時脈CK2、閘極訊號SGn-1、驅動控制電壓VQn、閘極訊號SGn以及閘極訊號SGn+1。如第9圖所示，於時段T1內，閘極訊號SGn-1由低準位電壓切換至高準位電壓，據以導通第二電晶體831，而驅動控制電壓VQn也就跟著上昇至第一高電壓Vh1，進而導通第一電晶體821與第三電晶體896。此時，電容826係用來儲存驅動控制電壓VQn，而驅動控制電壓 VQn另會導通第七電晶體847以下拉第一控制訊號Sc1至低電源電壓Vss，進而截止第四電晶體856與第五電晶體851。
於時段T2內，閘極訊號SGn-1由高準位電壓下降至低準位電壓，據以截止第二電晶體831，進而使驅動控制電壓VQn成為浮接電壓。同時，第一時脈CK1由低準位電壓切換至高準位電壓，且此時輔助訊號Saux也由低準位電壓切換至高準位電壓，所以可藉由第一電晶體821與第三電晶體896之元件電容耦合作用將驅動控制電壓VQn由第一高電壓Vh1上拉至第二高電壓Vh2，並據以持續導通第一電晶體821與第三電晶體896，進而將閘極訊號SGn由低準位電壓上拉至第三高電壓Vh3。
於時段T3內，輔助訊號Saux由高準位電壓切換至低準位電壓，由於此時驅動控制電壓VQn為高準位，因此第三電晶體896會導通。如此輔助訊號Saux於時段T3內透過第四電晶體596將閘極訊號SGn從第三高電壓Vh3下拉至第四高電壓Vh4。
於時段T4內，第一時脈CK1由高準位電壓切換至低準位電壓，所以閘極訊號SGn也跟著從第四高電壓Vh4切換至低準位電壓，而藉由電容826的耦合作用，驅動控制電壓VQn也被下拉至低準位電壓，第七電晶體847因而截止。同時，由於第二時脈CK2由低準位電壓切換至高準位電壓，進而使第一控制訊號Sc1切換為高準位電壓，所以第四電晶體856與第五電晶體851切換為導通狀態，據以將閘極訊號SGn與驅動控制電壓VQn下拉至低準位電壓。此外，第(N+1)級移位暫存器813則利用閘極訊號SGn作為致能所需之啟始脈波訊號，而於時段T4內產生高準位之閘極訊號SGn+1。同理，閘極訊號SGn的降緣係從第四高電壓Vh4下降至低準位電壓，而非從第三高電壓Vh3下降至低準位電壓，所以可顯著縮小其降緣之壓差，據以減少饋通效應，亦即可減輕畫面閃爍現象以提高影像顯示品質。
第10圖為本發明第六實施例之移位暫存器電路的示意圖。如第10圖所示，移位暫存器電路1000包含複數級移位暫存器，其中只顯示第(N-1) 級移位暫存器1011、第N級移位暫存器1012及第(N+1)級移位暫存器1013。第N級移位暫存器1012類似於第8圖所示之第N級移位暫存器812，主要差異在於將下拉電路840置換為下拉電路1040。下拉電路1040包含第一控制單元1045、第一下拉單元1055、第二下拉單元1050以及第三下拉單元1060，下拉電路1040之結構及工作原理與下拉電路740類似，故不再贅述。在第10圖的實施例中，第一下拉單元1055包含第四電晶體1056，第二下拉單元1050包含第五電晶體1051，第一控制單元1045包含第六電晶體1046、第七電晶體1047、第八電晶體1048與第九電晶體1049，第三下拉單元1060包含第十電晶體1061。第四電晶體1056至第十電晶體1061係為薄膜電晶體或場效電晶體，且其耦接方式如第10圖所示，故不再贅述。
移位暫存器電路1000的工作相關訊號波形係同於第9圖所示之訊號波形。在移位暫存器電路1000的運作中，於時段T4內，第十電晶體1061可根據閘極訊號SGn+1以下拉閘極訊號SGn，亦即第四電晶體1056與第十電晶體1061均用來下拉閘極訊號SGn。第一控制單元1045之內部結構係為習知電路，所以不再贅述其工作原理。綜上所述，相較於習知移位暫存器電路，本發明移位暫存器電路可顯著縮小其輸出之閘極訊號的脈波降緣之壓差，據以減少饋通效應，亦即可減輕畫面閃爍現象以提高影像顯示品質。此外，在本發明移位暫存器電路的結構中，下拉電路並不限於上述實施例，任何可用來下拉驅動控制電壓與閘極訊號的電路均可取代上述實施例之下拉電路，而本發明移位暫存器電路並不會因不同下拉電路而影響其波形削角功能。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200‧‧‧移位暫存器電路
211‧‧‧第(N-1)級移位暫存器
212‧‧‧第N級移位暫存器
213‧‧‧第(N+1)級移位暫存器
220‧‧‧上拉單元
221、231、246、247、251、256、281、
286、291、296‧‧‧電晶體
225‧‧‧儲能單元
226‧‧‧電容
230、280‧‧‧輸入單元
240‧‧‧下拉電路
245、285‧‧‧控制單元
250、255、290‧‧‧下拉單元
295‧‧‧波形削角單元
GLn-1、GLn、GLn+1‧‧‧閘極線
CK1、CK2‧‧‧時脈
Saux‧‧‧輔助訊號
Sc1、Sc2‧‧‧控制訊號
SGn-2、SGn-1、SGn、SGn+1、SGn+2‧‧‧閘極訊號
VQn1、VQn2‧‧‧驅動控制電壓
Vss‧‧‧低電源電壓

Claims (9)

  1. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一輸入單元，電連接於該些級移位暫存器之一第(N-1)級移位暫存器以接收該些閘極訊號之一第(N-1)閘極訊號，用來根據該第(N-1)閘極訊號輸出一驅動控制電壓；一上拉單元，電連接於該輸入單元與該些閘極線之一第N閘極線，用來根據該驅動控制電壓與一第一時脈以上拉該些閘極訊號之一第N閘極訊號，其中該第N閘極線係用以傳輸該第N閘極訊號；一下拉電路，電連接於該輸入單元與該上拉單元，用來下拉該驅動控制電壓與該第N閘極訊號；以及一波形削角單元，電連接於該輸入單元與該第N閘極線，用來根據一輔助訊號與該驅動控制電壓對該第N閘極訊號執行波形削角運作；其中該第一時脈之電壓位準係和該輔助訊號之電壓位準同時上升，且該輔助訊號之電壓位準係較該第一時脈之電壓位準先下降。
  2. 如請求項1所述之移位暫存器電路，其中該第N級移位暫存器另包含：一電容，電連接於該輸入單元與該第N閘極線之間，用來儲存該驅動控制電壓。
  3. 如請求項1所述之移位暫存器電路，其中該輸入單元包含一電晶體，該電晶體包含：一第一端，電連接於該第(N-1)級移位暫存器以接收該第(N-1)閘極訊號；一閘極端，電連接於該電晶體之第一端；以及 一第二端，電連接於該上拉單元、該下拉電路與該波形削角單元。
  4. 如請求項1所述之移位暫存器電路，其中該上拉單元包含一電晶體，該電晶體包含：一第一端，用以接收該第一時脈；一閘極端，電連接於該輸入單元以接收該驅動控制電壓；以及一第二端，電連接於該第N閘極線。
  5. 如請求項1所述之移位暫存器電路，其中該波形削角單元包含一電晶體，該電晶體包含：一第一端，用以接收該輔助訊號；一閘極端，電連接於該輸入單元以接收該驅動控制電壓；以及一第二端，電連接於該第N閘極線。
  6. 如請求項1所述之移位暫存器電路，其中該下拉電路包含：一第一控制單元，電連接於該輸入單元，用來根據該驅動控制電壓與反相於該第一時脈之一第二時脈以產生一第一控制訊號；一第一下拉單元，電連接於該第一控制單元與該第N閘極線，用來根據該第一控制訊號以下拉該第N閘極訊號；以及一第二下拉單元，電連接於該第一控制單元與該輸入單元，用來根據該第一控制訊號以下拉該驅動控制電壓。
  7. 如請求項6所述之移位暫存器電路，其中：該第一控制單元包含：一第一電晶體，包含一第一端、一第二端與一閘極端，其中該第一端用以接收該第二時脈，該閘極端電連接於該第一電晶體之第一 端，該第二端電連接於該第一下拉單元與該第二下拉單元；以及一第二電晶體，包含一第一端、一第二端與一閘極端，其中該第一端電連接於該第一電晶體之第二端，該閘極端電連接於該輸入單元以接收該驅動控制電壓，該第二端用來接收一低電源電壓；該第一下拉單元包含：一第三電晶體，包含一第一端、一第二端與一閘極端，其中該第一端電連接於該第N閘極線，該閘極端電連接於該第一電晶體之第二端以接收該第一控制訊號，該第二端用來接收該低電源電壓；以及該第二下拉單元包含：一第四電晶體，包含一第一端、一第二端與一閘極端，其中該第一端電連接於該輸入單元，該閘極端電連接於該第一電晶體之第二端以接收該第一控制訊號，該第二端用來接收該低電源電壓。
  8. 如請求項6所述之移位暫存器電路，其中該下拉電路另包含：一第三下拉單元，電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收該些閘極訊號之一第(N+1)閘極訊號，用來根據該第(N+1)閘極訊號以下拉該第N閘極線之該第N閘極訊號。
  9. 如請求項8所述之移位暫存器電路，其中：該第一控制單元包含：一第一電晶體，包含一第一端、一第二端與一閘極端，其中該第一端用以接收該第二時脈，該第二端電連接於該第一下拉單元與該第二下拉單元；一第二電晶體，包含一第一端、一第二端與一閘極端，其中該第一端電連接於該第一電晶體之第二端，該閘極端電連接於該輸入單 元以接收該驅動控制電壓，該第二端用來接收一低電源電壓；一第三電晶體，包含一第一端、一第二端與一閘極端，其中該第一端用以接收該第二時脈，該閘極端電連接於該第三電晶體之第一端，該第二端電連接於該第一電晶體之閘極端；以及一第四電晶體，包含一第一端、一第二端與一閘極端，其中該第一端電連接於該第三電晶體之第二端，該閘極端電連接於該輸入單元以接收該驅動控制電壓，該第二端用來接收該低電源電壓；該第一下拉單元包含：一第五電晶體，包含一第一端、一第二端與一閘極端，其中該第一端電連接於該第N閘極線，該閘極端電連接於該第一電晶體之第二端以接收該第一控制訊號，該第二端用來接收該低電源電壓；該第二下拉單元包含：一第六電晶體，包含一第一端、一第二端與一閘極端，其中該第一端電連接於該輸入單元，該閘極端電連接於該第一電晶體之第二端以接收該第一控制訊號，該第二端用來接收該低電源電壓；以及該第三下拉單元包含：一第七電晶體，包含一第一端、一第二端與一閘極端，其中該第一端電連接於該第N閘極線，該閘極端電連接於該第(N+1)級移位暫存器以接收該第(N+1)閘極訊號，該第二端用來接收該低電源電壓。
TW102131563A 2009-12-30 2010-10-21 移位暫存器電路 TWI502893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102131563A TWI502893B (zh) 2009-12-30 2010-10-21 移位暫存器電路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW98145953 2009-12-30
TW102131563A TWI502893B (zh) 2009-12-30 2010-10-21 移位暫存器電路

Publications (2)

Publication Number Publication Date
TW201351883A true TW201351883A (zh) 2013-12-16
TWI502893B TWI502893B (zh) 2015-10-01

Family

ID=44187577

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099135918A TWI425771B (zh) 2009-12-30 2010-10-21 移位暫存器電路
TW102131563A TWI502893B (zh) 2009-12-30 2010-10-21 移位暫存器電路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099135918A TWI425771B (zh) 2009-12-30 2010-10-21 移位暫存器電路

Country Status (2)

Country Link
US (1) US8098792B2 (zh)
TW (2) TWI425771B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514365B (zh) * 2014-04-10 2015-12-21 Au Optronics Corp 閘極驅動電路及移位暫存器
TWI788971B (zh) * 2021-08-25 2023-01-01 友達光電股份有限公司 顯示器
US11776969B2 (en) 2014-02-21 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101579082B1 (ko) * 2008-12-23 2015-12-22 삼성디스플레이 주식회사 게이트 구동회로 및 이의 구동 방법
TWI427591B (zh) * 2011-06-29 2014-02-21 Au Optronics Corp 閘極驅動電路
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
TWI476743B (zh) * 2012-01-20 2015-03-11 Innocom Tech Shenzhen Co Ltd 移位暫存器
CN102629461A (zh) * 2012-02-21 2012-08-08 北京京东方光电科技有限公司 移位寄存器、阵列基板驱动电路及显示装置
CN102682727B (zh) * 2012-03-09 2014-09-03 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
TWI475550B (zh) 2013-02-01 2015-03-01 Chunghwa Picture Tubes Ltd 產生削角訊號的掃描電路、液晶面板及產生削角訊號的方法
TWI520493B (zh) * 2013-02-07 2016-02-01 友達光電股份有限公司 移位暫存電路以及削角波形產生方法
TW201535975A (zh) 2014-03-10 2015-09-16 Chunghwa Picture Tubes Ltd 閘極驅動電路
CN104361869A (zh) * 2014-10-31 2015-02-18 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、驱动方法及显示装置
CN105405423B (zh) * 2015-12-15 2019-01-15 深圳市华星光电技术有限公司 栅极驱动装置及其阵列基板
CN105609137B (zh) * 2016-01-05 2019-06-07 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
CN105652535B (zh) * 2016-01-21 2018-09-11 武汉华星光电技术有限公司 一种栅极驱动电路及显示面板
CN105895045B (zh) * 2016-06-12 2018-02-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法
US10888721B2 (en) 2016-07-28 2021-01-12 Design West Technologies, Inc. Breath responsive powered air purifying respirator
CN106205538A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种goa驱动单元及驱动电路
CN107993603B (zh) * 2016-10-27 2023-08-18 合肥鑫晟光电科技有限公司 移位寄存单元、移位寄存器、栅极驱动电路、显示装置
CN106997753B (zh) * 2017-04-07 2019-07-12 深圳市华星光电技术有限公司 一种goa驱动电路
CN108257578A (zh) * 2018-04-16 2018-07-06 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动装置、显示装置
EP4134941A4 (en) * 2020-04-07 2023-04-05 BOE Technology Group Co., Ltd. SHIFT REGISTER CIRCUIT AND DRIVE METHOD THEREOF, GATE DRIVE CIRCUIT AND DISPLAY DEVICE

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438525B1 (ko) 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100797522B1 (ko) 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
KR100917009B1 (ko) 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
JP4693424B2 (ja) * 2005-01-18 2011-06-01 東芝モバイルディスプレイ株式会社 双方向シフトレジスタの駆動回路、双方向シフトレジスタ
TWI320564B (en) * 2005-08-25 2010-02-11 Au Optronics Corp A shift register driving method
US7310402B2 (en) 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
US7283603B1 (en) * 2006-04-07 2007-10-16 Au Optronics Corporation Shift register with four phase clocks
CN100583295C (zh) * 2007-02-09 2010-01-20 群康科技(深圳)有限公司 移位寄存器及液晶显示装置
TWI338900B (en) * 2007-08-07 2011-03-11 Au Optronics Corp Shift register array
TWI366194B (en) * 2008-06-06 2012-06-11 Au Optronics Corp Shift register
TWI398852B (zh) * 2008-06-06 2013-06-11 Au Optronics Corp 可降低時脈偶合效應之移位暫存器及移位暫存器單元
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
TWI400686B (zh) * 2009-04-08 2013-07-01 Au Optronics Corp 液晶顯示器之移位暫存器
TWI421881B (zh) * 2009-08-21 2014-01-01 Au Optronics Corp 移位暫存器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11776969B2 (en) 2014-02-21 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI514365B (zh) * 2014-04-10 2015-12-21 Au Optronics Corp 閘極驅動電路及移位暫存器
TWI788971B (zh) * 2021-08-25 2023-01-01 友達光電股份有限公司 顯示器

Also Published As

Publication number Publication date
TWI425771B (zh) 2014-02-01
US20110158377A1 (en) 2011-06-30
US8098792B2 (en) 2012-01-17
TW201123730A (en) 2011-07-01
TWI502893B (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
TWI502893B (zh) 移位暫存器電路
TWI437823B (zh) 移位暫存器電路
US7929658B2 (en) Shift register circuit having bi-directional transmission mechanism
TWI404332B (zh) 移位暫存器電路
TWI402814B (zh) 可抑制臨界電壓漂移之閘極驅動電路
US8331524B2 (en) Shift register circuit
US8019039B1 (en) Shift register circuit
TWI406503B (zh) 移位暫存器電路
WO2019134221A1 (zh) Goa电路
US8552958B2 (en) Method of driving a gate line, gate drive circuit for performing the method and display apparatus having the gate drive circuit
JP5710112B2 (ja) ゲート駆動回路
TWI400686B (zh) 液晶顯示器之移位暫存器
US8023613B2 (en) Shift register circuit and gate signal generation method thereof
US7843421B2 (en) Gate driver and driving method thereof in liquid crystal display
TWI406218B (zh) 高可靠度閘極驅動電路
WO2019227807A1 (zh) Goa电路
US20100097368A1 (en) Display device and driving method thereof
TWI427591B (zh) 閘極驅動電路
KR20110069970A (ko) 표시 패널
CN101976581B (zh) 移位寄存器电路
TWI411232B (zh) 移位暫存器電路
WO2018040484A1 (zh) 一种栅极驱动电路
TW201301289A (zh) 移位暫存器電路
TWI404029B (zh) 具低漏電流控制機制之閘極驅動電路
TWI419468B (zh) 移位暫存器電路