TW201301289A - 移位暫存器電路 - Google Patents

Abstract

一種移位暫存器電路包含複數級移位暫存器以提供複數閘極訊號，每一級移位暫存器包含輸入單元、電壓提昇單元、單向導通單元、驅動單元及下拉單元。輸入單元係用來根據第一輸入訊號以輸出前置驅動控制電壓。電壓提昇單元係用來根據系統時脈之昇緣以提昇前置驅動控制電壓。單向導通單元係用來對前置驅動控制電壓執行單向導通運作以輸出驅動控制電壓。驅動單元係用來根據驅動控制電壓與系統時脈以輸出對應閘極訊號。下拉單元係用來根據第二輸入訊號以下拉對應閘極訊號、驅動控制電壓及前置驅動控制電壓。

Description

移位暫存器電路

本發明係有關於一種移位暫存器電路，尤指一種具高驅動能力之移位暫存器電路。

液晶顯示裝置(Liquid Crystal Display；LCD)是目前廣泛使用的一種平面顯示器，其具有外型輕薄、省電以及低輻射等優點。液晶顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層內之液晶分子的排列狀態，據以改變液晶層的透光性，再配合背光模組所提供的光源以顯示影像。一般而言，液晶顯示裝置包含複數畫素單元、源極驅動器以及移位暫存器電路。源極驅動器係用來提供複數資料訊號至複數畫素單元。移位暫存器電路包含複數級移位暫存器以產生複數閘極訊號饋入複數畫素單元，從而控制複數資料訊號的寫入運作。因此，移位暫存器電路即為控制資料訊號寫入操作的關鍵性元件。

基本上，移位暫存器電路包含複數級移位暫存器，每一級移位暫存器具有用來根據驅動控制電壓以輸出閘極訊號的驅動單元，其中驅動控制電壓之第一次電壓提昇係利用前一級移位暫存器輸出之閘極訊號脈衝而進行，至於驅動控制電壓之第二次電壓提昇則利用系統時脈昇緣透過驅動單元之驅動電晶體的元件電容耦合效應而進行，亦即驅動電晶體係兼具閘極訊號輸出運作與驅動控制電壓提昇運作的功能。然而，在上述移位暫存器電路的習知設計中，驅動電晶體的元件電容耦合效應並無法有效地用來進行驅動控制電壓的第二次電壓提昇運作，亦即驅動控制電壓在第二次電壓提昇後仍無法達到足夠高電壓以使驅動單元具有高驅動能力與高訊號傳輸能力，所以液晶顯示裝置就無法提供高顯示品質。此外，若為降低液晶顯示裝置的製造成本而將移位暫存器電路整合於包含畫素陣列之顯示面板上，亦即基於GOA(Gate-driver On Array)架構將移位暫存器電路之複數級移位暫存器配合複數閘極線而依序設置於顯示面板之相當狹長的邊框區域，則驅動單元的低訊號傳輸能力係難以使液晶顯示裝置具有低溫開機快速啟動的優點。

依據本發明之實施例，揭露一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線。此種移位暫存器電路包含複數級移位暫存器，每一級移位暫存器包含輸入單元、電壓提昇單元、單向導通單元、儲能單元、驅動單元、及下拉單元。輸入單元係用來根據第一輸入訊號以輸出前置驅動控制電壓。電連接於輸入單元的電壓提昇單元係用來根據系統時脈之昇緣以提昇前置驅動控制電壓。電連接於電壓提昇單元的單向導通單元係用來對前置驅動控制電壓執行單向導通運作以輸出驅動控制電壓。電連接於單向導通單元的儲能單元係用來根據驅動控制電壓執行充電/放電程序。電連接於儲能單元與對應閘極線的驅動單元係用來根據驅動控制電壓與系統時脈以輸出對應閘極訊號至對應閘極線。電連接於儲能單元與對應閘極線的下拉單元係用來根據第二輸入訊號以下拉對應閘極訊號與驅動控制電壓。在上述移位暫存器電路的運作中，當下拉單元根據第二輸入訊號下拉驅動控制電壓時，下拉單元並透過單向導通單元的單向導通運作以下拉前置驅動控制電壓。

下文依本發明移位暫存器電路，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。

第1圖為本發明第一實施例之移位暫存器電路的示意圖。如第1圖所示，移位暫存器電路100包含複數級移位暫存器，為方便說明，移位暫存器電路100只顯示第(N-1)級移位暫存器101、第N級移位暫存器102以及第(N+1)級移位暫存器103，其中只有第N級移位暫存器102顯示內部功能單元架構，其餘級移位暫存器係類似於第N級移位暫存器102，不另贅述。在移位暫存器電路100的運作中，第N級移位暫存器102係用來根據第(N-1)級移位暫存器101產生之閘極訊號SGn-1、第(N+1)級移位暫存器103產生之閘極訊號SGn+1、第一系統時脈CK1及電源電壓Vss以產生閘極訊號SGn饋入至閘極線GLn，其餘級移位暫存器可同理類推。請注意，第1圖所示之第二系統時脈CK2係反相於第一系統時脈CK1，但移位暫存器電路100所進行之閘極訊號掃描運作並不限於上述二系統時脈機制，譬如亦可基於習知四系統時脈機制以進行閘極訊號掃描運作。

第N級移位暫存器102包含輸入單元110、電壓提昇單元115、單向導通單元120、儲能單元125、驅動單元130、下拉單元140、以及輔助單元180。電連接於第(N-1)級移位暫存器101之輸入單元110係用來根據閘極訊號SGn-1以輸出前置驅動控制電壓VPn。電連接於輸入單元110之電壓提昇單元115係用來根據第一系統時脈CK1之昇緣以提昇前置驅動控制電壓VPn。電連接於電壓提昇單元115之單向導通單元120係用來對前置驅動控制電壓VPn執行單向導通運作以輸出驅動控制電壓VQn。電連接於單向導通單元120之儲能單元125係用來根據驅動控制電壓VQn執行充電/放電程序，據以儲存驅動控制電壓VQn。電連接於儲能單元125與閘極線GLn之驅動單元130係用來根據驅動控制電壓VQn與第一系統時脈CK1以輸出閘極訊號SGn至閘極線GLn。電連接於第(N+1)級移位暫存器103、儲能單元125與閘極線GLn之下拉單元140係用來根據閘極訊號SGn+1以下拉閘極訊號SGn與驅動控制電壓VQn。當下拉單元140根據閘極訊號SGn+1下拉驅動控制電壓VQn時，下拉單元140並透過單向導通單元120的單向導通運作以下拉前置驅動控制電壓VPn。電連接於閘極線GLn的輔助單元180係用來在驅動單元130對閘極訊號SGn進行上拉運作之前，藉由漏電流機制將閘極訊號SGn拉低，據以使驅動單元130可更順利地執行上拉運作。

在第1圖的實施例中，輸入單元110包含第一電晶體111，電壓提昇單元115包含第一電容116，單向導通單元120包含第三電晶體121，儲能單元125包含第二電容126，驅動單元130包含第五電晶體131，下拉單元140包含第六電晶體141與第七電晶體142，輔助單元180包含輔助電晶體181。請注意，上述或以下所述之每一電晶體可為薄膜電晶體(Thin Film Transistor)、場效電晶體(Field Effect Transistor)或其他具開關切換功能的元件。

第一電晶體111包含第一端、第二端與閘極端，其中第一端與閘極端電連接於第(N-1)級移位暫存器101以接收閘極訊號SGn-1，第二端用來輸出前置驅動控制電壓VPn。第一電容116具有一電連接於第一電晶體111之第二端的第一端、及一用來接收第一系統時脈CK1的第二端。第三電晶體121包含第一端、第二端與閘極端，其中第一端與閘極端電連接於第一電容116之第一端，第二端用來輸出驅動控制電壓VQn。第二電容126具有一電連接於第三電晶體121之第二端的第一端、及一用來接收電源電壓Vss的第二端。第五電晶體131具有一用來接收第一系統時脈CK1的第一端、一電連接於第二電容126之第一端的閘極端、及一電連接於閘極線GLn的第二端。第六電晶體141包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第(N+1)級移位暫存器103以接收閘極訊號SGn+1，第二端用來接收電源電壓Vss。第七電晶體142包含第一端、第二端與閘極端，其中第一端電連接於第二電容126之第一端，閘極端電連接於第(N+1)級移位暫存器103以接收閘極訊號SGn+1，第二端用來接收電源電壓Vss。輔助電晶體181包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，第二端與閘極端均用來接收電源電壓Vss。

第2圖為第1圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。在第2圖中，由上往下的訊號分別為第一系統時脈CK1、第二系統時脈CK2、閘極訊號SGn-1、前置驅動控制電壓VPn、驅動控制電壓VQn、閘極訊號SGn、以及閘極訊號SGn+1。如第2圖所示，於時段T1內，閘極訊號SGn-1之高準位電壓可導通第一電晶體111，據以執行第一次電壓提昇而將前置驅動控制電壓VPn上拉至第一高電壓Vh1，並進而透過第三電晶體121將驅動控制電壓VQn上拉至約為第一高電壓Vh1。於時段T2內，第一系統時脈CK1之電壓昇緣可透過第一電容116之耦合效應以執行第二次電壓提昇而將前置驅動控制電壓VPn從第一高電壓Vh1提昇至第二高電壓Vh2，並進而透過第三電晶體121將驅動控制電壓VQn上拉至約為第二高電壓Vh2以導通第五電晶體131，從而輸出具高準位電壓之閘極訊號SGn。此外，於時段T1內，電源電壓Vss可透過輔助電晶體181之漏電流將閘極訊號SGn拉低，據以使第五電晶體131在時段T2內可更順利地導通以進行上拉運作。於時段T3內，閘極訊號SGn+1之高準位電壓可導通第六電晶體141以下拉閘極訊號SGn至電源電壓Vss，並導通第七電晶體142以下拉驅動控制電壓VQn至電源電壓Vss，同時亦透過第三電晶體121將前置驅動控制電壓VPn下拉至電源電壓Vss。於時段T4內，第一系統時脈CK1之電壓昇緣可透過第一電容116之耦合效應將前置驅動控制電壓VPn從電源電壓Vss上拉至第三高電壓Vh3，並進而透過第三電晶體121將驅動控制電壓VQn從電源電壓Vss上拉至約為第三高電壓Vh3。

請注意，由於第一電容116之耦合效應可據以進行高效率的第二次電壓提昇，故驅動控制電壓VQn在時段T2內可被提昇至約為系統時脈之高準位電壓的二倍，從而顯著提高驅動單元130的驅動能力以改善顯示品質，並可增強各級移位暫存器間的訊號傳輸能力以達到低溫開機快速啟動的目的。

第3圖為本發明第二實施例之移位暫存器電路的示意圖。如第3圖所示，移位暫存器電路200包含複數級移位暫存器，為方便說明，移位暫存器電路200只顯示第(N-1)級移位暫存器201、第N級移位暫存器202以及第(N+1)級移位暫存器203，其中只有第N級移位暫存器202顯示內部功能單元架構，其餘級移位暫存器係類似於第N級移位暫存器202，不另贅述。在移位暫存器電路200的運作中，第N級移位暫存器202係用來根據第(N-1)級移位暫存器201產生之閘極訊號SGn-1、第(N+1)級移位暫存器203產生之閘極訊號SGn+1、第一系統時脈CK1及電源電壓Vss以產生閘極訊號SGn饋入至閘極線GLn，其餘級移位暫存器可同理類推。請注意，第3圖所示之第二系統時脈CK2係反相於第一系統時脈CK1，但移位暫存器電路200所進行之閘極訊號掃描運作並不限於上述二系統時脈機制，譬如亦可基於習知四系統時脈機制以進行閘極訊號掃描運作。

第N級移位暫存器202係類似於第1圖所示之第N級移位暫存器102，主要差異在於將電壓提昇單元115置換為電壓提昇單元215，並將儲能單元125置換為儲能單元225。在第3圖的實施例中，電壓提昇單元215包含第二電晶體216，儲能單元225包含第四電晶體226。第二電晶體216包含第一端、第二端與閘極端，其中第一端及第二端均用來接收第一系統時脈CK1，閘極端電連接於第一電晶體111之第二端，故第二電晶體216之第一端電容(閘汲極電容)與第二端電容(閘源極電容)係被並聯，據以對前置驅動控制電壓VPn進行高效率的第二次電壓提昇。第四電晶體226包含第一端、第二端與閘極端，其中第一端及第二端均用來接收電源電壓Vss，閘極端電連接於第三電晶體121之第二端，故第四電晶體226之第一端電容(閘汲極電容)與第二端電容(閘源極電容)係被並聯以有效儲存驅動控制電壓VQn。基本上，第二電晶體216之閘源極電容與閘汲極電容之並聯電容係等效於第1圖所示之第一電容116，且第四電晶體226之閘源極電容與閘汲極電容之並聯電容係等效於第1圖所示之第二電容126，亦即移位暫存器電路200的運作實質上同於移位暫存器電路100的運作，所以移位暫存器電路200也具有高閘極訊號驅動能力以改善顯示品質，並具有高訊號傳輸能力以達到低溫開機快速啟動的目的。

第4圖為本發明第三實施例之移位暫存器電路的示意圖。如第4圖所示，移位暫存器電路300包含複數級移位暫存器，為方便說明，移位暫存器電路300只顯示第(N-1)級移位暫存器301、第N級移位暫存器302以及第(N+1)級移位暫存器303，其中只有第N級移位暫存器302顯示內部功能單元架構，其餘級移位暫存器係類似於第N級移位暫存器302，不另贅述。在移位暫存器電路300的運作中，第N級移位暫存器302係用來根據第(N-1)級移位暫存器301產生之啟始脈波訊號STn-1、第(N+1)級移位暫存器303產生之閘極訊號SGn+1、第一系統時脈CK1及電源電壓Vss以產生閘極訊號SGn與啟始脈波訊號STn，其餘級移位暫存器可同理類推。請注意，第4圖所示之第二系統時脈CK2係反相於第一系統時脈CK1，但移位暫存器電路300所進行之閘極訊號掃描運作並不限於上述二系統時脈機制，譬如亦可基於習知四系統時脈機制以進行閘極訊號掃描運作。

第N級移位暫存器302係類似於第1圖所示之第N級移位暫存器102，主要差異在於將輸入單元110置換為輸入單元310，將下拉單元140置換為下拉單元340，並另包含進位單元335。電連接於第(N-1)級移位暫存器301之輸入單元310係用來根據啟始脈波訊號STn-1以輸出前置驅動控制電壓VPn。電連接於儲能單元125之進位單元335係用來根據驅動控制電壓VQn與第一系統時脈CK1以輸出啟始脈波訊號STn。電連接於第(N+1)級移位暫存器303、儲能單元125、進位單元335與閘極線GLn之下拉單元340係用來根據閘極訊號SGn+1以下拉閘極訊號SGn、驅動控制電壓VQn與啟始脈波訊號STn。當下拉單元340根據閘極訊號SGn+1下拉驅動控制電壓VQn時，下拉單元340並透過單向導通單元120的單向導通運作以下拉前置驅動控制電壓VPn。在第4圖的實施例中，輸入單元310包含第一電晶體311，下拉單元340包含第六電晶體341、第七電晶體342與第八電晶體343，進位單元335包含第九電晶體336。

第一電晶體311包含第一端、第二端與閘極端，其中第一端與閘極端電連接於第(N-1)級移位暫存器301以接收啟始脈波訊號STn-1，第二端用來輸出前置驅動控制電壓VPn。第九電晶體336具有一用來接收第一系統時脈CK1的第一端、一電連接於第二電容126之第一端的閘極端、及一用來輸出啟始脈波訊號STn的第二端。第六電晶體341包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第(N+1)級移位暫存器303以接收閘極訊號SGn+1，第二端用來接收電源電壓Vss。第七電晶體342包含第一端、第二端與閘極端，其中第一端電連接於第二電容126之第一端，閘極端電連接於第六電晶體341之閘極端，第二端用來接收電源電壓Vss。第八電晶體343包含第一端、第二端與閘極端，其中第一端電連接於第九電晶體336之第二端，閘極端電連接於第六電晶體341之閘極端，第二端用來接收電源電壓Vss。在另一實施例中，第六電晶體341之閘極端係電連接於第(N+1)級移位暫存器303以接收啟始脈波訊號STn+1，亦即下拉單元340可根據啟始脈波訊號STn+1以下拉閘極訊號SGn、驅動控制電壓VQn、前置驅動控制電壓VPn與啟始脈波訊號STn。基本上，啟始脈波訊號STn-1之波形實質上同於閘極訊號SGn-1之波形，啟始脈波訊號STn之波形實質上同於閘極訊號SGn之波形，且啟始脈波訊號STn+1之波形實質上同於閘極訊號SGn+1之波形，亦即移位暫存器電路300的運作實質上同於移位暫存器電路100的運作，所以移位暫存器電路300也具有高閘極訊號驅動能力以改善顯示品質，並具有高訊號傳輸能力以達到低溫開機快速啟動的目的。

第5圖為本發明第四實施例之移位暫存器電路的示意圖。如第5圖所示，移位暫存器電路400包含複數級移位暫存器，為方便說明，移位暫存器電路400只顯示第(N-1)級移位暫存器401、第N級移位暫存器402以及第(N+1)級移位暫存器403，其中只有第N級移位暫存器402顯示內部功能單元架構，其餘級移位暫存器係類似於第N級移位暫存器402，不另贅述。在移位暫存器電路400的運作中，第N級移位暫存器402係用來根據第(N-1)級移位暫存器401產生之啟始脈波訊號STn-1、第(N+1)級移位暫存器403產生之閘極訊號SGn+1、第一系統時脈CK1及電源電壓Vss以產生閘極訊號SGn與啟始脈波訊號STn，其餘級移位暫存器可同理類推。請注意，第5圖所示之第二系統時脈CK2係反相於第一系統時脈CK1，但移位暫存器電路400所進行之閘極訊號掃描運作並不限於上述二系統時脈機制，譬如亦可基於習知四系統時脈機制以進行閘極訊號掃描運作。

第N級移位暫存器402係類似於第4圖所示之第N級移位暫存器302，主要差異在於將電壓提昇單元115置換為電壓提昇單元415，並將儲能單元125置換為儲能單元425。在第5圖的實施例中，電壓提昇單元415包含第二電晶體416，儲能單元425包含第四電晶體426。第二電晶體416包含第一端、第二端與閘極端，其中第一端及第二端均用來接收第一系統時脈CK1，閘極端電連接於第一電晶體311之第二端，故第二電晶體416之第一端電容(閘汲極電容)與第二端電容(閘源極電容)係被並聯，據以對前置驅動控制電壓VPn進行高效率的第二次電壓提昇。第四電晶體426包含第一端、第二端與閘極端，其中第一端及第二端均用來接收電源電壓Vss，閘極端電連接於第三電晶體121之第二端，故第四電晶體426之第一端電容(閘汲極電容)與第二端電容(閘源極電容)係被並聯以有效儲存驅動控制電壓VQn。基本上，第二電晶體416之閘源極電容與閘汲極電容之並聯電容係等效於第4圖所示之第一電容116，且第四電晶體426之閘源極電容與閘汲極電容之並聯電容係等效於第4圖所示之第二電容126，亦即移位暫存器電路400的運作實質上同於移位暫存器電路300的運作，所以移位暫存器電路400也具有高閘極訊號驅動能力以改善顯示品質，並具有高訊號傳輸能力以達到低溫開機快速啟動的目的。

綜上所述，在本發明移位暫存器電路的運作中，藉由電壓提昇單元的高效率第二次電壓提昇可將驅動控制電壓提昇至約為系統時脈之高準位電壓的二倍，從而顯著提高驅動單元的驅動能力以改善顯示品質，並可增強各級移位暫存器間的訊號傳輸能力以達到低溫開機快速啟動的目的。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300、400、500．．．移位暫存器電路

101．．．第(N-1)級移位暫存器

102．．．第N級移位暫存器

103．．．第(N+1)級移位暫存器

110．．．輸入單元

111、311．．．第一電晶體

115、215、415．．．電壓提昇單元

116．．．第一電容

120．．．單向導通單元

121．．．第三電晶體

125、225、425．．．儲能單元

126．．．第二電容

130．．．驅動單元

131．．．第五電晶體

140、340．．．下拉單元

141、341．．．第六電晶體

142、342．．．第七電晶體

180．．．輔助單元

181．．．輔助電晶體

216、416．．．第二電晶體

226、426．．．第四電晶體

335．．．進位單元

336．．．第九電晶體

343．．．第八電晶體

CK1．．．第一系統時脈

CK2．．．第二系統時脈

GLn-1、GLn、GLn+1．．．閘極線

SGn-2、SGn-1、SGn、SGn+1、SGn+2．．．閘極訊號

STn-2、STn-1、STn、STn+1．．．啟始脈波訊號

T1、T2、T3、T4．．．時段

Vh1．．．第一高電壓

Vh2．．．第二高電壓

Vh3．．．第三高電壓

VPn．．．前置驅動控制電壓

VQn．．．驅動控制電壓

Vss．．．電源電壓

第1圖為本發明第一實施例之移位暫存器電路的示意圖。

第2圖為第1圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。

第3圖為本發明第二實施例之移位暫存器電路的示意圖。

第4圖為本發明第三實施例之移位暫存器電路的示意圖。

第5圖為本發明第四實施例之移位暫存器電路的示意圖。

100．．．移位暫存器電路

101．．．第(N-1)級移位暫存器

102．．．第N級移位暫存器

103．．．第(N+1)級移位暫存器

110．．．輸入單元

111．．．第一電晶體

115．．．電壓提昇單元

116．．．第一電容

120．．．單向導通單元

121．．．第三電晶體

125．．．儲能單元

126．．．第二電容

130．．．驅動單元

131．．．第五電晶體

140．．．下拉單元

141．．．第六電晶體

142．．．第七電晶體

180．．．輔助單元

181．．．輔助電晶體

CK1．．．第一系統時脈

CK2．．．第二系統時脈

GLn-1、GLn、GLn+1．．．閘極線

SGn-2、SGn-1、SGn、SGn+1、SGn+2．．．閘極訊號

VPn．．．前置驅動控制電壓

VQn．．．驅動控制電壓

Vss．．．電源電壓

Claims (19)

1. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一輸入單元，用來根據一第一輸入訊號以輸出一前置驅動控制電壓；一電壓提昇單元，電連接於該輸入單元，該電壓提昇單元係用來根據一系統時脈之昇緣以提昇該前置驅動控制電壓；一單向導通單元，電連接於該電壓提昇單元，該單向導通單元係用來對該前置驅動控制電壓執行單向導通運作以輸出一驅動控制電壓；一儲能單元，電連接於該單向導通單元，該儲能單元係用來根據該驅動控制電壓執行一充電/放電程序；一驅動單元，電連接於該儲能單元與該些閘極線之一第N閘極線，該驅動單元係用來根據該驅動控制電壓與該系統時脈以輸出該些閘極訊號之一第N閘極訊號，其中該第N閘極線係用以傳輸該第N閘極訊號；以及一下拉單元，電連接於該儲能單元與該第N閘極線，該下拉單元係用來根據一第二輸入訊號以下拉該第N閘極訊號與該驅動控制電壓。
2. 如請求項1所述之移位暫存器電路，其中該輸入單元包含：一第一電晶體，具有一用來接收該第一輸入訊號的第一端、一電連接於該第一端的閘極端、及一用來輸出該前置驅動控制電壓的第二端。
3. 如請求項2所述之移位暫存器電路，其中該第一電晶體之第一端係電連接於該些級移位暫存器之一第(N-1)級移位暫存器以接收該些閘極訊號之一第(N-1)閘極訊號。
4. 如請求項1所述之移位暫存器電路，其中該電壓提昇單元包含：一第一電容，具有一電連接於該輸入單元與該單向導通單元的第一端、及一用來接收該系統時脈的第二端。
5. 如請求項1所述之移位暫存器電路，其中該電壓提昇單元包含：一第二電晶體，具有一電連接於該輸入單元與該單向導通單元的閘極端、一用來接收該系統時脈的第一端、及一電連接於該第一端的第二端。
6. 如請求項1所述之移位暫存器電路，其中該單向導通單元包含：一第三電晶體，具有一電連接於該輸入單元與該電壓提昇單元的第一端、一電連接於該第一端的閘極端、及一用來輸出該驅動控制電壓的第二端。
7. 如請求項1所述之移位暫存器電路，其中該儲能單元包含：一第二電容，具有一電連接於該單向導通單元與該驅動單元的第一端、及一用來接收一電源電壓的第二端。
8. 如請求項1所述之移位暫存器電路，其中該儲能單元包含：一第四電晶體，具有一電連接於該單向導通單元與該驅動單元的閘極端、一用來接收一電源電壓的第一端、及一電連接於該第一端的第二端。
9. 如請求項1所述之移位暫存器電路，其中該驅動單元包含：一第五電晶體，具有一電連接於該第N閘極線的第一端、一用來接收該驅動控制電壓的閘極端、及一用來輸出該第N閘極訊號的第二端。
10. 如請求項1所述之移位暫存器電路，其中該下拉單元包含：一第六電晶體，具有一電連接於該第N閘極線的第一端、一用來接收該第二輸入訊號的閘極端、及一用來接收一電源電壓的第二端；以及一第七電晶體，具有一電連接於該儲能單元與該驅動單元的第一端、一電連接於該第六電晶體之閘極端的閘極端、及一用來接收該電源電壓的第二端。
11. 如請求項10所述之移位暫存器電路，其中該第六電晶體之閘極端係電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收該些閘極訊號之一第(N+1)閘極訊號。
12. 如請求項1所述之移位暫存器電路，其中該第N級移位暫存器還包含：一進位單元，電連接於該儲能單元，該進位單元係用來根據該驅動控制電壓與該系統時脈以輸出一第N啟始脈波訊號；其中該下拉單元進一步用來根據該第二輸入訊號以下拉該第N啟始脈波訊號。
13. 如請求項12所述之移位暫存器電路，其中該輸入單元包含：一第一電晶體，包含一第一端、一第二端與一閘極端，其中該第一端電連接於該些級移位暫存器之一第(N-1)級移位暫存器以接收一第(N-1)啟始脈波訊號，該閘極端電連接於該第一端，該第二端用來輸出該前置驅動控制電壓。
14. 如請求項12所述之移位暫存器電路，其中該進位單元包含：一第九電晶體，具有一用來接收該系統時脈的第一端、一用來接收該驅動控制電壓的閘極端、及一用來輸出該第N啟始脈波訊號的第二端。
15. 如請求項14所述之移位暫存器電路，其中該下拉單元包含：一第六電晶體，具有一電連接於該第N閘極線的第一端、一用來接收該第二輸入訊號的閘極端、及一用來接收一電源電壓的第二端；一第七電晶體，具有一電連接於該儲能單元與該驅動單元的第一端、一電連接於該第六電晶體之閘極端的閘極端、及一用來接收該電源電壓的第二端；以及一第八電晶體，具有一電連接於該第九電晶體之第二端的第一端、一電連接於該第六電晶體之閘極端的閘極端、及一用來接收該電源電壓的第二端。
16. 如請求項15所述之移位暫存器電路，其中該第六電晶體之閘極端係電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收該些閘極訊號之一第(N+1)閘極訊號。
17. 如請求項15所述之移位暫存器電路，其中該第六電晶體之閘極端係電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收一第(N+1)啟始脈波訊號。
18. 如請求項1所述之移位暫存器電路，其中該第N級移位暫存器還包含：一輔助單元，電連接於該第N閘極線，該輔助單元係用來在該驅動單元對該第N閘極訊號進行一上拉運作之前，藉由漏電流機制將該第N閘極訊號拉低，據以使該驅動單元可更順利地執行該上拉運作。
19. 如請求項18所述之移位暫存器電路，其中該輔助單元包含：一輔助電晶體，包含一第一端、一第二端與一閘極端，其中該第一端電連接於該第N閘極線，該閘極端電連接於該第二端，該第二端用來接收一電源電壓。