TWI631568B - 移位暫存器電路及其操作方法 - Google Patents

移位暫存器電路及其操作方法 Download PDF

Info

Publication number
TWI631568B
TWI631568B TW106133965A TW106133965A TWI631568B TW I631568 B TWI631568 B TW I631568B TW 106133965 A TW106133965 A TW 106133965A TW 106133965 A TW106133965 A TW 106133965A TW I631568 B TWI631568 B TW I631568B
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
pull
circuit
control signal
Prior art date
Application number
TW106133965A
Other languages
English (en)
Other versions
TW201916057A (zh
Inventor
林煒力
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW106133965A priority Critical patent/TWI631568B/zh
Priority to CN201711120065.XA priority patent/CN107680552B/zh
Application granted granted Critical
Publication of TWI631568B publication Critical patent/TWI631568B/zh
Publication of TW201916057A publication Critical patent/TW201916057A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

一種移位暫存器電路，其包括上拉電路、主下拉電路、補償電路、上拉控制電路、下拉控制電路以及第一下拉電路。補償電路是用以根據補償電路的節點的電壓來輸出補償訊號。上拉控制電路與補償電路電性耦接，上拉控制電路是用以接收起始控制訊號以及補償訊號，上拉控制電路用以根據起始控制訊號以及補償訊號輸出上拉控制訊號至後級移位暫存器電路。下拉控制電路用以接收上拉控制訊號並輸出下拉控制訊號。第一下拉電路用以接收該下拉控制訊號，第一下拉電路根據下拉控制訊號決定是否將上拉控制訊號以及節點穩定於禁能電壓準位。

Description

移位暫存器電路及其操作方法
本發明係有關於一種移位暫存器電路，尤指一種可操作於低溫環境的移位暫存器電路及其操作方法。
液晶顯示器等顯示裝置通常包括有閘極驅動器以及多個畫素元件，顯示裝置藉由閘極驅動器逐列的驅動多個畫素元件，被驅動的多個畫素元件根據接收的顯示資料來進行顯示，當每一列的畫素元件都被驅動後，顯示裝置即完成一個畫面的顯示。其中，閘極驅動器包括有多個移位暫存器電路，移位暫存器電路是用以輸出閘極驅動訊號以驅動畫素元件。所述的移位暫存器電路常以多個電晶體元件來實現，然電晶體元件操作於低溫環境或者產生應力(Stress)效應時，可能會發生電晶體元件導通電流不足的情況，導致移位暫存器電路驅動能力低下，進而造成顯示裝置無法正常顯示畫面。
為了解決上述因為低溫環境所造成的缺憾，本發明提出一種移位暫存器電路實施例，其包括上拉電路、主下拉電路、補償電路、上拉控制電路、下拉控制電路以及第一下拉電路。上拉電路是用以根據上拉控制訊 號輸出閘極驅動訊號。主下拉電路與上拉電路電性耦接，主下拉電路是用以將閘極驅動訊號與上拉控制訊號維持於禁能電壓準位。補償電路是用以根據補償電路的節點的電壓來輸出補償訊號。上拉控制電路與補償電路電性耦接，上拉控制電路是用以接收補償訊號，上拉控制電路用以根據起始控制訊號以及補償訊號輸出後級上拉控制訊號至後級移位暫存器電路。下拉控制電路用以接收上拉控制訊號並輸出下拉控制訊號。第一下拉電路用以接收該下拉控制訊號，第一下拉電路根據下拉控制訊號決定是否將上拉控制訊號以及節點穩定於禁能電壓準位。
在一實施例中，補償電路包括第一電晶體、第二電晶體以及第三電晶體。第一電晶體具有第一端、控制端以及第二端，第一端以及控制端彼此電性耦接並接收第一電壓準位。第二電晶體具有第一端、控制端以及第二端，第二電晶體的第一端與第一電晶體的第一端電性耦接並接收第一電壓準位，第二電晶體的控制端與第一電晶體的第二端電性耦接，第二電晶體的控制端為節點，第二電晶體的第二端用以輸出補償訊號。第三電晶體具有第一端、控制端以及第二端，第三電晶體的第一端與節點電性耦接，第三電晶體的控制端用以接收控制訊號，第三電晶體的第二端與第二電壓準位電性耦接。
本發明更提出一種移位暫存器電路操作方法實施例，所述移位暫存器電路用以根據上拉控制訊號輸出閘極驅動訊號，移位暫存器電路並根據起始控制訊號以及補償訊號輸出上拉控制訊號至後級移位暫存器電路，移位暫存器電路操作方法實施例的步驟包括：判斷環境溫度是否低於溫度門檻值；當判斷為是，補償電路操作於補償模式並輸出補償訊號；當判斷為否，補償電路操作於禁能模式。
在一實施例中，判斷環境溫度是否低於溫度門檻值的步驟包括：當節點的電壓小於致能電壓準位，即環境溫度高於溫度門檻值；當節點的電壓大於或等於致能電壓準位，即環境溫度低於該溫度門檻值。
本發明之移位暫存器電路因具有補償電路，可根據補償電路的節點電壓判斷環境溫度並決定是否補償後級上拉控制訊號，因此本發明可在低溫狀態藉由補償的後級上拉控制訊號提升移位暫存器電路的驅動能力，使移位暫存器電路在低溫環境下仍可正常運作。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例並配合所附圖式做詳細說明如下。
100‧‧‧顯示器
110‧‧‧面板
120‧‧‧時序控制電路
130‧‧‧閘極驅動器
140‧‧‧資料驅動器
HC1~HC8‧‧‧時脈訊號
G1、G2、G3...Gn‧‧‧閘極線
D1、D2...Dm‧‧‧資料線
SR、SRn、SRn+1、SRn+2、SRn+3、SRn+4、SRn+5、SRn+6、SRn+7‧‧‧移位暫存器電路
A、P、Q‧‧‧節點
G(1)、G(2)、G(3)、G(n-2)、G(n)、G(n+1)、G(n+2)、G(n+3)、G(n+4)、G(n+5)、G(n+6)、G(n+7)‧‧‧閘極驅動訊號
Q(n-2)、Q(n)、Q(n+1)、Q(n+2)、Q(n+3)、Q(n+4)、Q(n+5)、Q(n+6)、Q(n+7)、Q(n+8)、Q(n+9)‧‧‧上拉控制訊號
ST(n-2)、ST(n)‧‧‧起始控制訊號
S(n)‧‧‧補償訊號
CS‧‧‧控制訊號
CSd‧‧‧前級訊號
P(n)‧‧‧下拉控制訊號
301‧‧‧上拉電路
302‧‧‧主下拉電路
303‧‧‧補償電路
304‧‧‧上拉控制電路
305‧‧‧下拉控制電路
306‧‧‧第一下拉電路
307‧‧‧第二下拉電路
601‧‧‧補償的上拉控制訊號
602‧‧‧未補償的上拉控制訊號
C‧‧‧電容
M11、M21、M22、M31、M32、M33、M41、M42、M51、M52、M53、M54、M61、M62、M63、M71‧‧‧電晶體
VSS、VGH1、VGH2‧‧‧電壓準位
V1、V1’‧‧‧第一階段電壓準位
V2、V2’‧‧‧第二階段電壓準位
V3、V3’‧‧‧第三階段電壓準位
V4’‧‧‧第四階段電壓準位
圖1為顯示器實施例示意圖。
圖2為本發明之閘極驅動器實施例示意圖。
圖3A為本發明之移位暫存器電路實施例一示意圖。
圖3B為本發明之移位暫存器電路實施例二示意圖。
圖4A為本發明之低溫狀態訊號時序實施例示意圖。
圖4B為本發明之常溫狀態訊號時序實施例示意圖。
圖5為本發明之移位暫存器電路操作方法實施例示意圖。
圖6為本發明之上拉控制訊號模擬實施例示意圖。
請參考圖1，圖1為顯示器實施例示意圖，顯示器例如為液晶顯示裝置，但不以此為限。在此實施例中，顯示器100包括面板110、時序控制電路120、閘極驅動器130以及資料驅動器140。時序控制電路120與閘極驅 動器130電性耦接，時序控制電路120是用以輸出多個時脈訊號HC1~HC8至閘極驅動器130。閘極驅動器130與多條閘極線G1、G2、G3...Gn電性耦接，閘極驅動器130是用以輸出多級的閘極驅動訊號G(1)、G(2)、G(3)...G(n)至對應的閘極線，其中n為大於零的正整數。資料驅動器140與多條資料線D1、D2...Dm電性耦接，資料驅動器140是用以輸出多個顯示資料至電性耦接的多條資料線D1、D2...Dm，其中m為大於零的正整數。面板110包括多個畫素111，每一個畫素111個別的與多條閘極線G1、G2、G3...Gn以及多條資料線D1、D2...Dm的其中之一電性耦接，畫素111是用以根據接收的閘極驅動訊號決定是否接收顯示資料。
請參考圖2，圖2為本發明之閘極驅動器130實施例示意圖，閘極驅動器130包括多級的移位暫存器電路SR，圖2以閘極驅動器130至少包括第n級移位暫存器電路SRn、第n+1級移位暫存器電路SRn+1、第n+2級移位暫存器電路SRn+2、第n+3級移位暫存器電路SRn+3、第n+4級移位暫存器電路SRn+4、第n+5級移位暫存器電路SRn+5、第n+6級移位暫存器電路SRn+6以及第n+7級移位暫存器電路SRn+7為例，但不以此為限。第n級移位暫存器電路SRn用以接收時脈訊號HC1以及第n-2級移位暫存器電路SRn-2(未繪示)輸出的第n級上拉控制訊號Q(n)，第n級移位暫存器電路SRn並用以輸出第n級閘極驅動訊號G(n)。第n+1級移位暫存器電路SRn+1用以接收時脈訊號HC2以及第n-1級移位暫存器電路SRn-1(未繪示)輸出的第n+1級上拉控制訊號Q(n+1)，第n+1移位暫存器電路SRn+1並用以輸出第n+1閘極驅動訊號G(n+1)。第n+2級移位暫存器電路SRn+2用以接收時脈訊號HC3以及第n級移位暫存器電路SRn輸出的第n+2級上拉控制訊號Q(n+2)，第n+2級移位暫存器電路SRn+2並用以輸出第n+2級閘極驅動訊號G(n+2)。第n+3級移位暫存器電路SRn+3用以接收時脈訊號HC4以及第n+1級移位暫存器電路SRn+1輸出的第 n+3級上拉控制訊號Q(n+3)，第n+3級移位暫存器電路SRn+3並用以輸出第n+3級閘極驅動訊號G(n+3)。第n+4級移位暫存器電路SRn+4用以接收時脈訊號HC5以及第n+2級移位暫存器電路SRn+2輸出的第n+4級上拉控制訊號Q(n+4)，第n+4級移位暫存器電路SRn+4並用以輸出第n+4級閘極驅動訊號G(n+4)。第n+5級移位暫存器電路SRn+5用以接收時脈訊號HC6以及第n+3級移位暫存器電路SRn+3輸出的第n+5級上拉控制訊號Q(n+5)，第n+5級移位暫存器電路SRn+5並用以輸出第n+5級閘極驅動訊號G(n+5)。第n+6級移位暫存器電路SRn+6用以接收時脈訊號HC7以及第n+4級移位暫存器電路SRn+4輸出的第n+6級上拉控制訊號Q(n+6)，第n+6級移位暫存器電路SRn+6並用以輸出第n+8級上拉控制訊號Q(n+8)以及第n+6級閘極驅動訊號G(n+6)。第n+7級移位暫存器電路SRn+7用以接收時脈訊號HC8以及第n+5級移位暫存器電路SRn+5輸出的第n+7級上拉控制訊號Q(n+7)，第n+7級移位暫存器電路SRn+7並用以輸出第n+9級上拉控制訊號Q(n+9)以及第n+7級閘極驅動訊號G(n+7)。
請參考圖3A，圖3A為本發明之移位暫存器電路SR實施例一示意圖，圖3A更以輸出第n級閘極驅動訊號G(n)的第n級移位暫存器電路SRn為例來說明。移位暫存器電路SRn包括節點Q、上拉電路301、主下拉電路302、補償電路303、上拉控制電路304、下拉控制電路305以及第一下拉電路306。節點Q是用以接收前級移位暫存器電路SR輸出的訊號，例如為第n-2級移位暫存器電路SRn-2輸出的第n-2級起始控制訊號ST(n-2)，但不以此為限，節點Q並根據接收的第n-2級起始控制訊號ST(n-2)產生第n級上拉控制訊號Q(n)。
所述上拉電路301包括電晶體M11，電晶體M11具有第一端、控制端以及第二端，電晶體M11的第一端用以接收時脈訊號HC1，電晶體M11的控制端與節點Q電性耦接並接收第n級上拉控制訊號Q(n)，電晶體M11的 第二端用以輸出第n級閘極驅動訊號G(n)，其中，電晶體M11的第二端以及控制端之間並透過電容C彼此電性耦接。
所述主下拉電路302與上拉電路301電性耦接，主下拉電路302是用以將第n級閘極驅動訊號G(n)與上拉控制訊號Q(n)維持於禁能電壓準位。主下拉電路302包括電晶體M21以及電晶體M22。電晶體M21具有第一端、控制端以及第二端，電晶體M21的第一端與電晶體M11的第二端電性耦接，電晶體M21的第一端是用以接收第n級閘極驅動訊號G(n)，電晶體M21的控制端用以接收第n+4級移位暫存器電路SRn+4所輸出的第n+4級閘極控制訊號G(n+4)，電晶體M21的第二端用以接收電壓準位VSS，在此實施例中，電壓準位VSS例如為邏輯低電位。電晶體M22具有第一端、控制端以及第二端，電晶體M22的第一端與節點Q電性耦接並接收第n級上拉控制訊號Q(n)，電晶體M22的控制端用以接收第n+4級閘極控制訊號G(n+4)，電晶體M22的第二端用以接收電壓準位VSS。因此，在此實施例中，當電晶體M21以及電晶體M22因為第n+4級閘極控制訊號G(n+4)被致能時，第n級上拉控制訊號Q(n)以及第n級閘極驅動訊號G(n)會因此轉換為禁能電壓準位。
所述補償電路303是用以根據節點A的電壓決定是否輸出補償訊號S(n)。補償電路303包括電晶體M31、電晶體M32以及電晶體M33。電晶體M31具有第一端、控制端以及第二端，電晶體M31的第一端與控制端彼此電性耦接並用以接收電壓準位VGH1，電晶體M31的第二端與節點A電性耦接。電晶體M32具有第一端、控制端以及第二端，電晶體M32的第一端與節點A電性耦接，電晶體M32的控制端接收控制訊號CS，電晶體M32的第二端用以接收電壓準位VSS，其中，控制訊號CS在不同實施例中可以為第n級上拉控制訊號Q(n)或第n-2級上拉控制訊號Q(n-2)等可直接體現當級電晶體元件驅動能力之訊號。電晶體M33具有第一端、控制端以及第二端，電 晶體M33的第一端與電晶體M31的第一端以及控制端電性耦接，電晶體M33的第一端用以接收電壓準位VGH1，電晶體M33的控制端為所述節點A，電晶體M33的第二端用以輸出補償訊號S(n)。其中，電壓準位VGH1是用以產生對應的補償訊號S(n)，因此電壓準位VGH1可根據需求的補償訊號S(n)來調整其電壓值大小，例如為邏輯高電位，但不以此為限。
由於補償電路303的電晶體M32是根據控制訊號CS來決定電晶體M32的驅動能力，因此當第n級移位暫存器電路SRn操作時的環境溫度為常溫狀態，例如當前環境溫度等於或高於溫度門檻值(例如為25℃)，此時補償電路303因為當前溫度而操作於禁能模式，電晶體控制訊號CS為具有正常驅動能力的電壓準位，電晶體M32可產生相對較大的導通電流，因此電晶體M32等效的電阻值較小，故電晶體M31與電晶體M32的分壓導致節點A上的電壓相對較小並小於電晶體M33的致能電壓準位，電晶體M33因為節點A的電壓而禁能禁能，第n級補償訊號S(n)為禁能電壓準位。反之，當環境溫度為低溫狀態，也就是當前環境溫度低於溫度門檻值，補償電路303操作於補償模式，電晶體M32因為溫度影響而具有相對較低的導通電流，控制訊號CS為相對較低的電壓準位，電晶體M32等效的電阻值較大，電晶體M31與電晶體M32的分壓導致節點A上的電壓相對較大並等於或大於電晶體M33的致能電壓準位，電晶體M33因此致能，第n級補償訊號S(n)轉換對第n+2級上拉控制訊號Q(n+2)進行補償。
所述上拉控制電路304與補償電路303電性耦接，上拉控制電路304用以根據第n級起始控制訊號ST(n)以及第n級補償訊號S(n)輸出第n+2級上拉控制訊號Q(n+2)至一後級移位暫存器電路SR，在本實施例中，後級移位暫存器電路SR為第n+2級移位暫存器電路SRn+2。因此，在低溫狀態時，第 n+2級移位暫存器電路SRn+2可藉由第n級起始控制訊號ST(n)以及第n級補償訊號S(n)產生第n+2級上拉控制訊號Q(n+2)。
上拉控制電路304包括電晶體M41以及電晶體M42，電晶體M41具有第一端、控制端以及第二端，電晶體M41的第一端用以接收時脈訊號HC1，電晶體M41的控制端用以接收第n級上拉控制訊號Q(n)，電晶體M41的第二端用以輸出第n級起始控制訊號ST(n)。電晶體M42的第一端與電晶體M11的第二端電性耦接並用以接收第n級閘極驅動訊號G(n)，電晶體M42的控制端與電晶體M41的第二端電性耦接，電晶體M42的第二端與電晶體M33的第二端電性耦接並接收補償訊號S(n)，電晶體M42的第二端用以輸出第n+2級上拉控制訊號Q(n+2)。
所述下拉控制電路305是用以接收第n級上拉控制訊號Q(n)並輸出第n級下拉控制訊號P(n)。下拉控制電路305包括電晶體M51、電晶體M52、電晶體M53以及電晶體M54。電晶體M51具有第一端、控制端以及第二端，電晶體M51的第一端以及控制端彼此電性耦接並用以接收電壓準位VGH2，電壓準位VGH2例如為邏輯高電位，但不以此為限。電晶體M52具有第一端、控制端以及第二端，電晶體M52的第一端與電晶體M51的第一端以及控制端電性耦接並接收電壓準位VGH2，電晶體M52的控制端與電晶體M51的第二端電性耦接，電晶體M52的第二端與節點P電性耦接，節點P用以形成第n級下拉控制訊號P(n)。電晶體M53具有第一端、控制端以及第二端，電晶體M53的第一端與電晶體M51的第二端以及電晶體M52的控制端電性耦接，電晶體M53的控制端用以接收第n級上拉控制訊號Q(n)，電晶體M53的第二端用以接收電壓準位VSS。電晶體M54具有第一端、控制端以及第二端，電晶體M54的第一端與節點P電性耦接並接收第n級下拉控制訊號 P(n)，電晶體M54的控制端用以接收第n級上拉控制訊號Q(n)，電晶體M54的第二端用以接收電壓準位VSS。
所述第一下拉電路306用以根據第n級下拉控制訊號P(n)決定是否將第n級上拉控制訊號Q(n)、第n級閘極驅動訊號G(n)以及節點A穩定於禁能電壓準位。第一下拉電路306包括電晶體M61、電晶體M62以及電晶體M63。電晶體M61具有第一端、控制端以及第二端，電晶體M61的第一端與節點Q電性耦接並用以接收第n級上拉控制訊號Q(n)，電晶體M61的控制端用以接收第n級下拉控制訊號P(n)，電晶體M61的第二端用以接收電壓準位VSS。電晶體M62具有第一端、控制端以及第二端，電晶體M62的第一端用以接收第n級閘極驅動訊號G(n)，電晶體M62的控制端用以接收第n級下拉控制訊號P(n)，電晶體M6的第二端用以接收電壓準位VSS。電晶體M63具有第一端、控制端以及第二端，電晶體M63的第一端用以與節點A電性耦接，電晶體M63的控制端用以接收第n級下拉控制訊號P(n)，電晶體M63的第二端用以接收電壓準位VSS。
請參考圖3B，圖3B為移位暫存器電路SR實施例二示意圖，圖3B與圖3A的差別在於，圖3B的移位暫存器電路SRn更包括了第二下拉電路307，第二下拉電路307與節點A電性耦接並用以根據前級訊號CSd決定是否將節點A穩定於禁能電壓準位。在一實施例中，當前級訊號CSd為第n-2級閘極驅動訊號G(n-2)，控制訊號CS為第n級閘極驅動訊號G(n)。在另一實施例中，當前級訊號CSd為第n-2級起始控制訊號ST(n-2)，控制訊號CS為第n級起始控制訊號ST(n)但不以此為限。在此實施例中，第二下拉電路307包括電晶體M71，電晶體M71的第一端與節點A電性耦接，電晶體M71的控制端接收上述前級訊號CSd，電晶體M71的第二端與電壓準位VSS電性耦接。
以下接著配合圖3A以及圖4A說明移位暫存器電路SR的操作方法，圖4A為移位暫存器電路SR操作於低溫狀態的訊號實施例示意圖。在此實施例中，並以控制訊號CS為第n級上拉控制訊號Q(n)為例進行說明。首先，於時段T1，第n級上拉控制訊號Q(n)的電壓因為第n-2級起始控制訊號ST(n-2)而由禁能電壓準位轉換為第一階段電壓準位V1。下拉控制電路305的電晶體M53以及電晶體M54因為第n級上拉控制訊號Q(n)而致能，節點P的電壓準位被穩定於禁能電壓準位，第n級下拉控制訊號P(n)因而由致能電壓準位轉換為禁能電壓準位。第一下拉電路306的電晶體M61、電晶體M62以及電晶體M63因此為禁能。補償電路303的節點A的電壓因為第n級上拉控制訊號Q(n)提升為電晶體M33的致能電壓準位，電晶體M33為開啟，第n級補償訊號S(n)因此為補償電壓準位。上拉控制電路304因為第n級上拉控制訊號Q(n)而致能，然第n級閘極驅動訊號G(n)於現在時點仍為禁能電壓準位，因此第n+2級上拉控制訊號Q(n+2)因為補償訊號S(n)為第一階段電壓準位V1’。
於時段T2，第n-2級起始控制訊號ST(n-2)由致能電壓準位轉換為禁能電壓準位，第n級上拉控制訊號Q(n)先因為節點Q為浮接(floating)而保持在第一階段電壓準位V1。上拉電路301因為上拉控制訊號Q(n)而保持開啟，時脈訊號HC1在時段T2由禁能電壓準位轉換為致能電壓準位，因此第n級閘極驅動訊號G(n)由禁能電壓準位轉換為致能電壓準位，第n級閘極驅動訊號G(n)並藉由電容C使第n級上拉控制訊號Q(n)提升至第二階段電壓準位V2。第n級下拉控制訊號P(n)因為第n級上拉控制訊號Q(n)維持於禁能電壓準位，補償電路303的節點A保持於致能電壓準位，第n級補償訊號S(n)持續對第n+2級上拉控制訊號Q(n+2)進行補償。因此第n+2級上拉控制訊號Q(n+2)轉換為第二階段電壓準位V2’。
於時段T3，第n級閘極驅動訊號G(n)因為時脈訊號HC1而由致能電壓準位轉換為禁能電壓準位，第n級上拉控制訊號Q(n)因此由第二階段電壓準位V2轉換為第三階段電壓準位V3，第n級下拉控制訊號P(n)因為第n級上拉控制訊號Q(n)而維持於禁能電壓準位，補償電路303的節點A保持致能電壓準位，但由於第n+2級上拉控制訊號Q(n+2)因第n+2級閘極驅動訊號G(n+2)藉由電容C使第n+2級上拉控制訊號Q(n+2)提升至第二階段電壓準位V3’，並且V3’電壓準位高於節點A的致能電壓準位，因此電晶體M33轉變為禁能狀態，補償訊號S(n)結束對第n+2級上拉控制訊號Q(n+2)進行補償。
於時段T4，用以產生閘極驅動訊號G(n+4)的時脈訊號HC5為致能電壓準位，電晶體M21以及電晶體M22因為閘極驅動訊號G(n+4)而開啟，第n級上拉控制訊號Q(n)因此轉換為禁能電壓準位，第n級下拉控制訊號P(n)因為電晶體M53以及電晶體M54被禁能而轉換為致能電壓準位，電晶體M61、電晶體M62以及電晶體M63因此致能，第n級上拉控制訊號Q(n)、第n級閘極驅動訊號G(n)以及節點A被穩定於禁能電壓準位，第n+2級上拉控制訊號Q(n+2)轉換為第四階段電壓準位V4’。
在此實施例中，補償訊號S(n)於時段T1-T2期間持續的對第n+2級上拉控制訊號Q(n+2)進行補償，因此使第n+2級上拉控制訊號Q(n+2)可維持於一個相對較高的電壓準位，移位暫存器電路因而可在低溫狀態下正常運作。
接著請參考圖4B，在此實施例中，移位暫存器電路SR操作於常溫狀態。因此在此實施例中，於時段T1到T3，第n級上拉控制訊號Q(n)保有足夠的驅動能力來驅動電晶體，第n級上拉控制訊號Q(n)不需進行補償，電晶體M32因為上拉控制訊號Q(n)而具有較小的等效電阻，節點A的電壓因此較 低溫狀態時來的低，電晶體M33保持關閉，補償訊號S(n)因此保持為禁能電壓準位，在此實施例中補償訊號S(n)不需對上拉控制訊號Q(n)進行補償。
根據上述之內容，本發明更可匯整出移位暫存器電路SR的操作方法實施例。請參考圖5，於步驟501，移位暫存器電路SR判斷環境溫度是否低於溫度門檻值。更進一步的說，當上述節點A的電壓小於致能電壓準位，即可判斷環境溫度高於溫度門檻值，反之當節點A的電壓大於或等於致能電壓準位，可判斷環境溫度低於溫度門檻值。當步驟501判斷為是，進行步驟502，補償電路303操作於補償模式，電晶體M33為致能，補償訊號S(n)對第n+2級上拉控制訊號Q(n+2)進行補償。反之，執行步驟503，補償電路303操作於禁能模式，電晶體M33為禁能，補償訊號S(n)不對第n+2級上拉控制訊號Q(n+2)進行補償。執行完步驟502或步驟503後，移位暫存器電路SR結束流程並等待下一次被致能。
請參考圖6，圖6為本發明之上拉控制訊號於低溫狀態的模擬實施例示意圖。圖6中X軸為時間，Y軸為電壓，符號601為藉由本發明之補償訊號進行補償的上拉控制訊號，符號602為未進行補償的上拉控制訊號，由圖6中明顯可以看出，補償過後的上拉控制訊號601具有相對較高的電壓值，明顯具有較佳的驅動能力。
綜以上所述，由於本發明之補償電路303可根據環境溫度決定是否藉由補償訊號來對後級移位暫存器電路的上拉控制訊號進行補償，因此可有效提升上拉控制訊號於低溫狀態的驅動能力，使移位暫存器電路於低溫狀態時仍可穩定的正常操作，增進移位暫存器電路整體的驅動能力。

Claims (16)

  1. 一種移位暫存器電路，其包括：一上拉電路，用以根據一上拉控制訊號輸出一閘極驅動訊號；一主下拉電路，與該上拉電路電性耦接，用以將該閘極驅動訊號與該上拉控制訊號維持於一禁能電壓準位；一補償電路，根據該補償電路的一節點的電壓輸出一補償訊號；一上拉控制電路，與該補償電路電性耦接，該上拉控制電路用以接收該補償訊號，該上拉控制電路用以根據一起始控制訊號以及該補償訊號輸出一後級上拉控制訊號至一後級移位暫存器電路；一下拉控制電路，用以接收該上拉控制訊號並輸出一下拉控制訊號；以及一第一下拉電路，用以接收該下拉控制訊號，該第一下拉電路根據該下拉控制訊號決定是否將該上拉控制訊號以及該節點穩定於該禁能電壓準位。
  2. 如請求項第1項所述之移位暫存器電路，該補償電路包括：一第一電晶體，其具有一第一端、一控制端以及一第二端，該第一端以及該控制端彼此電性耦接並接收一第一電壓準位；一第二電晶體，其具有一第一端、一控制端以及一第二端，該第二電晶體的該第一端與該第一電晶體的該第一端電性耦接並接收該第一電壓準位，該第二電晶體的該控制端與該第一電晶體的該第二端電性耦接，該第二電晶體的該控制端為該節點，該第二電晶體的該第二端用以輸出該補償訊號；以及一第三電晶體，其具有一第一端、一控制端以及一第二端，該第三電晶體的該第一端與該節點電性耦接，該第三電晶體的該控制端用以接收一控制訊號，該第三電晶體的該第二端與一第二電壓準位電性耦接。
  3. 如請求項第2項所述之移位暫存器電路，其中，該第一電晶體的尺寸小於該第三電晶體。
  4. 如請求項第2項所述之移位暫存器電路，其中，該控制訊號為該上拉控制訊號。
  5. 如請求項第2項所述之移位暫存器電路，其中，該控制訊號為一前級上拉控制訊號。
  6. 如請求項第2項所述之移位暫存器電路，該第一下拉電路包括一第四電晶體，其具有一第一端、一控制端以及一第二端，該第四電晶體的該第一端與該節點電性耦接，該第四電晶體的該控制端接收該下拉控制訊號，該第四電晶體的該第二端與該第二電壓準位電性耦接。
  7. 如請求項第2項所述之移位暫存器電路，該移位暫存器電路包括一第二下拉電路，該第二下拉電路與該節點電性耦接，該第二下拉電路是用以根據一前級訊號決定是否將該節點穩定於該禁能電壓準位。
  8. 如請求項第7項所述之移位暫存器電路，該第二下拉電路包括一第四電晶體，該第四電晶體具有一第一端、一控制端以及一第二端，該第四電晶體的該第一端與該節點電性耦接，該第四電晶體的該控制端接收該前級訊號，該第四電晶體的該第二端與該第二電壓準位電性耦接。
  9. 如請求項第7項所述之移位暫存器電路，該前級訊號為一前2級閘極驅動訊號，該控制訊號為該閘極驅動訊號。
  10. 如請求項第7項所述之移位暫存器電路，該前級訊號為一前2級起始控制訊號，該控制訊號為該起始控制訊號。
  11. 一種移位暫存器電路的操作方法，該移位暫存器電路用以根據一上拉控制訊號輸出一閘極驅動訊號，該移位暫存器電路並根據一起始控制訊號以及一補償訊號輸出一上拉控制訊號至一後級移位暫存器電路，其步驟包括：判斷一環境溫度是否低於一溫度門檻值；當判斷為是，一補償電路操作於一補償模式並輸出該補償訊號；以及當判斷為否，該補償電路操作於一禁能模式；其中，該補償電路包括：一第一電晶體，其具有一第一端、一控制端以及一第二端，該第一端以及該控制端彼此電性耦接並接收一第一電壓準位；一第二電晶體，其具有一第一端、一控制端以及一第二端，該第二電晶體的該第一端與該第一電晶體的該第一端電性耦接並接收該第一電壓準位，該第二電晶體的該控制端與該第一電晶體的該第二端電性耦接，該第二電晶體的該控制端為一節點，該第二電晶體的該第二端用以輸出該補償訊號；以及一第三電晶體，其具有一第一端、一控制端以及一第二端，該第三電晶體的該第一端與該節點電性耦接，該第三電晶體的該控制端用以接收一控制訊號，該第三電晶體的該第二端與一第二電壓準位電性耦接。
  12. 如請求項第11項所述之操作方法，其中，該判斷該環境溫度是否低於該溫度門檻值的步驟包括：當該節點的電壓小於一致能電壓準位，該環境溫度高於該溫度門檻值；以及當該節點的電壓大於或等於該致能電壓準位，該環境溫度低於該溫度門檻值。
  13. 如請求項第11項所述之操作方法，其中，該補償電路操作於該補償模式時，該第二電晶體根據該節點的電壓而致能。
  14. 如請求項第11項所述之操作方法，其中，該補償電路操作於該禁能模式時，該第二電晶體根據該節點的電壓而禁能。
  15. 如請求項第11項所述之操作方法，其中，該控制訊號為該上拉控制訊號。
  16. 如請求項第11項所述之操作方法，其中，該控制訊號為一前級上拉控制訊號。
TW106133965A 2017-09-30 2017-09-30 移位暫存器電路及其操作方法 TWI631568B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106133965A TWI631568B (zh) 2017-09-30 2017-09-30 移位暫存器電路及其操作方法
CN201711120065.XA CN107680552B (zh) 2017-09-30 2017-11-14 移位暂存器电路及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106133965A TWI631568B (zh) 2017-09-30 2017-09-30 移位暫存器電路及其操作方法

Publications (2)

Publication Number Publication Date
TWI631568B true TWI631568B (zh) 2018-08-01
TW201916057A TW201916057A (zh) 2019-04-16

Family

ID=61148858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106133965A TWI631568B (zh) 2017-09-30 2017-09-30 移位暫存器電路及其操作方法

Country Status (2)

Country Link
CN (1) CN107680552B (zh)
TW (1) TWI631568B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728698B (zh) * 2020-02-14 2021-05-21 友達光電股份有限公司 液晶顯示器(lcd)驅動電路
US11171584B1 (en) * 2020-05-11 2021-11-09 Pix Art Imaging Inc. Interpolation circuit and motor driving circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040165692A1 (en) * 2003-02-10 2004-08-26 Seung-Hwan Moon Method of driving transistor and shift register performing the same
US20050083292A1 (en) * 2002-06-15 2005-04-21 Seung-Hwan Moon Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US20100188385A1 (en) * 2007-07-24 2010-07-29 Koninklijke Philips Electronics N.V. Shift register circuit having threshold voltage compensation
US20110041020A1 (en) * 2009-08-12 2011-02-17 Chun-Yen Liu Shift register circuit
TW201643887A (zh) * 2015-06-05 2016-12-16 友達光電股份有限公司 移位暫存電路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870954B2 (ja) * 2003-07-31 2007-01-24 セイコーエプソン株式会社 液晶パネルの駆動方法、液晶装置および電子機器
TW201301289A (zh) * 2011-06-29 2013-01-01 Au Optronics Corp 移位暫存器電路
CN102982846B (zh) * 2012-07-18 2016-01-20 友达光电股份有限公司 用于光感应触控面板的移位暂存器
TWI562041B (en) * 2015-11-06 2016-12-11 Au Optronics Corp Shift register circuit
TWI578297B (zh) * 2016-07-06 2017-04-11 友達光電股份有限公司 移位暫存器
CN106448606A (zh) * 2016-11-23 2017-02-22 深圳市华星光电技术有限公司 一种goa驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050083292A1 (en) * 2002-06-15 2005-04-21 Seung-Hwan Moon Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US20040165692A1 (en) * 2003-02-10 2004-08-26 Seung-Hwan Moon Method of driving transistor and shift register performing the same
US20100188385A1 (en) * 2007-07-24 2010-07-29 Koninklijke Philips Electronics N.V. Shift register circuit having threshold voltage compensation
US20110041020A1 (en) * 2009-08-12 2011-02-17 Chun-Yen Liu Shift register circuit
TW201643887A (zh) * 2015-06-05 2016-12-16 友達光電股份有限公司 移位暫存電路

Also Published As

Publication number Publication date
TW201916057A (zh) 2019-04-16
CN107680552A (zh) 2018-02-09
CN107680552B (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
KR102383363B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
TWI625710B (zh) 閘極驅動電路與採用其之顯示裝置
KR102448227B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
JP4912000B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
WO2020038362A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
TWI491175B (zh) 移位暫存器
KR102278390B1 (ko) 구동 드라이버 및 이를 포함하는 표시 장치
TWI433459B (zh) 雙向移位暫存器
TW201824287A (zh) 移位暫存器與採用其之閘極驅動電路
CN105243984B (zh) 移位寄存单元、移位寄存器及移位寄存器的驱动方法
TWI426521B (zh) 雙向移位暫存器
JP2007317288A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2007257812A (ja) シフトレジスタ回路およびそれを備える画像表示装置
TWI505276B (zh) 移位暫存電路及移位暫存器
JP2007293995A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2008112550A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2008251094A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2009134814A (ja) シフトレジスタおよびそれを備える画像表示装置
WO2017185822A1 (zh) 移位寄存器、栅极驱动电路、阵列基板
WO2018059093A1 (zh) 移位寄存器单元、栅极扫描电路、驱动方法、显示装置
US20180040273A1 (en) Shift register unit, driving method, gate driving circuit and display apparatus
CN103226980A (zh) 一种移位寄存单元、栅极驱动装置及显示装置
KR20180042754A (ko) 표시장치
TWI631568B (zh) 移位暫存器電路及其操作方法
TWI718867B (zh) 閘極驅動電路