CN107680552B - 移位暂存器电路及其操作方法 - Google Patents

移位暂存器电路及其操作方法 Download PDF

Info

Publication number
CN107680552B
CN107680552B CN201711120065.XA CN201711120065A CN107680552B CN 107680552 B CN107680552 B CN 107680552B CN 201711120065 A CN201711120065 A CN 201711120065A CN 107680552 B CN107680552 B CN 107680552B
Authority
CN
China
Prior art keywords
pull
transistor
terminal
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711120065.XA
Other languages
English (en)
Other versions
CN107680552A (zh
Inventor
林炜力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN107680552A publication Critical patent/CN107680552A/zh
Application granted granted Critical
Publication of CN107680552B publication Critical patent/CN107680552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

一种移位暂存器电路，其包括上拉电路、主下拉电路、补偿电路、上拉控制电路、下拉控制电路以及第一下拉电路。补偿电路是用以根据补偿电路的节点的电压来输出补偿信号。上拉控制电路与补偿电路电性连接，上拉控制电路是用以接收起始控制信号以及补偿信号，上拉控制电路用以根据起始控制信号以及补偿信号输出上拉控制信号至后级移位暂存器电路。下拉控制电路用以接收上拉控制信号并输出下拉控制信号。第一下拉电路用以接收该下拉控制信号，第一下拉电路根据下拉控制信号决定是否将上拉控制信号以及节点稳定于禁能电压准位。

Description

移位暂存器电路及其操作方法
技术领域
本发明涉及一种移位暂存器电路，特别是涉及一种可操作于低温环境的移位暂存器电路及其操作方法。
背景技术
液晶显示器等显示装置通常包括有栅极驱动器以及多个像素元件，显示装置通过栅极驱动器逐列的驱动多个像素元件，被驱动的多个像素元件根据接收的显示资料来进行显示，当每一列的像素元件都被驱动后，显示装置即完成一个画面的显示。其中，栅极驱动器包括有多个移位暂存器电路，移位暂存器电路是用以输出栅极驱动信号以驱动像素元件。所述的移位暂存器电路常以多个晶体管元件来实现，然晶体管元件操作于低温环境或者产生应力(Stress)效应时，可能会发生晶体管元件导通电流不足的情况，导致移位暂存器电路驱动能力低下，进而造成显示装置无法正常显示画面。
发明内容
为了解决上述因为低温环境所造成的缺憾，本发明提出一种移位暂存器电路实施例，其包括上拉电路、主下拉电路、补偿电路、上拉控制电路、下拉控制电路以及第一下拉电路。上拉电路是用以根据上拉控制信号输出栅极驱动信号。主下拉电路与上拉电路电性连接，主下拉电路是用以将栅极驱动信号与上拉控制信号维持于禁能(Disable)电压准位。补偿电路是用以根据补偿电路的节点的电压来输出补偿信号。上拉控制电路与补偿电路电性连接，上拉控制电路是用以接收补偿信号，上拉控制电路用以根据起始控制信号以及补偿信号输出后级上拉控制信号至后级移位暂存器电路。下拉控制电路用以接收上拉控制信号并输出下拉控制信号。第一下拉电路用以接收该下拉控制信号，第一下拉电路根据下拉控制信号决定是否将上拉控制信号以及节点稳定于禁能电压准位。
在一实施例中，补偿电路包括第一晶体管、第二晶体管以及第三晶体管。第一晶体管具有第一端、控制端以及第二端，第一端以及控制端彼此电性连接并接收第一电压准位。第二晶体管具有第一端、控制端以及第二端，第二晶体管的第一端与第一晶体管的第一端电性连接并接收第一电压准位，第二晶体管的控制端与第一晶体管的第二端电性连接，第二晶体管的控制端为节点，第二晶体管的第二端用以输出补偿信号。第三晶体管具有第一端、控制端以及第二端，第三晶体管的第一端与节点电性连接，第三晶体管的控制端用以接收控制信号，第三晶体管的第二端与第二电压准位电性连接。
本发明还提出一种移位暂存器电路操作方法实施例，所述移位暂存器电路用以根据上拉控制信号输出栅极驱动信号，移位暂存器电路并根据起始控制信号以及补偿信号输出上拉控制信号至后级移位暂存器电路，移位暂存器电路操作方法实施例的步骤包括：判断环境温度是否低于温度阈值；当判断为是，补偿电路操作处于补偿模式并输出补偿信号；当判断为否，补偿电路操作处于驱动模式。
在一实施例中，判断环境温度是否低于温度阈值的步骤包括：当节点的电压小于致能(Enable)电压准位，即环境温度高于温度阈值；当节点的电压大于或等于致能电压准位，即环境温度低于该温度阈值。
本发明的移位暂存器电路因具有补偿电路，可根据补偿电路的节点电压判断环境温度并决定是否补偿后级上拉控制信号，因此本发明可在低温状态通过补偿的后级上拉控制信号提升移位暂存器电路的驱动能力，使移位暂存器电路在低温环境下仍可正常运作。
为让本发明所述特征和优点能更明显易懂，下文特举较佳实施例并配合所附图式做详细说明如下。
附图说明
图1是显示器实施例示意图。
图2是本发明的栅极驱动器实施例示意图。
图3A是本发明的移位暂存器电路实施例一示意图。
图3B是本发明的移位暂存器电路实施例二示意图。
图4A是本发明的低温状态信号时序实施例示意图。
图4B是本发明的常温状态信号时序实施例示意图。
图5是本发明的移位暂存器电路操作方法实施例示意图。
图6是本发明的上拉控制信号模拟实施例示意图。
其中，附图标记：
100：显示器 110：面板
120：时序控制电路 130：栅极驱动器
140：数据驱动器 HC1～HC8：时脉信号
G1、G2、G3……Gn：栅极线 D1、D2…Dm：资料线
SR、SRn、SRn+1、SRn+2、SRn+3、SRn+4、SRn+5、SRn+6、SRn+7：移位暂存器电路
A、P、Q：节点
G(1)、G(2)、G(3)、G(n-2)、G(n)、G(n+1)、G(n+2)、G(n+3)、G(n+4)、G(n+5)、G(n+6)、G(n+7)：栅极驱动信号
Q(n-2)、Q(n)、Q(n+1)、Q(n+2)、Q(n+3)、Q(n+4)、Q(n+5)、Q(n+6)、Q(n+7)、Q(n+8)、Q(n+9)：上拉控制信号
ST(n-2)、ST(n)：起始控制信号 S(n)：补偿信号
CS：控制信号 CSd：前级信号
P(n)：下拉控制信号 301：上拉电路
302：主下拉电路 303：补偿电路
304：上拉控制电路 305：下拉控制电路
306：第一下拉电路 307：第二下拉电路
601：补偿的上拉控制信号 602：未补偿的上拉控制信号
C：电容
M11、M21、M22、M31、M32、M33、M41、M42、M51、M52、M53、M54、M61、M62、M63、M71：晶体管
VSS、VGH1、VGH2：电压准位
V1、V1’：第一阶段电压准位
V2、V2’：第二阶段电压准位
V3、V3’：第三阶段电压准位
V4’：第四阶段电压准位
具体实施方式
请参考图1，图1为显示器实施例示意图，显示器例如为液晶显示装置，但不以此为限。在此实施例中，显示器100包括面板110、时序控制电路120、栅极驱动器130以及数据驱动器140。时序控制电路120与栅极驱动器130电性连接，时序控制电路120是用以输出多个时脉信号HC1～HC8至栅极驱动器130。栅极驱动器130与多条栅极线G1、G2、G3…Gn电性连接，栅极驱动器130是用以输出多级的栅极驱动信号G(1)、G(2)、G(3)…G(n)至对应的栅极线，其中n为大于零的正整数。数据驱动器140与多条资料线D1、D2…Dm电性连接，数据驱动器140是用以输出多个显示资料至电性连接的多条资料线D1、D2…Dm，其中m为大于零的正整数。面板110包括多个像素111，每一个像素111个别的与多条栅极线G1、G2、G3…Gn以及多条资料线D1、D2…Dm的其中之一电性连接，像素111是用以根据接收的栅极驱动信号决定是否接收显示资料。
请参考图2，图2为本发明的栅极驱动器130实施例一示意图，栅极驱动器130包括多级的移位暂存器电路SR，图2以栅极驱动器130至少包括第n级移位暂存器电路SRn、第n+1级移位暂存器电路SRn+1、第n+2级移位暂存器电路SRn+2、第n+3级移位暂存器电路SRn+3、第n+4级移位暂存器电路SRn+4、第n+5级移位暂存器电路SRn+5、第n+6级移位暂存器电路SRn+6以及第n+7级移位暂存器电路SRn+7为例，但不以此为限。第n级移位暂存器电路SRn用以接收时脉信号HC1以及第n-2级移位暂存器电路SRn-2(未绘示)输出的第n级上拉控制信号Q(n)，第n级移位暂存器电路SRn并用以输出第n级栅极驱动信号G(n)。第n+1级移位暂存器电路SRn+1用以接收时脉信号HC2以及第n-1级移位暂存器电路SRn-1(未绘示)输出的第n+1级上拉控制信号Q(n+1)，第n+1移位暂存器电路SRn+1并用以输出第n+1栅极驱动信号G(n+1)。第n+2级移位暂存器电路SRn+2用以接收时脉信号HC3以及第n级移位暂存器电路SRn输出的第n+2级上拉控制信号Q(n+2)，第n+2级移位暂存器电路SRn+2并用以输出第n+2级栅极驱动信号G(n+2)。第n+3级移位暂存器电路SRn+3用以接收时脉信号HC4以及第n+1级移位暂存器电路SRn+1输出的第n+3级上拉控制信号Q(n+3)，第n+3级移位暂存器电路SRn+3并用以输出第n+3级栅极驱动信号G(n+3)。第n+4级移位暂存器电路SRn+4用以接收时脉信号HC5以及第n+2级移位暂存器电路SRn+2输出的第n+4级上拉控制信号Q(n+4)，第n+4级移位暂存器电路SRn+4并用以输出第n+4级栅极驱动信号G(n+4)。第n+5级移位暂存器电路SRn+5用以接收时脉信号HC6以及第n+3级移位暂存器电路SRn+3输出的第n+5级上拉控制信号Q(n+5)，第n+5级移位暂存器电路SRn+5并用以输出第n+5级栅极驱动信号G(n+5)。第n+6级移位暂存器电路SRn+6用以接收时脉信号HC7以及第n+4级移位暂存器电路SRn+4输出的第n+6级上拉控制信号Q(n+6)，第n+6级移位暂存器电路SRn+6并用以输出第n+8级上拉控制信号Q(n+8)以及第n+6级栅极驱动信号G(n+6)。第n+7级移位暂存器电路SRn+7用以接收时脉信号HC8以及第n+5级移位暂存器电路SRn+5输出的第n+7级上拉控制信号Q(n+7)，第n+7级移位暂存器电路SRn+7并用以输出第n+9级上拉控制信号Q(n+9)以及第n+7级栅极驱动信号G(n+7)。
请参考图3A，图3A为本发明的移位暂存器电路SR实施例示意图，图3A更以输出第n级栅极驱动信号G(n)的第n级移位暂存器电路SRn为例来说明。移位暂存器电路SRn包括节点Q、上拉电路301、主下拉电路302、补偿电路303、上拉控制电路304、下拉控制电路305以及第一下拉电路306。节点Q是用以接收前级移位暂存器电路SR输出的信号，例如为第n-2级移位暂存器电路SRn-2输出的第n-2级起始控制信号ST(n-2)，但不以此为限，节点Q并根据接收的第n-2级起始控制信号ST(n-2)产生第n级上拉控制信号Q(n)。
所述上拉电路301包括晶体管M11，晶体管M11具有第一端、控制端以及第二端，晶体管M11的第一端用以接收时脉信号HC1，晶体管M11的控制端与节点Q电性连接并接收第n级上拉控制信号Q(n)，晶体管M11的第二端用以输出第n级栅极驱动信号G(n)，其中，晶体管M11的第二端以及控制端之间并透过电容C彼此电性连接。
所述主下拉电路302与上拉电路301电性连接，主下拉电路302是用以将第n级栅极驱动信号G(n)与上拉控制信号Q(n)维持于禁能电压准位。主下拉电路302包括晶体管M21以及晶体管M22。晶体管M21具有第一端、控制端以及第二端，晶体管M21的第一端与晶体管M11的第二端电性连接，晶体管M21的第一端是用以接收第n级栅极驱动信号G(n)，晶体管M21的控制端用以接收第n+4级移位暂存器电路SRn+4所输出的第n+4级栅极控制信号G(n+4)，晶体管M21的第二端用以接收电压准位VSS，在此实施例中，电压准位VSS例如为逻辑低电位。晶体管M22具有第一端、控制端以及第二端，晶体管M22的第一端与节点Q电性连接并接收第n级上拉控制信号Q(n)，晶体管M22的控制端用以接收第n+4级栅极控制信号G(n+4)，晶体管M22的第二端用以接收电压准位VSS。因此，在此实施例中，当晶体管M21以及晶体管M22因为第n+4级栅极控制信号G(n+4)被致能时，第n级上拉控制信号Q(n)以及第n级栅极驱动信号G(n)会因此转换为禁能电压准位。
所述补偿电路303是用以根据节点A的电压决定是否输出补偿信号S(n)。补偿电路303包括晶体管M31、晶体管M32以及晶体管M33。晶体管M31具有第一端、控制端以及第二端，晶体管M31的第一端与控制端彼此电性连接并用以接收电压准位VGH1，晶体管M31的第二端与节点A电性连接。晶体管M32具有第一端、控制端以及第二端，晶体管M32的第一端与节点A电性连接，晶体管M32的控制端接收控制信号CS，晶体管M32的第二端用以接收电压准位VSS，其中，控制信号CS在不同实施例中可以为第n级上拉控制信号Q(n)或第n-2级上拉控制信号Q(n-2)等可直接体现当级晶体管元件驱动能力的信号。晶体管M33具有第一端、控制端以及第二端，晶体管M33的第一端与晶体管M31的第一端以及控制端电性连接，晶体管M33的第一端用以接收电压准位VGH1，晶体管M33的控制端为所述节点A，晶体管M33的第二端用以输出补偿信号S(n)。其中，电压准位VGH1是用以产生对应的补偿信号S(n)，因此电压准位VGH1可根据需求的补偿信号S(n)来调整其电压值大小，例如为逻辑高电位，但不以此为限。
由于补偿电路303的晶体管M32是根据控制信号CS来决定晶体管M32的驱动能力，因此当第n级移位暂存器电路SRn操作时的环境温度为常温状态，例如当前环境温度等于或高于温度阈值(例如为25℃)，此时补偿电路303因为当前温度而操作于驱动模式，晶体管控制信号CS为具有正常驱动能力的电压准位，晶体管M32可产生相对较大的导通电流，因此晶体管M32等效的电阻值较小，故晶体管M31与晶体管M32的分压导致节点A上的电压相对较小并小于晶体管M33的致能电压准位，晶体管M33因为节点A的电压而禁能，第n级补偿信号S(n)为禁能电压准位。反之，当环境温度为低温状态，也就是当前环境温度低于温度阈值，补偿电路303操作于补偿模式，晶体管M32因为温度影响而具有相对较低的导通电流，控制信号CS为相对较低的电压准位，晶体管M32等效的电阻值较大，晶体管M31与晶体管M32的分压导致节点A上的电压相对较大并等于或大于晶体管M33的致能电压准位，晶体管M33因此致能，第n级补偿信号S(n)转换对第n+2级上拉控制信号Q(n+2)进行补偿。
所述上拉控制电路304与补偿电路303电性连接，上拉控制电路304用以根据第n级起始控制信号ST(n)以及第n级补偿信号S(n)输出第n+2级上拉控制信号Q(n+2)至一后级移位暂存器电路SR，在本实施例中，后级移位暂存器电路SR为第n+2级移位暂存器电路SRn+2。因此，在低温状态时，第n+2级移位暂存器电路SRn+2可通过第n级起始控制信号ST(n)以及第n级补偿信号S(n)产生第n+2级上拉控制信号Q(n+2)。
上拉控制电路304包括晶体管M41以及晶体管M42，晶体管M41具有第一端、控制端以及第二端，晶体管M41的第一端用以接收时脉信号HC1，晶体管M41的控制端用以接收第n级上拉控制信号Q(n)，晶体管M41的第二端用以输出第n级起始控制信号ST(n)。晶体管M42的第一端与晶体管M11的第二端电性连接并用以接收第n级栅极驱动信号G(n)，晶体管M42的控制端与晶体管M41的第二端电性连接，晶体管M42的第二端与晶体管M33的第二端电性连接并接收补偿信号S(n)，晶体管M42的第二端用以输出第n+2级上拉控制信号Q(n+2)。
所述下拉控制电路305是用以接收第n级上拉控制信号Q(n)并输出第n级下拉控制信号P(n)。下拉控制电路305包括晶体管M51、晶体管M52、晶体管M53以及晶体管M54。晶体管M51具有第一端、控制端以及第二端，晶体管M51的第一端以及控制端彼此电性连接并用以接收电压准位VGH2，电压准位VGH2例如为逻辑高电位，但不以此为限。晶体管M52具有第一端、控制端以及第二端，晶体管M52的第一端与晶体管M51的第一端以及控制端电性连接并接收电压准位VGH2，晶体管M52的控制端与晶体管M51的第二端电性连接，晶体管M52的第二端与节点P电性连接，节点P用以形成第n级下拉控制信号P(n)。晶体管M53具有第一端、控制端以及第二端，晶体管M53的第一端与晶体管M51的第二端以及晶体管M52的控制端电性连接，晶体管M53的控制端用以接收第n级上拉控制信号Q(n)，晶体管M53的第二端用以接收电压准位VSS。晶体管M54具有第一端、控制端以及第二端，晶体管M54的第一端与节点P电性连接并接收第n级下拉控制信号P(n)，晶体管M54的控制端用以接收第n级上拉控制信号Q(n)，晶体管M54的第二端用以接收电压准位VSS。
所述第一下拉电路306用以根据第n级下拉控制信号P(n)决定是否将第n级上拉控制信号Q(n)、第n级栅极驱动信号G(n)以及节点A稳定于禁能电压准位。第一下拉电路306包括晶体管M61、晶体管M62以及晶体管M63。晶体管M61具有第一端、控制端以及第二端，晶体管M61的第一端与节点Q电性连接并用以接收第n级上拉控制信号Q(n)，晶体管M61的控制端用以接收第n级下拉控制信号P(n)，晶体管M61的第二端用以接收电压准位VSS。晶体管M62具有第一端、控制端以及第二端，晶体管M62的第一端用以接收第n级栅极驱动信号G(n)，晶体管M62的控制端用以接收第n级下拉控制信号P(n)，晶体管M62的第二端用以接收电压准位VSS。晶体管M63具有第一端、控制端以及第二端，晶体管M63的第一端用以与节点A电性连接，晶体管M63的控制端用以接收第n级下拉控制信号P(n)，晶体管M63的第二端用以接收电压准位VSS。
请参考图3B，图3B为移位暂存器电路SR实施例二示意图，图3B与图3A的差别在于，图3B的移位暂存器电路SRn更包括了第二下拉电路307，第二下拉电路307与节点A电性连接并用以根据前级信号CSd决定是否将节点A稳定于禁能电压准位。在一实施例中，当前级信号CSd为第n-2级栅极驱动信号G(n-2)，控制信号CS为第n级栅极驱动信号G(n)。在另一实施例中，当前级信号CSd为第n-2级起始控制信号ST(n-2)，控制信号CS为第n级起始控制信号ST(n)但不以此为限。在此实施例中，第二下拉电路307包括晶体管M71，晶体管M71的第一端与节点A电性连接，晶体管M71的控制端接收上述前级信号CSd，晶体管M71的第二端与电压准位VSS电性连接。
以下接着配合图3A以及图4A说明移位暂存器电路SR的操作方法，图4A为移位暂存器电路SR操作于低温状态的信号实施例示意图。在此实施例中，并以控制信号CS为第n级上拉控制信号Q(n)为例进行说明。首先，于时段T1，第n级上拉控制信号Q(n)的电压因为第n-2级起始控制信号ST(n-2)而由禁能电压准位转换为第一阶段电压准位V1。下拉控制电路305的晶体管M53以及晶体管M54因为第n级上拉控制信号Q(n)而致能，节点P的电压准位被稳定于禁能电压准位，第n级下拉控制信号P(n)因而由致能电压准位转换为禁能电压准位。第一下拉电路306的晶体管M61、晶体管M62以及晶体管M63因此为禁能。补偿电路303的节点A的电压因为第n级上拉控制信号Q(n)提升为晶体管M33的致能电压准位，晶体管M33为开启，第n级补偿信号S(n)因此为补偿电压准位。上拉控制电路304因为第n级上拉控制信号Q(n)而致能，然第n级栅极驱动信号G(n)于现在时点仍为禁能电压准位，因此第n+2级上拉控制信号Q(n+2)因为补偿信号S(n)为第一阶段电压准位V1’。
于时段T2，第n-2级起始控制信号ST(n-2)由致能电压准位转换为禁能电压准位，第n级上拉控制信号Q(n)先因为节点Q为浮接(floating)而保持在第一阶段电压准位V1。上拉电路301因为上拉控制信号Q(n)而保持开启，时脉信号HC1在时段T2由禁能电压准位转换为致能电压准位，因此第n级栅极驱动信号G(n)由禁能电压准位转换为致能电压准位，第n级栅极驱动信号G(n)并通过电容C使第n级上拉控制信号Q(n)提升至第二阶段电压准位V2。第n级下拉控制信号P(n)因为第n级上拉控制信号Q(n)维持于禁能电压准位，补偿电路303的节点A保持于致能电压准位，第n级补偿信号S(n)持续对第n+2级上拉控制信号Q(n+2)进行补偿。因此第n+2级上拉控制信号Q(n+2)转换为第二阶段电压准位V2’。
于时段T3，第n级栅极驱动信号G(n)因为时脉信号HC1而由致能电压准位转换为禁能电压准位，第n级上拉控制信号Q(n)因此由第二阶段电压准位V2转换为第三阶段电压准位V3，第n级下拉控制信号P(n)因为第n级上拉控制信号Q(n)而维持于禁能电压准位，补偿电路303的节点A保持致能电压准位，但由于第n+2级上拉控制信号Q(n+2)因第n+2级栅极驱动信号G(n+2)通过电容C使第n+2级上拉控制信号Q(n+2)提升至第二阶段电压准位V3’，并且V3’电压准位高于节点A的致能电压准位，因此晶体管M33转变为禁能状态，补偿信号S(n)结束对第n+2级上拉控制信号Q(n+2)进行补偿。
于时段T4，用以产生栅极驱动信号G(n+4)的时脉信号HC5为致能电压准位，晶体管M21以及晶体管M22因为栅极驱动信号G(n+4)而开启，第n级上拉控制信号Q(n)因此转换为禁能电压准位，第n级下拉控制信号P(n)因为晶体管M53以及晶体管M54被禁能而转换为致能电压准位，晶体管M61、晶体管M62以及晶体管M63因此致能，第n级上拉控制信号Q(n)、第n级栅极驱动信号G(n)以及节点A被稳定于禁能电压准位，第n+2级上拉控制信号Q(n+2)转换为第四阶段电压准位V4’。
在此实施例中，补偿信号S(n)于时段T1-T2期间持续的对第n+2级上拉控制信号Q(n+2)进行补偿，因此使第n+2级上拉控制信号Q(n+2)可维持于一个相对较高的电压准位，移位暂存器电路因而可在低温状态下正常运作。
接着请参考图4B，在此实施例中，移位暂存器电路SR操作于常温状态。因此在此实施例中，于时段T1到T3，第n级上拉控制信号Q(n)保有足够的驱动能力来驱动晶体管，第n级上拉控制信号Q(n)不需进行补偿，晶体管M32因为上拉控制信号Q(n)而具有较小的等效电阻，节点A的电压因此较低温状态时来的低，晶体管M33保持关闭，补偿信号S(n)因此保持为禁能电压准位，在此实施例中补偿信号S(n)不需对上拉控制信号Q(n)进行补偿。
根据上述内容，本发明还可汇集整理出移位暂存器电路SR的操作方法实施例。请参考图5，于步骤501，移位暂存器电路SR判断环境温度是否低于温度阈值。进一步的说，当上述节点A的电压小于致能电压准位，即可判断环境温度高于温度阈值，反之当节点A的电压大于或等于致能电压准位，可判断环境温度低于温度阈值。当步骤501判断为是，进行步骤502，补偿电路303操作于补偿模式，晶体管M33为致能，补偿信号S(n)对第n+2级上拉控制信号Q(n+2)进行补偿。反之，执行步骤503，补偿电路303操作于驱动模式，晶体管M33为禁能，补偿信号S(n)不对第n+2级上拉控制信号Q(n+2)进行补偿。执行完步骤502或步骤503后，移位暂存器电路SR结束流程并等待下一次被致能。
请参考图6，图6为本发明的上拉控制信号于低温状态的模拟实施例示意图。图6中X轴为时间，Y轴为电压，符号601为通过本发明的补偿信号进行补偿的上拉控制信号，符号602为未进行补偿的上拉控制信号，由图6中明显可以看出，补偿过后的上拉控制信号601具有相对较高的电压值，明显具有较佳的驱动能力。
综上所述，由于本发明的补偿电路303可根据环境温度决定是否通过补偿信号来对后级移位暂存器电路的上拉控制信号进行补偿，因此可有效提升上拉控制信号于低温状态的驱动能力，使移位暂存器电路于低温状态时仍可稳定的正常操作，增进移位暂存器电路整体的驱动能力。

Claims (14)

1.一种移位暂存器电路，其包括：
上拉电路，用以根据上拉控制信号输出栅极驱动信号；
主下拉电路，与该上拉电路电性连接，用以将该栅极驱动信号与一上拉控制信号维持于禁能电压准位；
补偿电路，根据该补偿电路的一节点的电压输出补偿信号；该补偿电路包括：第一晶体管，其具有第一端、控制端以及第二端，该第一端以及该控制端彼此电性连接并接收第一电压准位；第二晶体管，其具有第一端、控制端以及第二端，该第二晶体管的该第一端与该第一晶体管的该第一端电性连接并接收该第一电压准位，该第二晶体管的该控制端与该第一晶体管的该第二端电性连接，该第二晶体管的该控制端为该节点，该第二晶体管的该第二端用以输出该补偿信号；以及第三晶体管，其具有第一端、控制端以及第二端，该第三晶体管的该第一端与该节点电性连接，该第三晶体管的该控制端用以接收一控制信号，该第三晶体管的该第二端与一第二电压准位电性连接；
上拉控制电路，与该补偿电路电性连接，该上拉控制电路用以接收该补偿信号，该上拉控制电路用以根据起始控制信号以及该补偿信号输出后级上拉控制信号至后级移位暂存器电路；该上拉控制电路包括：第四晶体管，其具有第一端、控制端以及第二端；第五晶体管，其具有第一端、控制端以及第二端；该上拉控制电路的第四晶体管的该第一端接收时脉信号，该上拉控制电路的第四晶体管的该控制端接收本级的上拉控制信号，该上拉控制电路的第四晶体管的该第二端输出本级的起始控制信号；该第五晶体管的该第一端电性连接并接收本级栅极驱动信号，该第五晶体管的该控制端与该第四晶体管的该第二端彼此电性连接，该第五晶体管的该第二端用以输出该后级上拉控制信号；
下拉控制电路，用以接收该上拉控制信号并输出下拉控制信号；以及
第一下拉电路，用以接收该下拉控制信号，该第一下拉电路根据该下拉控制信号决定是否将该上拉控制信号以及该节点稳定于该禁能电压准位。
2.如权利要求1所述的移位暂存器电路，其特征在于，该控制信号为该上拉控制信号。
3.如权利要求1所述的移位暂存器电路，其特征在于，该控制信号为前级上拉控制信号。
4.如权利要求1所述的移位暂存器电路，其特征在于，该第一下拉电路包括第四晶体管，其具有第一端、控制端以及第二端，该第一下拉电路的第四晶体管的该第一端与该节点电性连接，该第一下拉电路的第四晶体管的该控制端接收该下拉控制信号，该第一下拉电路的第四晶体管的该第二端与该第二电压准位电性连接。
5.如权利要求1所述的移位暂存器电路，其特征在于，该移位暂存器电路包括第二下拉电路，该第二下拉电路与该节点电性连接，该第二下拉电路是用以根据前级信号决定是否将该节点稳定于该禁能电压准位。
6.如权利要求5所述的移位暂存器电路，其特征在于，该第二下拉电路包括第四晶体管，该第二下拉电路的第四晶体管具有第一端、控制端以及第二端，该第二下拉电路的第四晶体管的该第一端与该节点电性连接，该第二下拉电路的第四晶体管的该控制端接收该前级信号，该第二下拉电路的第四晶体管的该第二端与该第二电压准位电性连接。
7.如权利要求5所述的移位暂存器电路，其特征在于，该前级信号为前2级栅极驱动信号，该控制信号为该栅极驱动信号。
8.如权利要求5所述的移位暂存器电路，其特征在于，该前级信号为前2级起始控制信号，该控制信号为该起始控制信号。
9.一种移位暂存器电路的操作方法，其特征在于，该移位暂存器电路用以根据上拉控制信号输出栅极驱动信号，该移位暂存器电路并根据起始控制信号以及补偿信号输出上拉控制信号至后级移位暂存器电路，该补偿信号通过补偿电路输出，该补偿电路包括：第一晶体管，其具有第一端、控制端以及第二端，该第一端以及该控制端彼此电性连接并接收第一电压准位；第二晶体管，其具有第一端、控制端以及第二端，该第二晶体管的该第一端与该第一晶体管的该第一端电性连接并接收该第一电压准位，该第二晶体管的该控制端与该第一晶体管的该第二端电性连接，该第二晶体管的该控制端为一节点，该第二晶体管的该第二端用以输出该补偿信号；以及第三晶体管，其具有第一端、控制端以及第二端，该第三晶体管的该第一端与该节点电性连接，该第三晶体管的该控制端用以接收一控制信号，该第三晶体管的该第二端与一第二电压准位电性连接；
该操作方法包括：
判断环境温度是否低于温度阈值；
当判断为是，补偿电路操作处于补偿模式并输出该补偿信号；以及
当判断为否，该补偿电路操作处于驱动模式。
10.如权利要求9所述的操作方法，其特征在于，该判断该环境温度是否低于该温度阈值的步骤包括：
当该节点的电压小于致能电压准位，该环境温度高于该温度阈值；以及
当该节点的电压大于或等于该致能电压准位，该环境温度低于该温度阈值。
11.如权利要求9所述的操作方法，其特征在于，该补偿电路操作于该补偿模式时，该第二晶体管根据该节点的电压而致能。
12.如权利要求9所述的操作方法，其特征在于，该补偿电路操作于该驱动模式时，该第二晶体管根据该节点的电压而禁能。
13.如权利要求9所述的操作方法，其特征在于，该控制信号为该上拉控制信号。
14.如权利要求9所述的操作方法，其特征在于，该控制信号为前级上拉控制信号。
CN201711120065.XA 2017-09-30 2017-11-14 移位暂存器电路及其操作方法 Active CN107680552B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106133965A TWI631568B (zh) 2017-09-30 2017-09-30 移位暫存器電路及其操作方法
TW106133965 2017-09-30

Publications (2)

Publication Number Publication Date
CN107680552A CN107680552A (zh) 2018-02-09
CN107680552B true CN107680552B (zh) 2020-08-04

Family

ID=61148858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711120065.XA Active CN107680552B (zh) 2017-09-30 2017-11-14 移位暂存器电路及其操作方法

Country Status (2)

Country Link
CN (1) CN107680552B (zh)
TW (1) TWI631568B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728698B (zh) * 2020-02-14 2021-05-21 友達光電股份有限公司 液晶顯示器(lcd)驅動電路
US11171584B1 (en) * 2020-05-11 2021-11-09 Pix Art Imaging Inc. Interpolation circuit and motor driving circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102426817A (zh) * 2011-06-29 2012-04-25 友达光电股份有限公司 移位寄存器电路
CN102982846A (zh) * 2012-07-18 2013-03-20 友达光电股份有限公司 用于光感应触控面板的移位暂存器
CN105630242A (zh) * 2015-11-06 2016-06-01 友达光电股份有限公司 移位暂存电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107314A2 (en) * 2002-06-01 2003-12-24 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
JP3870954B2 (ja) * 2003-07-31 2007-01-24 セイコーエプソン株式会社 液晶パネルの駆動方法、液晶装置および電子機器
KR20100054807A (ko) * 2007-07-24 2010-05-25 코닌클리케 필립스 일렉트로닉스 엔.브이. 임계 전압 보상을 갖는 시프트 레지스터 회로
TWI426526B (zh) * 2009-08-12 2014-02-11 Au Optronics Corp 移位暫存器電路
TWI563514B (en) * 2015-06-05 2016-12-21 Au Optronics Corp Shift register circuit
TWI578297B (zh) * 2016-07-06 2017-04-11 友達光電股份有限公司 移位暫存器
CN106448606A (zh) * 2016-11-23 2017-02-22 深圳市华星光电技术有限公司 一种goa驱动电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102426817A (zh) * 2011-06-29 2012-04-25 友达光电股份有限公司 移位寄存器电路
CN102982846A (zh) * 2012-07-18 2013-03-20 友达光电股份有限公司 用于光感应触控面板的移位暂存器
CN105630242A (zh) * 2015-11-06 2016-06-01 友达光电股份有限公司 移位暂存电路

Also Published As

Publication number Publication date
TW201916057A (zh) 2019-04-16
CN107680552A (zh) 2018-02-09
TWI631568B (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
CN107886886B (zh) 选通驱动器和具有该选通驱动器的显示装置
US10803823B2 (en) Shift register unit, gate driving circuit, and driving method
KR100847092B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
TWI514365B (zh) 閘極驅動電路及移位暫存器
US9208737B2 (en) Shift register circuit and shift register
US7492853B2 (en) Shift register and image display apparatus containing the same
CN108091305B (zh) 显示装置
CN107545862B (zh) 显示装置
US10204585B2 (en) Shift register unit, gate driving device, display device and driving method
US10698526B2 (en) Compensation circuit, gate driving unit, gate driving circuit, driving methods thereof and display device
KR102383363B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
US9147370B2 (en) Image display apparatus
US10043585B2 (en) Shift register unit, gate drive device, display device, and control method
KR102448227B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20080023678A (ko) 시프트 레지스터 회로 및 표시 구동 장치
CN107093399B (zh) 移位暂存电路
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
WO2018193912A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
KR20180042754A (ko) 표시장치
KR20180066934A (ko) 표시장치
US20180040273A1 (en) Shift register unit, driving method, gate driving circuit and display apparatus
CN109064961B (zh) 显示面板goa电路
TWI718867B (zh) 閘極驅動電路
CN107680552B (zh) 移位暂存器电路及其操作方法
CN112216239A (zh) 源极驱动器和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant