CN109961745B - 一种goa电路 - Google Patents

一种goa电路 Download PDF

Info

Publication number
CN109961745B
CN109961745B CN201910356454.5A CN201910356454A CN109961745B CN 109961745 B CN109961745 B CN 109961745B CN 201910356454 A CN201910356454 A CN 201910356454A CN 109961745 B CN109961745 B CN 109961745B
Authority
CN
China
Prior art keywords
thin film
film transistor
node
pull
control module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910356454.5A
Other languages
English (en)
Other versions
CN109961745A (zh
Inventor
李骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910356454.5A priority Critical patent/CN109961745B/zh
Publication of CN109961745A publication Critical patent/CN109961745A/zh
Priority to PCT/CN2019/106224 priority patent/WO2020220565A1/zh
Application granted granted Critical
Publication of CN109961745B publication Critical patent/CN109961745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Abstract

本发明提供一种GOA电路，该GOA电路包括m个级联的GOA单元，第n级GOA单元包括：第一电位控制模块，接入第n‑1级扫描信号、第一时钟信号以及第三时钟信号；第二电位控制模块，接入所述第三时钟信号，所述第二电位控制模块分别与第一节点和第二节点连接；第一上拉模块，接入第二时钟信号，所述第一上拉模块分别与所述第二节点和所述第一节点连接；下拉控制模块，接入所述第二时钟信号，所述第一下拉控制模块分别与所述第二节点和第三节点连接；上拉控制模块，分别与所述第一节点和所述第三节点连接；第二上拉模块，分别与所述第三节点和输出端连接。本发明的GOA电路，能够简化制程工艺，降低生产成本。

Description

一种GOA电路
【技术领域】
本发明涉及显示技术领域，特别是涉及一种GOA电路。
【背景技术】
目前显示面板(比如有源矩阵有机发光二极体面板(AMOLED，Active-matrixorganic light-emitting diode)的扫描线的驱动是由外接集成电路来实现的，外接集成电路可以控制各级行扫描线的逐级开启，而采用GOA(Gate Driver on Array)方法，可以将行扫描驱动电路集成在显示面板基板上，能够减少外接芯片的数量，从而降低了显示面板的生产成本，并且能够实现显示装置的窄边框化。
然而，现有的GOA电路的结构较复杂，且需要较多的薄膜晶体管，因此导致制程工艺比较复杂，增大了生产成本。
因此，有必要提供一种GOA电路，以解决现有技术所存在的问题。
【发明内容】
本发明的目的在于提供一种GOA电路，能够简化制程工艺，降低生产成本。
为解决上述技术问题，本发明提供一种GOA电路，其m个级联的GOA单元，第n级GOA单元包括：
第一电位控制模块，接入第n-1级扫描信号、第一时钟信号以及第三时钟信号；
第二电位控制模块，接入所述第三时钟信号，所述第二电位控制模块分别与第一节点和第二节点连接；
第一上拉模块，接入第二时钟信号，所述第一上拉模块分别与所述第二节点和所述第一节点连接；
下拉控制模块，接入所述第二时钟信号，所述第一下拉控制模块分别与所述第二节点和第三节点连接；
上拉控制模块，分别与所述第一节点和所述第三节点连接；
第二上拉模块，分别与所述第三节点和输出端连接；
下拉模块，分别与所述第一节点和输出端连接；
存储电容，其一端与所述第二节点连接，所述存储电容的另一端与所述下拉控制模块连接，其中m≥n≥1。
本发明的GOA电路，通过对现有的GOA电路进行改进，由于采用较少的薄膜晶体管便实现了扫描信号的输出，因此节省了薄膜晶体管的数量，还简化了GOA电路的结构，从而降低了生产成本。
【附图说明】
图1为本发明GOA电路的结构示意图；
图2为本发明GOA电路的时序图；
图3为本发明GOA电路的仿真图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
如图1所示，本发明的GOA电路包括m个级联的GOA单元，第n级GOA单元包括第一电位控制模块100、第二电位控制模块200、第一上拉模块300、下拉控制模块400、上拉控制模块500、第二上拉模块700、下拉模块600、存储电容C2，其中m≥n≥1。
第一电位控制模块100接入第n-1级扫描信号(IN)、第一时钟信号CK1以及第三时钟信号CK3；比如用于根据第n-1级扫描信号(IN)、第一时钟信号CK1以及第三时钟信号CK3控制所述第一节点A点的电位。
第二电位控制模块200接入所述第三时钟信号CK3，所述第二电位控制模块200分别与所述第一节点A点和第二节点B点连接，比如用于根据所述第一节点A点的电位和所述第三时钟信号CK3控制所述第二节点B点的电位。
第一上拉模块300接入第二时钟信号CK2，所述第一上拉模块300分别与所述第二节点B点和所述第一节点A点连接。
下拉控制模块400接入所述第二时钟信号CK2，所述第一下拉控制模块分别与所述第二节点B点和第三节点C点连接。
上拉控制模块500分别与所述第一节点A点和所述第三节点C点连接。
第二上拉模块700分别与所述第三节点C点和输出端连接；比如用于上拉输出端(用于输出OUT信号)的电位。
下拉模块600分别与所述第一节点A点和输出端连接；用于下拉所述输出端的电位。
存储电容C2的一端与所述第二节点B点连接，另一端与所述下拉控制模块400连接。
其中所述第一电位控制模块100包括第一薄膜晶体管T1和第二薄膜晶体管T2；
所述第一薄膜晶体管T1的栅极接入第一时钟信号CK1，所述第一薄膜晶体管T1的源极接入第n-1级扫描信号IN。
所述第二薄膜晶体管T2的栅极接入第三时钟信号CK3，所述第二薄膜晶体管T2的源极接入高电位信号VGH，所述第二薄膜晶体管T2的漏极、所述第一薄膜晶体管T1的漏极均与所述第一节点A点连接。
所述第二电位控制模块200包括第三薄膜晶体管T3和第四薄膜晶体管T4；
所述第三薄膜晶体管T3的栅极与所述第一节点A点连接，所述第三薄膜晶体管T3的源极接入高电位信号VGH。
所述第四薄膜晶体管T4的栅极接入第三时钟信号CK3，所述第四薄膜晶体管T4的源极接入低电位信号，所述第三薄膜晶体管的漏极T3、所述第四薄膜晶体管T4的漏极均与所述第二节点连接。
所述第一上拉模块300包括第五薄膜晶体管T5以及第六薄膜晶体管T6；
所述第五薄膜晶体管T5的栅极与所述第二节点B点连接，所述第五薄膜晶体管T5的源极接入高电位信号VGH。
所述第六薄膜晶体管T6的栅极接入所述第二时钟信号CK2，所述第六薄膜晶体管T6的源极与所述第五薄膜晶体管T5的漏极连接，所述第六薄膜晶体管T6的漏极与所述第一节点A点连接。
所述下拉控制模块400包括第七薄膜晶体管T7以及第八薄膜晶体管T8；
所述第七薄膜晶体管T7的栅极与所述第二节点B点连接，所述第七薄膜晶体管T7的源极与所述第二时钟信号CK2连接。
所述第八薄膜晶体管T8的栅极与所述第二时钟信号CK2连接，所述第八薄膜晶体管T8的源极与所述第七薄膜晶体管T7的漏极连接，所述第八薄膜晶体管T8的漏极与所述第三节点C点连接。
所述存储电容C2的一端与所述第二节点B点连接，所述第一电容C2的另一端与所述第八薄膜晶体管T8的源极连接。
所述上拉控制模块500包括第九薄膜晶体管T9；所述第九薄膜晶体管T9的栅极与所述第一节点A点连接，所述第九薄膜晶体管T9的源极接入高电位信号VGH，所述第九薄膜晶体管T9的漏极与所述第三节点C点连接。
所述第二上拉模块700包括第十薄膜晶体管T10；所述第十薄膜晶体管T10的栅极与所述第三节点C点连接，所述第十薄膜晶体管T10的源极接入高电位信号VGH，所述第十薄膜晶体管T10的漏极与输出端连接。
所述第二上拉模块700还包括第二电容C3，所述第二电容C3的一端与所述第十薄膜晶体管T10的栅极连接，所述第二电容C3的另一端与所述第十薄膜晶体管T10的源极连接。
所述下拉模块600包括第十一薄膜晶体管T11；所述第十一薄膜晶体管T11的栅极与所述第一节点A点连接，所述第十一薄膜晶体管T11的源极接入低电位信号VGL，所述第十一薄膜晶体管T11的漏极与所述输出端连接。
所述下拉模块还包括第三电容C1，所述第三电容C1的一端与所述第十一薄膜晶体管T11的栅极连接，所述第三电容C1的一端接入第二时钟信号CK2。
如图2所示，CK1、CK2、CK3分别为第一时钟信号、第二时钟信号以及第三时钟信号，IN为第n-1级扫描信号，OUT为本级扫描信号，也即输出端输出的信号。
其中第一薄膜晶体管至第十一薄膜晶体管都为PMOS管，也即P型MOS管。
电路工作前，先输入低电平的CK3，使得第二节点B点的电位为低电平。
如图2和3所示，t1时段(也即第一阶段)：CK1为低电平，CK2、CK3、IN均为高电平，此时，T1、T5、T7打开，其他PMOS管关闭，输出端(OUT)保持之前的低电平状态。
t2时段(也即第二阶段)：CK2为低电平、CK1、CK3、IN均为高电平，此时，T5、T6、T7、T8、T10打开，其他PMOS管关闭，输出端输出高电平。
t3时段(也即第三阶段)：CK3为低电平，CK1、CK2、IN为高电平，此时，T2、T4、T5、T7打开，其他PMOS管关闭，输出端保持高电平。
t4时段：CK1为低电平、CK2、CK3、IN为高电平，GOA重复阶第一阶段的过程，输出端保持之前的状态，输出高电平。
t5时段：CK2为低电平、CK1、CK3、IN为高电平，GOA重复阶第二阶段的过程，输出端输出高电平；
t6时段：CK3为低电平，CK1、CK2、IN为高电平，GOA重复第三阶段的过程，输出端输出高电平；
t7时段：CK1、IN为低电平，CK2、CK3为高电平，此时，T1、T3、T9、T11打开，输出端输出低电平.
t8时段：CK2、IN为低电平、CK1、CK3为高电平，此时，T3、T6、T8、T9、T11打开，其他PMOS管关闭，输出端输出低电平；
t9时段：CK3、IN为低电平，CK1、CK2为高电平，此时，T2、T4、T5、T7打开，其他PMOS管关闭，OUT端保持低电平。后续阶段重复t7到t9时段，输出端持续输出低电平。
从图3的仿真图可以看出，本发明的GOA电路采用较为简单的结构，也能够输出扫描信号，满足实际驱动需求。其中OUT1至OUT3分别代表第1至3级GOA单元的扫描信号。
本发明的GOA电路，通过对现有的GOA电路进行改进，由于采用较少的薄膜晶体管便实现了扫描信号的输出，因此节省了薄膜晶体管的数量，此外还简化了GOA电路的结构，从而降低了生产成本。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种GOA电路，其特征在于，包括m个级联的GOA单元，第n级GOA单元包括：
第一电位控制模块，接入第n-1级扫描信号、第一时钟信号以及第三时钟信号；
第二电位控制模块，接入所述第三时钟信号，所述第二电位控制模块分别与第一节点和第二节点连接；
第一上拉模块，接入第二时钟信号，所述第一上拉模块分别与所述第二节点和所述第一节点连接；
下拉控制模块，接入所述第二时钟信号，所述下拉控制模块分别与所述第二节点和第三节点连接；
上拉控制模块，分别与所述第一节点和所述第三节点连接；
第二上拉模块，分别与所述第三节点和输出端连接；
下拉模块，分别与所述第一节点和所述输出端连接；
存储电容，其一端与所述第二节点连接，所述存储电容的另一端与所述下拉控制模块连接，其中m≥n≥1；
所述第一电位控制模块还接入高电位信号，所述第二电位控制模块还接入低电位信号和所述高电位信号，所述第一上拉模块还接入所述高电位信号，所述上拉控制模块还接入所述高电位信号，所述第二上拉模块还接入所述高电位信号，所述下拉模块还接入所述第二时钟信号以及所述低电位信号。
2.根据权利要求1所述的GOA电路，其特征在于，
所述第一电位控制模块包括第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管的栅极接入所述第一时钟信号，所述第一薄膜晶体管的源极接入所述第n-1级扫描信号；
所述第二薄膜晶体管的栅极接入所述第三时钟信号，所述第二薄膜晶体管的源极接入所述高电位信号，所述第二薄膜晶体管的漏极和所述第一薄膜晶体管的漏极均与所述第一节点连接。
3.根据权利要求1所述的GOA电路，其特征在于，
所述第二电位控制模块包括第三薄膜晶体管和第四薄膜晶体管；
所述第三薄膜晶体管的栅极与所述第一节点连接，所述第三薄膜晶体管的源极接入所述高电位信号；
所述第四薄膜晶体管的栅极接入所述第三时钟信号，所述第四薄膜晶体管的源极接入所述低电位信号，所述第三薄膜晶体管的漏极和所述第四薄膜晶体管的漏极均与所述第二节点连接。
4.根据权利要求1所述的GOA电路，其特征在于，
所述第一上拉模块包括第五薄膜晶体管以及第六薄膜晶体管；
所述第五薄膜晶体管的栅极与所述第二节点连接，所述第五薄膜晶体管的源极接入所述高电位信号；
所述第六薄膜晶体管的栅极接入所述第二时钟信号，所述第六薄膜晶体管的源极与所述第五薄膜晶体管的漏极连接，所述第六薄膜晶体管的漏极与所述第一节点连接。
5.根据权利要求1所述的GOA电路，其特征在于，
所述下拉控制模块包括第七薄膜晶体管以及第八薄膜晶体管；
所述第七薄膜晶体管的栅极与所述第二节点连接，所述第七薄膜晶体管的源极与所述第二时钟信号连接；
所述第八薄膜晶体管的栅极与所述第二时钟信号连接，所述第八薄膜晶体管的源极与所述第七薄膜晶体管的漏极连接，所述第八薄膜晶体管的漏极与所述第三节点连接。
6.根据权利要求5所述的GOA电路，其特征在于，
所述存储电容的一端与所述第二节点连接，所述存储电容的另一端与所述第八薄膜晶体管的源极连接。
7.根据权利要求1所述的GOA电路，其特征在于，
所述上拉控制模块包括第九薄膜晶体管；
所述第九薄膜晶体管的栅极与所述第一节点连接，所述第九薄膜晶体管的源极接入所述高电位信号，所述第九薄膜晶体管的漏极与所述第三节点连接。
8.根据权利要求1所述的GOA电路，其特征在于，
所述第二上拉模块包括第十薄膜晶体管；
所述第十薄膜晶体管的栅极与所述第三节点连接，所述第十薄膜晶体管的源极接入所述高电位信号，所述第十薄膜晶体管的漏极与所述输出端连接。
9.根据权利要求8所述的GOA电路，其特征在于，
所述第二上拉模块还包括第二电容，所述第二电容的一端与所述第十薄膜晶体管的栅极连接，所述第二电容的另一端与所述第十薄膜晶体管的源极连接。
10.根据权利要求1所述的GOA电路，其特征在于，
所述下拉模块包括第十一薄膜晶体管；
所述第十一薄膜晶体管的栅极与所述第一节点连接，所述第十一薄膜晶体管的源极接入所述低电位信号，所述第十一薄膜晶体管的漏极与所述输出端连接。
CN201910356454.5A 2019-04-29 2019-04-29 一种goa电路 Active CN109961745B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910356454.5A CN109961745B (zh) 2019-04-29 2019-04-29 一种goa电路
PCT/CN2019/106224 WO2020220565A1 (zh) 2019-04-29 2019-09-17 一种goa电路及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910356454.5A CN109961745B (zh) 2019-04-29 2019-04-29 一种goa电路

Publications (2)

Publication Number Publication Date
CN109961745A CN109961745A (zh) 2019-07-02
CN109961745B true CN109961745B (zh) 2020-11-24

Family

ID=67026846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910356454.5A Active CN109961745B (zh) 2019-04-29 2019-04-29 一种goa电路

Country Status (2)

Country Link
CN (1) CN109961745B (zh)
WO (1) WO2020220565A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109961745B (zh) * 2019-04-29 2020-11-24 武汉华星光电半导体显示技术有限公司 一种goa电路
CN111508415B (zh) * 2020-04-28 2021-09-03 Tcl华星光电技术有限公司 栅极阵列基板驱动电路
US11315473B2 (en) 2020-06-16 2022-04-26 Tcl China Star Optoelectronics Technology Co., Ltd. Gate-on-array driving circuit
CN111798788B (zh) * 2020-07-13 2022-09-20 昆山国显光电有限公司 发光控制电路、发光控制驱动器和显示面板
CN112150960A (zh) * 2020-09-17 2020-12-29 福建华佳彩有限公司 一种双输出gip电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777386A (zh) * 2010-01-06 2010-07-14 友达光电股份有限公司 移位寄存器电路
CN103400601A (zh) * 2013-05-28 2013-11-20 友达光电股份有限公司 移位寄存器电路
CN103714792A (zh) * 2013-12-20 2014-04-09 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
KR20180036425A (ko) * 2016-09-30 2018-04-09 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
KR20180037778A (ko) * 2016-10-05 2018-04-13 실리콘 디스플레이 (주) 시프트 레지스터
CN109637430A (zh) * 2019-02-21 2019-04-16 合肥鑫晟光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2360650B (en) * 1998-10-21 2002-03-13 Lg Philips Lcd Co Ltd Shift register
CN102708799B (zh) * 2012-05-31 2014-11-19 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
CN105741744B (zh) * 2016-05-12 2018-07-17 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN105976751A (zh) * 2016-07-28 2016-09-28 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置
CN106531048B (zh) * 2016-11-29 2020-03-27 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示面板和驱动方法
CN106710544B (zh) * 2016-12-12 2019-12-31 武汉华星光电技术有限公司 移位寄存器电路、栅极驱动电路及显示装置
CN107293269B (zh) * 2017-08-15 2019-06-21 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN108039150B (zh) * 2017-11-16 2020-05-19 武汉华星光电半导体显示技术有限公司 移位寄存电路及移位寄存单元
CN107993615B (zh) * 2017-12-06 2019-11-05 武汉华星光电半导体显示技术有限公司 Goa电路单元、goa电路及显示面板
CN109961745B (zh) * 2019-04-29 2020-11-24 武汉华星光电半导体显示技术有限公司 一种goa电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777386A (zh) * 2010-01-06 2010-07-14 友达光电股份有限公司 移位寄存器电路
CN103400601A (zh) * 2013-05-28 2013-11-20 友达光电股份有限公司 移位寄存器电路
CN103714792A (zh) * 2013-12-20 2014-04-09 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
KR20180036425A (ko) * 2016-09-30 2018-04-09 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
KR20180037778A (ko) * 2016-10-05 2018-04-13 실리콘 디스플레이 (주) 시프트 레지스터
CN109637430A (zh) * 2019-02-21 2019-04-16 合肥鑫晟光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置

Also Published As

Publication number Publication date
WO2020220565A1 (zh) 2020-11-05
CN109961745A (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
CN109961745B (zh) 一种goa电路
US7738623B2 (en) Shift register circuit and image display apparatus containing the same
JP6542901B2 (ja) Ｇｏａ回路と液晶ディスプレイ
WO2017096658A1 (zh) 基于ltps半导体薄膜晶体管的goa电路
JP2018088301A (ja) 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置
WO2020224154A1 (zh) Goa电路和显示装置
WO2013152604A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
WO2019095435A1 (zh) 一种goa电路
CN109979398B (zh) 一种goa电路、显示面板及显示装置
KR101989721B1 (ko) 액정 디스플레이 장치 및 그 게이트 드라이버
CN106504721B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
JP2019537073A (ja) Ｇｏａ駆動回路及び液晶表示装置
JPWO2012161042A1 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
WO2020168798A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示装置
JP2013214088A (ja) 走査信号線駆動回路およびそれを備えた表示装置
WO2016190186A1 (ja) シフトレジスタ回路
WO2017107294A1 (zh) Goa电路及液晶显示装置
CN110148382B (zh) 一种goa电路、显示面板及显示装置
CN110660362A (zh) 移位寄存器及栅极驱动电路
WO2021012313A1 (zh) 栅极驱动电路
US20230360607A1 (en) Shift register, driving method thereof, gate drive circuit, and display device
WO2019033818A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
KR20170038925A (ko) 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로
WO2020015091A1 (zh) Goa电路及包括其的显示面板和显示装置
CN106601174B (zh) 移位寄存器、驱动方法、goa电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant