TWI437824B - 移位暫存器及其驅動方法 - Google Patents
移位暫存器及其驅動方法 Download PDFInfo
- Publication number
- TWI437824B TWI437824B TW099146675A TW99146675A TWI437824B TW I437824 B TWI437824 B TW I437824B TW 099146675 A TW099146675 A TW 099146675A TW 99146675 A TW99146675 A TW 99146675A TW I437824 B TWI437824 B TW I437824B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- signal
- shift register
- module
- electrically coupled
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本發明是有關於移位暫存電路,且特別是有關於一種在部分時段以多個電性通路穩定訊號準位的移位暫存電路及其驅動方法。
先前之應用於平面顯示器(例如液晶顯示器)的移位暫存電路一般包括多個級聯(cascade)耦接的移位暫存器,這些移位暫存器依序地產生多個用以驅動液晶顯示器之閘級線的閘級驅動脈衝訊號。
每級移位暫存器一般包括兩個互補的穩定模組,以穩定訊號輸入單元以及訊號輸出單元所輸出的訊號。每個穩定模組分別接收對應的操作時脈並在其對應的操作時脈的工作週期內被致能,從而使對應的穩定模組進行工作。通常地,兩個穩定模組的操作時脈被設定為互補,即一個穩定模組的操作時脈從邏輯高電位轉變為邏輯低電位時,另一個穩定模組的操作時脈從邏輯低電位轉變為邏輯高電位。也就是說,當一個穩定模組工作時,另一個穩定模組不工作;而當不工作的穩定模組開始工作前,本來在工作的穩定模組開始停止工作。兩個穩定模組交替地進行工作以穩定訊號輸入單元以及訊號輸出單元所輸出的訊號。
惟,由於線路對訊號的延遲以及TFT充電速度的延遲,因此穩定模組的操作時脈從邏輯低電位轉變為邏輯高電位時,並不會立即導通此穩定模組中做下拉穩壓動作的電晶體。也就是說,當一個穩定模組停止工作時,另一個穩定模組並不會馬上開始工作,反而在進行工作切換時會有一段時間是兩個穩定模組都處於不進行工作的狀態下。此種現象會影響整個移位暫存器的可靠性。
本發明的目的之一就是在提供一種移位暫存器,其具有較高的可靠性。
本發明的再一目的是提供一種移位暫存器的驅動方法,其可提高移位暫存器的可靠性。
本發明提出一種移位暫存器,包括訊號輸入單元、訊號輸出單元以及多個穩定模組。訊號輸入單元接收並提供一輸入訊號,訊號輸出單元根據訊號輸入單元所提供的輸入訊號,控制是否將所接收的第一時脈訊號向外輸出。每個穩定模組電性耦接至訊號輸入單元的輸出端、訊號輸出單元的輸出端以及預設電位,每個穩定模組接收相對應的操作時脈並在相對應的操作時脈的工作週期內被致能,藉此在輸入訊號禁能時將訊號輸入單元的輸出端與訊號輸出單元的輸出端電性耦接至低預設電位。其中在穩定模組之一被禁能之前,另一穩定模組已經被致能。
本發明還提出一種移位暫存器的驅動方法,其適於控制移位暫存器在輸出端提供的電位。該移位暫存器包括訊號輸出單元與多個穩定模組,訊號輸出單元根據輸入訊號而控制是否將所接收的第一時脈訊號從移位暫存器的輸出端向外輸出,每個穩定模組電性耦接至移位暫存器的輸出端以及預設電位。上述驅動方法包括提供第一操作時脈至第一穩定模組,第一操作時脈於致能時使移位暫存器的輸出端在輸入訊號禁能時經由第一穩定模組而電性耦接至預設電位;以及提供第二操作時脈至第二穩定模組,第二操作時脈於致能時使移位暫存器的輸出端在輸入訊號禁能時經由第二穩定模組而電性耦接至預設電位。其中,在第一操作時脈被禁能之前先致能該第二操作時脈,以及在第一操作時脈被致能之後才禁能第二操作時脈。
在本發明的較佳實施例中,上述之第一操作時脈與第二操作時脈的工作週期各大於50%。
在本發明的較佳實施例中,上述之第一及第二操作時脈的週期分別介於顯示0.1幀畫面所需的時間至顯示200幀畫面所需的時間之間。
在本發明的較佳實施例中,上述之每個穩定模組分別作為移位暫存器的下拉電路。
本發明修正穩定模組所對應的操作時脈而使一穩定模組被禁能之前,已經先致能另一穩定模組,從而保證在切換穩定模組時至少有一個穩定模組在進行工作,保證整個移位暫存器的可靠性。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
請參閱圖1及2,其中圖1繪示為本發明實施例所揭示的移位暫存器的電路方塊圖;而圖2繪示為圖1的移位暫存器的具體電路圖。如圖1-2所示,本發明實施例所揭示的移位暫存器100包括訊號輸入單元110、訊號輸出單元120、第一穩定模組130、第二穩定模組140移及放電單元150。
訊號輸入單元110用以產生輸入訊號Q(n),且訊號輸入單元110電性耦接訊號輸出單元120,則訊號輸出單元120可根據訊號輸入單元110所產生的輸入訊號Q(n)而產生第一時脈訊號G(n)。具體地,訊號輸入單元110包括電晶體T11以及電晶體T12。其中,電晶體T11的閘極電性耦接上一級移位暫存器中的訊號輸入單元所產生的上一級輸入訊號Q(n-1),其一源/汲極電性耦接上一級時脈參考訊號HC(m-1),而另一源/汲極則電性耦接至電晶體T12的閘極。電晶體T12的一源/汲極電性耦接上一級移位暫存器中的訊號輸出單元所產生的上一級第一時脈訊號G(n-1),而其另一源/汲極作為訊號輸入單元110的輸出端以輸出訊號輸入單元110所產生的輸入訊號Q(n)。訊號輸出單元120包括電晶體T2,其閘極電性耦接訊號輸入單元110的輸出端,其一源/汲極電性耦接其對應的時脈參考訊號HC(m),而其另一源/汲極則作為訊號輸出單元120的輸出端以輸出所產生的對應的第一時脈訊號G(n)。
第一穩定模組130以及第二穩定模組140分別電性耦接訊號輸入單元110的輸出端,訊號輸出單元120的輸出端以及預設電位VSS。其中預設電位VSS可設定為邏輯低電位。第一穩定模組130以及第二穩定模組140分別接收其所對應的操作時脈LC1或者LC2,以在其對應的操作時脈LC1或者LC2的工作週期內被致能,從而在訊號輸入單元110所產生的輸入訊號Q(n)被禁能時,將訊號輸入單元110的輸出端與訊號輸出單元120的輸出端電性耦接至預設電位VSS。也就是說,第一穩定模組130以及第二穩定模組140可分別作為移位暫存器100的下拉電路,從而分別在其工作時將訊號輸入單元110所產生的輸入訊號Q(n)以及訊號輸出單元120的輸出端所產生的第
一時脈訊號G(n)下拉至預設電位VSS,即邏輯低電位。
在本發明中,第一穩定模組130與第二穩定模組140的電路相同,其不同在於第一穩定模組130接收第一操作時脈LC1,而第二穩定模組140接收第二操作時脈LC2。
具體地,第一穩定模組130包括電晶體T31、電晶體T32、電晶體T33、電晶體T34、電晶體T35以及電晶體T36。電晶體T31的閘極電性耦接第一操作時脈LC1,其中一個源/汲極亦電性耦接第一操作時脈LC1,而另一個源/汲極則電性耦接電晶體T32的一個源/汲極。電晶體T32的閘極接收訊號輸入單元110所產生的輸入訊號Q(n),且另一個源/汲極電性耦接至預設電位VSS。電晶體T33的閘極電性耦接電晶體T31與T32的源/汲極之間的電連接處,其一源/汲極電性耦接至第一操作時脈LC1,而另一源/汲極電性耦接電晶體T34的一個源/汲極。電晶體T34的閘極亦接收訊號輸入單元110所產生的輸入訊號Q(n),而其另一源/汲極則電性耦接至預設電位VSS。電晶體T35與電晶體T36的閘極均電性耦接至電晶體T33與T34源/汲極之間的電連接處P(n),且電晶體T35的一源/汲極電性耦接訊號輸入單元110的輸出端,另一源/汲極接收訊號輸出單元120所產生的對應的第一時脈訊號G(n)。電晶體T36的一個源/汲極電性耦接訊號輸出單元120的輸出端,而另一個源/汲極則電性耦接預設電位VSS。
第二穩定模組140包括電晶體T41、電晶體T42、電晶體T43、電晶體T44、電晶體T45以及電晶體T46。電晶體T41的閘極電性耦接第二操作時脈LC2,其中一個源/汲極亦電性耦接第二操作時脈LC2,而另一個源/汲極則電性耦接電晶體T42的一個源/汲極。電晶體T42的閘極接收訊號輸入單元110所產生的輸入訊號Q(n),且另一個源/汲極電性耦接至預設電位VSS。電晶體T43的閘極電性耦接電晶體T41與T42的源/汲極之間的電連接處,其一源/汲極電性耦接至第二操作時脈LC2,而另一源/汲極電性耦接電晶體T44的一個源/汲極。電晶體T44的閘極亦接收訊號輸入單元110所產生的輸入訊號Q(n),而其另一源/汲極則電性耦接至預設電位VSS。電晶體T45與電晶體T46的閘極均電性耦接至電晶體T43與T44源/汲極之間的電連接處K(n),且電晶體T45的一源/汲極電性耦接訊號輸入單元110的輸出端,另一源/汲極接收訊號輸出單元120所產生的對應的第一時脈訊號G(n)。電晶體T46的一個源/汲極電性耦接訊號輸出單元120的輸出端,而另一個源/汲極則電性耦接預設電位VSS。
放電單元150電性耦接訊號輸入單元110的輸出端、訊號輸出單元120的輸出端以及預設電位VSS,以根據控制訊號而決定是否對訊號輸入單元110所產生的輸入訊號Q(n)以及訊號輸出單元120所產生的第一時脈訊號G(n)進行放電。具體地,放電單元150包括電晶體T51以及電晶體T52。電晶體T51與電晶體T52的閘極均電性耦接控制訊號,例如下兩級移位暫存器中訊號輸出單元所產生的第一時脈訊號G(n+2)。電晶體T51的一源/汲極電性耦接訊號輸入單元110的輸出端,而其另一源/汲極電性耦接預設電位VSS。電晶體T52的一源/汲極電性耦接訊號輸出單元120的輸出端,而其另一源/汲極電性耦接預設電位VSS。
請參閱圖3,其繪示為穩定模組中各種訊號的時序圖。如圖1-3所示,第一穩定模組130所接收的第一操作時脈LC1在從邏輯高電位向邏輯低電位轉變時,第二穩定模組140所接收的第二操作時脈LC2已經從邏輯低電位轉變成邏輯高電位。也就是說,第一穩定模組130在被禁能之前,第二穩定模組140已經被致能了。同樣地,第二穩定模組140所接收的第二操作時脈LC2在從邏輯高電位向邏輯低電位轉變時,第一穩定模組130所接收的第一操作時脈LC1已經從邏輯低電位轉變成邏輯高電位。即第二穩定模組140被禁能之前,第一穩定模組130已經被致能了。
在本實施例中,第一穩定模組130所接收的第一操作時脈LC1與第二穩定模組140所接收的第二操作時脈LC2的工作週期Duty均大於其週期Period的50%。此外,每個穩定模組所接收的操作時脈可為低頻時脈訊號。較佳地,每個穩定模組所接收的操作時脈的週期Period介於顯示0.1幀畫面所需的時間至顯示200幀畫面所需的時間之間。當然,本領域技術人員可理解的是,每個穩定模組所接收的操作時脈亦可為較高頻的時脈訊號。
如圖3所示,當第一穩定模組130所接收的第一操作時脈LC1從邏輯高電位向邏輯低電位轉變時,即第一穩定模組130受第一操作時脈LC1的控制需要停止工作時,由於第一穩定模組130中的線路所產生的RC延遲以及其電晶體放電需要一定的時間,則此時電晶體T33與電晶體T34之間的電連接處P(n)上的電位還是處於邏輯高電位,其需要一段時間才能放電完畢轉變成邏輯低電位。因此,受電連接處P(n)上的邏輯高電位的影響,電晶體T35與電晶體T36會繼續導通一段時間,使第一穩定模組130繼續工作以穩定訊號輸入單元110所產生的輸入訊號Q(n)以及訊號輸出單元120所產生的第一時脈訊號G(n),直至電連接處P(n)上的電位下拉至不足以導通電晶體T35與電晶體T36,第一穩定模組130才停止工作。
此外,由於在第一穩定模組130所接收的第一操作時脈LC1從邏輯高電位向邏輯低電位轉變之前,第二穩定模組140所接收的第二操作時脈LC2已經從邏輯低電位轉變成邏輯高電位了,因此第二穩定模組140中的電連接處K(n)上的電位已經被充電拉升了。則,其可保證第一穩定模組130的電連接處P(n)上的電位放電下拉至不足導通電晶體T35與電晶體T36之前,即第一穩定模組130停止工作之前,第二穩定模組140的電連接處K(n)上的電位已經充電上拉至足以導通電晶體T45與電晶體T46,從而使第二穩定模組140進行工作。
綜上所述,本發明藉由修正穩定模組所對應的操作時脈而使一穩定模組被禁能之前,已經先致能另一穩定模組,從而保證在切換穩定模組時至少有一個穩定模組在進行工作,保證整個移位暫存器的可靠性。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...移位暫存器
110...訊號輸入單元
120...訊號輸出單元
130...第一穩定模組
140...第二穩定模組
150...放電單元
Q(n)、Q(n-1)...輸入訊號
G(n)、G(n-1)、G(n+2)...第一時脈訊號
HC(m)、HC(m-1)...時脈參考訊號
LC1...第一操作時脈
LC2...第二操作時脈
VSS...預設電位
P(n)、K(n)...電連接處
T11、T12、T2、T31、T32、T33、T34、T35、T36、T41、T42、T43、T44、T45、T46、T51、T52...電晶體
圖1繪示為本發明實施例所揭示的一種移位暫存器的電路方塊圖。
圖2繪示為圖1所示的移位暫存器的具體電路圖。
圖3繪示為圖1所示的穩定模組中各種訊號的時序圖。
LC1...第一操作時脈
LC2...第二操作時脈
P(n)、K(n)...電連接處
Claims (8)
- 一種移位暫存器,包括:一訊號輸入單元,接收並提供一輸入訊號;一訊號輸出單元,根據該訊號輸入單元所提供的該輸入訊號,控制是否將所接收的一第一時脈訊號向外輸出;一第一穩定模組以及一第二穩定模組,該第一穩定模組與該第二穩定模組具有相同的電路結構,該第一穩定模組以及該第二穩定模組分別電性耦接至該訊號輸入單元的輸出端、該訊號輸出單元的輸出端以及一預設電位,該第一穩定模組接收一第一操作時脈,該第二穩定模組接收一第二操作時脈,當該第一操作時脈為一高準位時,該第二操作時脈為一低準位,且該高準位的上升緣早於該低準位的下降緣,該高準位的下降緣晚於該低準位的上升緣,該第一穩定模組以及該第二穩定模組分別在該第一操作時脈以及該第二操作時脈的工作週期內被致能,藉此在該輸入訊號禁能時將該訊號輸入單元的輸出端與該訊號輸出單元的輸出端電性耦接至該預設電位,其中,在該第一穩定模組被禁能之前,該第二穩定模組已經被致能。
- 如申請專利範圍第1項所述的移位暫存器,其中該第一操作時脈以及該第二操作時脈的工作週期大於50%。
- 如申請專利範圍第1項所述的移位暫存器,其中該第一操作時脈以及該第二操作時脈的週期介於顯示0.1幀畫面所需的時間至顯示200幀畫面所需的時間之間。
- 如申請專利範圍第1項所述的移位暫存器,其中該第一穩定模組以及該第二穩定模組分別作為該移位暫存器的一下拉電路。
- 一種移位暫存器的驅動方法,適於控制一移位暫存器在輸出端提供的電位,該移位暫存器包括一訊號輸出單元與多個穩定模組,該些穩定模組具有相同的電路結構,該訊號輸出單元根據一輸入訊號而控制是否將所接收的一第一時脈訊號從該移位暫存器的輸出端向外輸出,每一該些穩定模組電性耦接至該移位暫存器的輸出端以及一預設電位,該驅動方法包括:提供一第一操作時脈至一第一穩定模組,該第一操作時脈於致能時使該移位暫存器的輸出端在該輸入訊號禁能時經由該第一穩定模組而電性耦接至該預設電位;以及提供一第二操作時脈至一第二穩定模組,該第二操作時脈於致能時使該移位暫存器的輸出端在該輸入訊號禁能時經由該第二穩定模組而電性耦接至該預設電位,其中,當該第一操作時脈為一高準位時,該第二操作時脈為一低準位,且該高準位的上升緣早於該低準位的下降緣,該高準位的下降緣晚於該低準位的上升緣其中,在該第一操作時脈被禁能之前先致能該第二操作時脈。
- 如申請專利範圍第5項所述的驅動方法,更包括:在該第一操作時脈被致能之後才禁能該第二操作時脈。
- 如申請專利範圍第5項所述的驅動方法,其中該第一操作時脈與該第二操作時脈的工作週期各大於50%。
- 如申請專利範圍第5項所述的驅動方法,其中該第一及第二操作時脈的週期分別介於顯示0.1幀畫面所需的時間至顯示200幀畫面所需的時間之間。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099146675A TWI437824B (zh) | 2010-12-29 | 2010-12-29 | 移位暫存器及其驅動方法 |
CN201110111274.4A CN102184704B (zh) | 2010-12-29 | 2011-04-19 | 移位缓存器及其驱动方法 |
US13/270,333 US9105347B2 (en) | 2010-12-29 | 2011-10-11 | Shift register and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099146675A TWI437824B (zh) | 2010-12-29 | 2010-12-29 | 移位暫存器及其驅動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201228234A TW201228234A (en) | 2012-07-01 |
TWI437824B true TWI437824B (zh) | 2014-05-11 |
Family
ID=44570870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099146675A TWI437824B (zh) | 2010-12-29 | 2010-12-29 | 移位暫存器及其驅動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9105347B2 (zh) |
CN (1) | CN102184704B (zh) |
TW (1) | TWI437824B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI440308B (zh) * | 2010-10-13 | 2014-06-01 | Au Optronics Corp | 閘極陣列移位暫存器 |
TWI437822B (zh) * | 2010-12-06 | 2014-05-11 | Au Optronics Corp | 移位暫存器電路 |
TWI437823B (zh) * | 2010-12-16 | 2014-05-11 | Au Optronics Corp | 移位暫存器電路 |
TWI460702B (zh) * | 2012-07-19 | 2014-11-11 | Au Optronics Corp | 顯示裝置及其移位暫存電路 |
TWI505245B (zh) * | 2012-10-12 | 2015-10-21 | Au Optronics Corp | 移位暫存器 |
TWI533606B (zh) * | 2013-06-14 | 2016-05-11 | 友達光電股份有限公司 | 移位暫存器電路 |
TWI541779B (zh) * | 2014-07-18 | 2016-07-11 | 友達光電股份有限公司 | 移位暫存器及移位暫存器的驅動方法 |
TWI553623B (zh) * | 2015-05-11 | 2016-10-11 | 友達光電股份有限公司 | 驅動電路及其控制方法 |
TWI556222B (zh) * | 2015-10-29 | 2016-11-01 | 友達光電股份有限公司 | 移位暫存器 |
TWI568184B (zh) * | 2015-12-24 | 2017-01-21 | 友達光電股份有限公司 | 移位暫存電路及其驅動方法 |
CN106205538A (zh) * | 2016-08-31 | 2016-12-07 | 深圳市华星光电技术有限公司 | 一种goa驱动单元及驱动电路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100797522B1 (ko) * | 2002-09-05 | 2008-01-24 | 삼성전자주식회사 | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 |
US7310402B2 (en) * | 2005-10-18 | 2007-12-18 | Au Optronics Corporation | Gate line drivers for active matrix displays |
JP2007317288A (ja) * | 2006-05-25 | 2007-12-06 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
KR101243807B1 (ko) * | 2006-06-30 | 2013-03-18 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
JP4912186B2 (ja) * | 2007-03-05 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
TWI398852B (zh) * | 2008-06-06 | 2013-06-11 | Au Optronics Corp | 可降低時脈偶合效應之移位暫存器及移位暫存器單元 |
JP5665299B2 (ja) | 2008-10-31 | 2015-02-04 | 三菱電機株式会社 | シフトレジスタ回路 |
TWI390499B (zh) | 2008-12-01 | 2013-03-21 | Au Optronics Corp | 移位暫存裝置 |
CN101425340B (zh) * | 2008-12-09 | 2011-07-20 | 友达光电股份有限公司 | 移位缓存装置 |
US7817771B2 (en) * | 2008-12-15 | 2010-10-19 | Au Optronics Corporation | Shift register |
CN101510443A (zh) * | 2009-04-08 | 2009-08-19 | 友达光电股份有限公司 | 能降低耦合效应的移位寄存器 |
CN101615431B (zh) * | 2009-07-29 | 2012-06-27 | 友达光电股份有限公司 | 移位寄存器 |
-
2010
- 2010-12-29 TW TW099146675A patent/TWI437824B/zh active
-
2011
- 2011-04-19 CN CN201110111274.4A patent/CN102184704B/zh active Active
- 2011-10-11 US US13/270,333 patent/US9105347B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20120169581A1 (en) | 2012-07-05 |
CN102184704A (zh) | 2011-09-14 |
US9105347B2 (en) | 2015-08-11 |
TW201228234A (en) | 2012-07-01 |
CN102184704B (zh) | 2014-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI437824B (zh) | 移位暫存器及其驅動方法 | |
US10217391B2 (en) | Shift register unit, gate driving circuit and driving method thereof, and display apparatus | |
EP3151235B1 (en) | Shift register, gate integrated drive circuit, and display screen | |
TWI520493B (zh) | 移位暫存電路以及削角波形產生方法 | |
US10593284B2 (en) | Shift register unit and method for driving same, shift register circuit and display apparatus | |
US20200020291A1 (en) | Shift Register Circuit, Method for Driving the Same, Gate Drive Circuit, and Display Panel | |
JP6423957B2 (ja) | Igzo製造工程に基づくゲート電極駆動回路 | |
JP6423956B2 (ja) | Igzo製造工程に基づくゲート電極駆動回路 | |
US10923207B2 (en) | Shift register unit and method for driving the same, gate driving circuit and display apparatus | |
WO2016070543A1 (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
US20170018243A1 (en) | A shift register, a gate driving circuit, a display panel and a display apparatus | |
US9306572B2 (en) | Output buffer, gate electrode driving circuit and method for controlling the same | |
WO2015180198A1 (zh) | 一种栅极驱动电路 | |
EP3041000A1 (en) | Shift register unit, shift register, and display device | |
KR20180057685A (ko) | 디스플레이 장치, tft 기판 및 goa 구동 회로 | |
US11263988B2 (en) | Gate driving circuit and display device using the same | |
WO2016138734A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路 | |
EP3723079B1 (en) | Shift register, gate driving circuit and driving method, and display apparatus | |
WO2015100833A1 (zh) | 一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法 | |
US10504478B2 (en) | Semiconductor device having shifted operation voltages in different modes and electronic apparatus thereof | |
CN105390116A (zh) | 栅极驱动电路 | |
TWI414150B (zh) | 移位暫存電路 | |
US9287001B2 (en) | Shift register circuit | |
US10978168B2 (en) | Shift register unit, method of driving the same, gate driving circuit and display device | |
US10114500B2 (en) | Driving unit without a reset transistor for a touch driving electrode and driving method thereof |