WO2015100833A1 - 一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法 - Google Patents

一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法 Download PDF

Info

Publication number
WO2015100833A1
WO2015100833A1 PCT/CN2014/071537 CN2014071537W WO2015100833A1 WO 2015100833 A1 WO2015100833 A1 WO 2015100833A1 CN 2014071537 W CN2014071537 W CN 2014071537W WO 2015100833 A1 WO2015100833 A1 WO 2015100833A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
pull
controllable switch
coupled
liquid crystal
Prior art date
Application number
PCT/CN2014/071537
Other languages
English (en)
French (fr)
Inventor
郭平昇
Original Assignee
深圳市华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电技术有限公司 filed Critical 深圳市华星光电技术有限公司
Priority to US14/346,725 priority Critical patent/US20150187311A1/en
Publication of WO2015100833A1 publication Critical patent/WO2015100833A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Definitions

  • the present invention relates to the field of electronic display, and more particularly to a scanning drive circuit for a liquid crystal panel, a liquid crystal panel, and a driving method.
  • the liquid crystal panel includes a scan line and a scan line drive circuit thereof, and the existing scan line drive circuit includes a cascaded and scan line - a corresponding shift register, and the shift register takes up a large area, especially for existing A technology for integrating a scan line driver chip into a glass substrate, called GOA (Gate Driver On Array) technology.
  • GOA Gate Driver On Array
  • GOA technology is widely used in electronic devices such as smartphones, tablets, and televisions. Since the GOA etches the line of the shift register onto the liquid crystal panel, the influence of the occupied area of the scan driving circuit on the width of the frame is more obvious.
  • the technical problem to be solved by the present invention is to provide a scanning driving circuit, a liquid crystal panel and a driving method of a liquid crystal panel which can reduce the occupation area of a driving circuit.
  • a scan driving circuit of a liquid crystal panel comprising driving components sequentially connected, each driving component comprising a first driving module, a second driving module and a first controllable switch, the first driving module comprising the first a pull-up control unit, a first pull-up switch, a first pull-down control unit, and a first pull-down switch;
  • the pull-up control unit input is coupled to the pre-charge signal, and the output is coupled to a reference low-level signal through the first pull-down control unit and coupled to the control terminal of the first pull-up switch;
  • the first pull-up switch input is coupled To the first scan clock signal, the output end is coupled to the reference low level signal through the first pull-down switch;
  • a storage capacitor is connected between the control end and the output end of the first pull-up switch;
  • the second driving module includes a second pull-up switch, a second pull-down control unit, and a second pull-down switch;
  • the input of the second pull-up switch is coupled to the second scan clock signal, and the output terminal is coupled to the reference low level signal by the second pull-down switch;
  • the control terminal of the second pull-up switch is coupled to the reference low level signal by the second pull-down control unit And coupled to the control terminal of the first pull-up switch by the first controllable switch.
  • the first pull-up control unit includes a second controllable switch, and the first pull-up switch includes a third controllable switch; and the control end of the third controllable switch is coupled to the second controllable switch An output end, the third controllable switch output end is coupled to a first scan line of three adjacent scan lines of the liquid crystal panel; the second pull-up switch includes a fourth controllable switch; and the fourth controllable switch output end a second scan line coupled to three adjacent scan lines of the liquid crystal panel;
  • a fifth controllable switch is connected in series between the control end of the fourth controllable switch and a reference low level signal, and the fifth The controllable switch is turned off when the second controllable switch is turned on.
  • the fifth controllable switch can be used to forcibly lower the control terminal potential of the fourth controllable switch to prevent the fourth controllable switch from being turned on.
  • the display will not be affected, because the pre-charge can be regarded as pre-charging, which can improve the response speed of the TFT of the liquid crystal panel.
  • the second driving module further includes a seventh controllable switch and a first capacitor, wherein the second scan clock signal is coupled to the reference low level signal by the first capacitor and the seventh controllable switch, and the fifth The control end of the control switch is connected to the input of the seventh controllable switch.
  • the second pull-down control unit includes a sixth controllable switch, and the control end of the sixth controllable switch is coupled to a third scan line adjacent to the second scan line.
  • the second pull-down switch includes an eighth controllable switch and a ninth controllable switch disposed in parallel, the control end of the eighth controllable switch is coupled to the third scan line; and the control end of the ninth controllable switch is coupled Go to the input of the seventh controllable switch.
  • a connection between the control end of the third controllable switch and a reference low level signal is Ten controllable switches, the tenth controllable switch is turned off when the second controllable switch is turned on;
  • the first pull-down control unit includes an eleventh controllable switch, and a control end of the eleventh controllable switch is coupled to the second scan line;
  • the first driving module further includes a twelfth controllable switch and a second capacitor, wherein the first scan clock signal is coupled to the reference low level signal through the second capacitor and the twelfth controllable switch, the tenth controllable The control end of the switch is connected to the input end of the twelfth controllable switch;
  • the first pull-down switch includes a thirteenth controllable switch and a fourteen controllable switch that are disposed in parallel, and a control end of the thirteenth controllable switch is coupled to the second scan line; The control end of the switch is coupled to the input of the twelfth controllable switch.
  • a liquid crystal panel comprising an array substrate, further comprising a scan driving circuit of the liquid crystal panel according to the present invention; wherein the first driving module and the second driving module are disposed on an array substrate of the liquid crystal panel.
  • a driving method of a scan driving circuit of a liquid crystal panel comprising the steps of: the first pull-up control unit outputs a pre-charge signal of the second driving module, and continues for a preset reference time; Controlling the first controllable switch to be turned on for a duration;
  • the precharge signal is turned off while the first scan clock signal is being loaded.
  • the second pull-up switch is forcibly turned off; after the first controllable switch is turned off, the second pull-up switch is controlled to be turned on, and the first scan clock signal is output.
  • each of the existing scan driving circuits is completely identical, and each scanning line corresponds to one driving module, and the occupied area of the circuit is large.
  • the present invention uses the first controllable switch to couple the drive output of the first drive module to the second drive module, so that the second drive module can no longer set the pull-up control unit (precharge related circuit, such as the second
  • the driving module may not use the first boosting control module of the first driving module, and the storage capacitor is not connected between the control end and the output end of the second pull-up switch.
  • FIG. 1 is a schematic diagram showing the circuit area distribution of a scan driving circuit of a 32-inch liquid crystal panel.
  • the storage capacitor C occupies an area of 1/6 more GOA scan driving circuits. Obviously, one storage capacitor can be reduced. Reduced scan drive circuit, especially for GOA Use area.
  • FIG. 1 is a schematic diagram showing a circuit area distribution of a 32-inch liquid crystal panel scan driving circuit
  • FIG. 2 is a schematic view of a GOA mode liquid crystal panel
  • FIG. 3 is a schematic structural view of a scan driving circuit of a liquid crystal panel
  • FIG. 4 is a schematic diagram showing the principle of a scan driving circuit of a liquid crystal panel according to an embodiment of the present invention
  • FIG. 5 is a schematic diagram showing a driving method of a scan driving circuit of a liquid crystal panel according to an embodiment of the present invention
  • FIG. 6 is a timing chart showing control of a scanning driving circuit of a liquid crystal panel according to an embodiment of the present invention.
  • the present invention discloses a liquid crystal panel and a scan driving circuit thereof.
  • the liquid crystal panel includes an array substrate 1 and further includes a scan driving circuit 2; the scan driving circuit 2 includes a driving component 3 which is sequentially cascaded.
  • Each of the driving components includes a first driving module 10, a second driving module 20, and a first controllable switch Q1, the array substrate includes a scan line 4, and the first driving module and the second driving module are disposed in an array of liquid crystal panels On the substrate.
  • the driving components are arranged on both sides of the liquid crystal panel, and are driven simultaneously from both ends of the scanning line.
  • the first driving module includes a first pull-up control unit 11, a first pull-up switch 12, a first pull-down control unit 13, and a first pull-down switch 14; the first pull-up control unit input is coupled to a pre-charge signal STV, the output is coupled to a reference low level (logic 0) signal VSS through a first pull-down control unit and coupled to the control terminal of the first pull-up switch; the first pull-up switch input is coupled to the first scan clock
  • the signal CK is coupled to the reference low level signal through a first pull-down switch; a storage capacitor c is connected between the control end and the output end of the first pull-up switch.
  • the second driving module includes a second pull-up switch 21, a second pull-down control unit 22 and a second pull-down switch 23; the second pull-up switch 21 input is coupled to the second scan clock signal XCK, and the output is coupled through the second pull-down switch To the reference low level signal VSS; the control end of the second pull-up switch is controlled by the second pull-down A unit is coupled to the reference low level signal and coupled to the control terminal of the first pull up switch by the first controllable switch.
  • FIG. 1 is a schematic diagram showing the circuit area distribution of a scan driving circuit of a 32-inch liquid crystal panel.
  • the storage capacitor C occupies an area of more than 1/6 GOA scan driving circuit. Obviously, one storage capacitor can be reduced. Reduce the footprint of the GOA.
  • the first pull-up control unit of the embodiment includes a second controllable switch
  • the first pull-up switch includes a third controllable switch
  • the second pull-up switch includes a fourth controllable switch.
  • the scan driving circuit includes a first driving module 10, a second driving module 20 and a first controllable switch Q1.
  • the first driving module 10 includes a second controllable switch Q2 and a storage capacitor.
  • the input of the second controllable switch Q2 is coupled to
  • the precharge signal STV has an output coupled to the first scan line Gn of the three adjacent scan lines of the liquid crystal panel through the storage capacitor;
  • the first drive module 10 is coupled to the second drive module 20 through the first controllable switch Q1, the second The input end of the controllable switch Q2 is directly electrically connected to the control end.
  • the first driving module 10 and the second driving module 20 are disposed on the array substrate of the liquid crystal panel, and drive the liquid crystal panel from one end of the scanning line.
  • the control end of the third controllable switch Q3 is coupled to the output of the second controllable switch Q2, the input is coupled to the first scan clock signal CK of the rectangular wave; and the output is coupled to the first scan of the three adjacent scan lines of the liquid crystal panel Line Gn;
  • the second driving module further includes a fourth controllable switch Q4, the control end of the fourth controllable switch Q4 is coupled to the output end of the first controllable switch Q1, and the input end is coupled to the second scan clock signal XCK of the rectangular wave;
  • the output terminal is coupled to a second scan line Gn+1 adjacent to the first scan line Gn.
  • the input end of the first controllable switch Q1 and the control end are directly electrically connected;
  • the second pull-down control unit includes a fifth controllable switch Q5, and the fifth controllable switch Q5 is connected in series to the control end of the fourth controllable switch Q4.
  • VSS logic 0
  • the fifth controllable switch Q5 is turned off when the second controllable switch Q2 is turned on.
  • a sixth controllable switch Q6 is connected in series between the control end of the fourth controllable switch Q4 and the reference low level signal VSS, and the control end of the sixth controllable switch Q6 is coupled to the second scan line Gn+1.
  • the second driving module further includes a seventh controllable switch Q7 and a first capacitor C1.
  • the second scan clock signal XCK is coupled to the reference low level signal VSS through the first capacitor C1 and the seventh controllable switch Q7, and the fifth controllable
  • the control terminal of switch Q5 is connected to the input of seventh controllable switch Q7.
  • the second pull-down switch includes an eighth controllable switch Q8 and a ninth controllable switch Q9 arranged in parallel, and an eighth controllable switch Q8 and a ninth controllable switch Q9 are connected in series at the output end of the fourth controllable switch Q4 and the reference Between the low level signal VSS, the control terminal of the eighth controllable switch Q8 is coupled to the third scan line Gn+2; the control terminal of the ninth controllable switch Q9 is coupled to the input terminal of the seventh controllable switch Q7.
  • a tenth controllable switch Q10 is connected in series between the control terminal of the third controllable switch Q3 and a reference low level signal VSS, and the tenth controllable switch Q10 is turned off when the second controllable switch Q2 is turned on.
  • the first pull-down control unit includes an eleventh controllable switch Q11, and the eleventh controllable switch Q11 is connected in series between the control end of the third controllable switch Q3 and the reference low level signal VSS, and the eleventh controllable switch The control terminal of Q11 is coupled to the second scan line Gn+1.
  • the first driving module further includes a twelfth controllable switch Q12 and a second capacitor C2.
  • the first scan clock signal CK is coupled to the reference low level signal VSS through the second capacitor C2 and the twelfth controllable switch Q12.
  • the control terminal of the controllable switch Q10 is connected to the input of the twelfth controllable switch Q12.
  • the first pull-down switch includes a thirteenth controllable switch Q13 and a fourteenth controllable switch arranged in parallel Q14, the thirteenth controllable switch Q13 and the fourteen controllable switch Q14 are connected in series between the output of the third controllable switch Q3 and the reference low level signal VSS, and the control end of the thirteenth controllable switch Q13 is coupled to The second scan line Gn+1; the control end of the fourteenth controllable switch Q14 is coupled to the input of the twelfth controllable switch Q12.
  • the embodiment discloses a driving method of a scan driving circuit of a liquid crystal panel according to the present invention, which includes the following steps:
  • S1 loading a pre-charge signal of the first driving module, outputting a pre-charging signal of the second driving module by the first pull-up control unit, and continuing for a preset reference time;
  • the pre-charging signal of the first driving module is an initial trigger signal STV, and for other driving components, the pre-charging signal of the first driving module is the upper-level scanning line Gn- 1 drive signal.
  • the second controllable switch precharges the Qn point (the output of the first pull-up control unit). At this time, the voltage of Qn is divided by the first controllable switch Q1, Qn+1 point The voltage is lower than the Qn point, the second pull-up switch is in an incomplete state, and the second scan line Gn+1 can be precharged.
  • the Qn point is at the first scan line Gn and the storage capacitor. The voltage is boosted again, and the voltage at the Qn+1 point also reaches the turn-on voltage of the second boost switch.
  • the second scan clock signal XCK is at a high level (logic 1), driving the second scan line Gn+1; Qn+1 point (the control end of the second pull-up switch) is superimposed on the second
  • the stray voltage of the pull switch is further increased, and the voltage increase of the Qn+1 point can improve the driving capability of the second scanning line Gn+1, and improve the common color shift problem of large size, so that the GOA can be applied to higher resolution products.
  • the second controllable switch precharges the Qn point, and the second control module is charged by the first controllable switch Q1, which may cause the fourth controllable switch to be turned on, and the second scan clock signal outputs a high potential. Driving the second scan line.
  • the fifth controllable switch can be used to forcibly lower the control terminal potential of the fourth controllable switch to prevent the fourth controllable switch from being turned on.
  • the display will not be affected, because the pre-charge can be regarded as pre-charging, and the response speed of the TFT of the liquid crystal panel can be improved.
  • the GOA with double-side drive has the most severe waveform variation in the middle of the scan line; and the GOA signal is transmitted from top to bottom, so the waveform of the scan line at the bottom of the LCD panel is more variable than the top. Therefore, the position where the color shift occurs is the middle lower side.
  • the driving output of the first driving module is coupled to the second driving module, so that the second driving module can delete the pre-charging related circuit (such as the first liter of the first driving module).
  • the voltage control module also omits the storage capacitor of the second drive module.
  • the storage capacitor occupies more than 1/6 of the GOA scan drive circuit area. Obviously, reducing one storage capacitor can significantly reduce the footprint of the GOA. Therefore, although the driving capability of the scan driving circuit is doubled, the circuit driving capability is improved, and the color shift phenomenon is improved, but the occupation area of the scan driving circuit is not significantly increased, which is advantageous for the realization of the narrow bezel.
  • All of the controllable switches of the present invention can employ semiconductor switching devices such as MOS transistors and triodes.
  • semiconductor switching devices such as MOS transistors and triodes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供了一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法。扫描驱动电路（2）包括依次级联的驱动组件（3），每个驱动组件（3）包括第一驱动模块（10）、第二驱动模块（20）和第一可控开关（Q1），第一驱动模块（10）包括第一上拉控制单元（11）、第一上拉开关（12）、第一下拉控制单元（13）和第一下拉开关（14）；第一上拉控制单元（11）的输入端耦合到预充电信号（STV），第一上拉控制单元（11）的输出端通过第一下拉控制单元（13）耦合到一基准低电平信号（VSS），并耦合到第一上拉开关（12）的控制端；第一上拉开关（12）输入端耦合到第一扫描时钟信号（CK），输出端通过第一下拉开关（14）耦合到基准低电平信号（VSS）；第一上拉开关（12）的控制端和输出端之间连接有储能电容（C）；第二驱动模块（20）省略了上拉控制单元和储能电容。

Description

一种液晶面板的扫描驱动电路、 液晶面板和一种驱动方法
【技术领域】
本发明涉及电子显示领域， 更具体的说， 涉及一种液晶面板的扫描驱动电 路、 液晶面板和一种驱动方法。
【背景技术】
液晶面板包括扫描线及其扫描线驱动电路， 现有的扫描线驱动电路包括有 级联的和扫描线——对应的移位寄存器， 移位寄存器会占用较大的面积， 尤其 是对于现有的一种将扫描线驱动芯片集成到玻璃基板的技术， 称为 GOA(Gate Driver On Array)技术来说。 GOA技术广泛应用于智能手机、 平板电脑、 电视等 液晶显示的电子设备中。 由于 GOA是将移位寄存器的线路刻蚀到液晶面板上实 现的， 其扫描驱动电路的占用面积对边框宽度的影响更为明显。
【发明内容】
本发明所要解决的技术问题是提供一种可减少驱动电路占用面积的液晶面 板的扫描驱动电路、 液晶面板和一种驱动方法。
本发明的目的是通过以下技术方案来实现的：
一种液晶面板的扫描驱动电路， 所述扫描驱动电路包括依次级联的驱 动组件， 每个驱动组件包括第一驱动模块、 第二驱动模块和第一可控开关， 第 一驱动模块包括第一上拉控制 （Pull-up control )单元、 第一上拉（Pull-up )开 关、 第一下拉控制 ( Pull-down control )单元和第一下拉 ( Pull-down )开关； 所 述第一上拉控制单元输入端耦合到预充电信号， 输出端通过第一下拉控制单元 耦合到一基准低电平信号， 并耦合到第一上拉开关的控制端； 第一上拉开关输 入端耦合到第一扫描时钟信号， 输出端通过第一下拉开关耦合到基准低电平信 号； 所述第一上拉开关的控制端和输出端之间连接有储能电容；
第二驱动模块包括第二上拉开关、 第二下拉控制单元和第二下拉开关； 第 二上拉开关输入端耦合到第二扫描时钟信号， 输出端通过第二下拉开关耦合到 基准低电平信号； 第二上拉开关的控制端通过第二下拉控制单元耦合到基准低 电平信号， 并通过所述第一可控开关耦合到所述第一上拉开关的控制端。
进一步的， 所述第一上拉控制单元包括第二可控开关， 所述第一上拉开关 包括第三可控开关； 所述第三可控开关的控制端耦合到第二可控开关的输出端， 所述第三可控开关输出端耦合到液晶面板三条相邻扫描线的第一扫描线； 所述 第二上拉开关包括第四可控开关； 所述第四可控开关输出端耦合到液晶面板三 条相邻扫描线的第二扫描线；
进一步的， 所述第一可控开关的输入端和控制端直接电连接； 所述第四可 控开关的控制端和一基准低电平信号之间串接有第五可控开关， 第五可控开关 在第二可控开关导通时截止。 第二可控开关对第一驱动模块充电时， 通过第一 可控开关对第二驱动模块充电， 会造成第四可控开关导通， 然后将第二扫描时 钟信号连接到第二扫描线， 而采用第五可控开关可以将第四可控开关的控制端 电位强行拉低， 避免第四可控开关导通。 当然， 即便第四开关导通给第二扫描 线误充电也不会影响显示， 因为提前充电可当成预充电，可以提高液晶面板 TFT 的响应速度。
进一步的， 第二驱动模块还包括有第七可控开关和第一电容， 所述第二扫 描时钟信号通过第一电容和第七可控开关耦合到基准低电平信号， 所述第五可 控开关的控制端连接到第七可控开关的输入端。
进一步的， 所述第二下拉控制单元包括第六可控开关， 所述第六可控开关 的控制端耦合到与第二扫描线相邻的第三扫描线。
所述第二下拉开关包括并联设置的第八可控开关和第九可控开关， 所述第 八可控开关的控制端耦合到第三扫描线； 所述第九可控开关的控制端耦合到第 七可控开关的输入端。
进一步的， 所述第二可控开关的输入端和控制端直接电连接。
进一步的， 所述第三可控开关的控制端和一基准低电平信号之间串接有第 十可控开关， 第十可控开关在第二可控开关导通时截止；
所述第一下拉控制单元包括第十一可控开关， 所述第十一可控开关的控制 端耦合到第二扫描线；
第一驱动模块还包括有第十二可控开关和第二电容， 所述第一扫描时钟信 号通过第二电容和第十二可控开关耦合到基准低电平信号， 所述第十可控开关 的控制端连接到第十二可控开关的输入端；
所述第一下拉开关包括并联设置的第十三可控开关和第十四可控开关， 所 述第十三可控开关的控制端耦合到第二扫描线； 所述第十四可控开关的控制端 耦合到第十二可控开关的输入端。
一种液晶面板， 所述液晶面板包括阵列基板， 还包括本发明所述的液晶面 板的扫描驱动电路； 所述第一驱动模块和第二驱动模块设置在液晶面板的阵列 基板上。
一种如本发明所述的液晶面板的扫描驱动电路的驱动方法， 包括步骤： 第一上拉控制单元输出第二驱动模块的预充电信号， 并持续一预设的基准 时间； 在预充电信号持续时间内， 控制第一可控开关导通；
关断预充电信号， 同时加载第一扫描时钟信号。
进一步的， 在预充电信号持续时间内， 强行关断第二上拉开关； 第一可控 开关断开后， 控制第二上拉开关导通， 输出在第一扫描时钟信号。
现有的扫描驱动电路尤其是 GOA电路的各个级联的驱动模块的结构是完全 一致的， 而每个扫描线都对应一个驱动模块， 电路的占用面积较大。 本发明由 于采用了第一可控开关， 将第一驱动模块的驱动输出耦合到第二驱动模块， 这 样第二驱动模块就可以不再设置上拉控制单元（预充电相关的电路， 如第二驱 动模块可以不使用第一驱动模块的第一升压控制模块）， 第二上拉开关的控制端 和输出端之间没有连接储能电容。 图 1所示为一种 32吋液晶面板的扫描驱动电 路的电路面积分布示意图， 其储能电容 C占据了 1/6多 GOA扫描驱动电路的面 积， 很显然， 减少一个储能电容， 可以显着缩减扫描驱动电路尤其是 GOA的占 用面积。
【附图说明】
图 1是 32吋液晶面板扫描驱动电路的电路面积分布示意图；
图 2是 GOA方式液晶面板示意图；
图 3是液晶面板的扫描驱动电路的结构示意图；
图 4本发明实施例液晶面板的扫描驱动电路的原理示意图；
图 5是本发明实施例液晶面板的扫描驱动电路的驱动方法示意图； 图 6本发明实施例液晶面板的扫描驱动电路的控制时序示意图。
【具体实施方式】
如图 2、 3所示， 本发明公开一种液晶面板及其扫描驱动电路， 液晶面板包 括阵列基板 1 , 还包括扫描驱动电路 2; 所述扫描驱动电路 2包括依次级联的驱 动组件 3, 每个驱动组件包括第一驱动模块 10、 第二驱动模块 20和第一可控开 关 Q1 , 所述阵列基板包括扫描线 4, 所述第一驱动模块和第二驱动模块设置在 液晶面板的阵列基板上。 对于双侧驱动的液晶面板， 驱动组件分列在液晶面板 两侧， 从扫描线的两端同时驱动。
第一驱动模块包括第一上拉控制单元 11、 第一上拉开关 12、 第一下拉控制 单元 13 和第一下拉开关 14; 所述第一上拉控制单元输入端耦合到预充电信号 STV,输出端通过第一下拉控制单元耦合到一基准低电平（ logic 0 )信号 VSS, 并耦合到第一上拉开关的控制端； 第一上拉开关输入端耦合到第一扫描时钟信 号 CK, 输出端通过第一下拉开关耦合到基准低电平信号； 所述第一上拉开关的 控制端和输出端之间连接有储能电容 c。
第二驱动模块包括第二上拉开关 21、第二下拉控制单元 22和第二下拉开关 23; 第二上拉开关 21输入端耦合到第二扫描时钟信号 XCK,输出端通过第二下 拉开关耦合到基准低电平信号 VSS; 第二上拉开关的控制端通过第二下拉控制 单元耦合到基准低电平信号， 并通过所述第一可控开关耦合到所述第一上拉开 关的控制端。
现有的 GOA如果增加驱动电路， 则两个驱动电路完全一致， 因此电路的占 用面积必然翻倍。 本发明由于采用了第一可控开关， 将第一驱动模块的驱动输 出耦合到第二驱动模块， 这样第二驱动模块就可以不再设置与预充电相关的电 路（如第二驱动模块可以不使用第一驱动模块的第一升压控制模块）， 第二上拉 开关的控制端和输出端之间没有连接储能电容。 图 1所示为一种 32吋液晶面板 的扫描驱动电路的电路面积分布示意图， 其储能电容 C占据了 1/6多 GOA扫描 驱动电路的面积，很显然，减少一个储能电容，可以显着缩减 GOA的占用面积。 因此， 虽然扫描驱动电路的驱动能力翻番， 提高了电路驱动能力， 改善了色偏 现象， 但并不会显着增加扫描驱动电路的占用面积， 有利于窄边框的实现。 下面结合附图和较佳的实施例对本发明作进一步说明。
【实施例一】
如图 4所示， 本实施方式的第一上拉控制单元包括第二可控开关， 所述第 一上拉开关包括第三可控开关； 第二上拉开关包括第四可控开关。
扫描驱动电路包括第一驱动模块 10、第二驱动模块 20和第一可控开关 Q1 , 第一驱动模块 10包括第二可控开关 Q2和储能电容， 第二可控开关 Q2输入端 耦合到预充电信号 STV, 其输出端通过储能电容耦合到液晶面板三条相邻扫描 线的第一扫描线 Gn;第一驱动模块 10通过第一可控开关 Q1耦合到第二驱动模 块 20, 第二可控开关 Q2的输入端和控制端直接电连接。 第一驱动模块 10和第 二驱动模块 20设置在液晶面板的阵列基板上， 从扫描线的一端对液晶面板进行 驱动。
第三可控开关 Q3的控制端耦合到第二可控开关 Q2的输出端， 输入端耦合 到矩形波的第一扫描时钟信号 CK;输出端耦合到液晶面板三条相邻扫描线的第 一扫描线 Gn; 第二驱动模块中还包括有第四可控开关 Q4 , 第四可控开关 Q4的控制端耦 合到第一可控开关 Q1 的输出端， 输入端耦合到矩形波的第二扫描时钟信号 XCK; 输出端耦合到与第一扫描线 Gn相邻的第二扫描线 Gn+1。
第一可控开关 Q1的输入端和控制端直接电连接；所述第二下拉控制单元包 括第五可控开关 Q5 ,第五可控开关 Q5串接在第四可控开关 Q4的控制端和一基 准低电平信号 VSS ( logic 0 )之间， 第五可控开关 Q5在第二可控开关 Q2导通 时截止。
第四可控开关 Q4的控制端和基准低电平信号 VSS之间串接有第六可控开 关 Q6, 第六可控开关 Q6的控制端耦合到与第二扫描线 Gn+1相邻的第三扫描 线 Gn+2。
第二驱动模块还包括有第七可控开关 Q7和第一电容 C1 , 第二扫描时钟信 号 XCK通过第一电容 C1和第七可控开关 Q7耦合到基准低电平信号 VSS , 第 五可控开关 Q5的控制端连接到第七可控开关 Q7的输入端。
所述第二下拉开关包括并联设置的第八可控开关 Q8和第九可控开关 Q9 , 第八可控开关 Q8和第九可控开关 Q9串接在第四可控开关 Q4输出端和基准低 电平信号 VSS之间， 第八可控开关 Q8的控制端耦合到第三扫描线 Gn+2; 第九 可控开关 Q9的控制端耦合到第七可控开关 Q7的输入端。
第三可控开关 Q3的控制端和一基准低电平信号 VSS之间串接有第十可控 开关 Q10, 第十可控开关 Q10在第二可控开关 Q2导通时截止。
第一下拉控制单元包括第十一可控开关 Q11 , 第十一可控开关 Q11 串接在 第三可控开关 Q3的控制端和基准低电平信号 VSS之间， 第十一可控开关 Q11 的控制端耦合到第二扫描线 Gn+1。
第一驱动模块还包括有第十二可控开关 Q12和第二电容 C2, 第一扫描时钟 信号 CK通过第二电容 C2和第十二可控开关 Q12耦合到基准低电平信号 VSS , 第十可控开关 Q10的控制端连接到第十二可控开关 Q12的输入端。
所述第一下拉开关包括并联设置的第十三可控开关 Q13和第十四可控开关 Q14,第十三可控开关 Q13和第十四可控开关 Q14串接在第三可控开关 Q3输出 端和基准低电平信号 VSS之间， 第十三可控开关 Q13的控制端耦合到第二扫描 线 Gn+1 ; 第十四可控开关 Q14的控制端耦合到第十二可控开关 Q12的输入端。
【实施例二】
如图 3-5所示，本实施方式公开一种本发明所述的液晶面板的扫描驱动电路 的驱动方法， 包括步骤：
S1 : 加载第一驱动模块的预充电信号， 通过第一上拉控制单元输出第二驱 动模块的预充电信号， 并持续一预设的基准时间；
S2: 在预充电信号持续时间内， 控制第一可控开关 Q1导通；
S3: 关断预充电信号； 第一扫描时钟信号输出高电位，驱动第一扫描线 Gn;
S4: 持续预设的基准时间后， 第一扫描时钟信号输出低电位， 同时第二扫 描时钟信号输出高电位， 驱动第二扫描线 Gn+1。
如果驱动组件是第一个驱动组件， 其第一驱动模块的预充电信号是一个初 始触发信号 STV, 对于其他驱动组件来说， 其第一驱动模块的预充电信号是上 一级扫描线 Gn-1的驱动信号。
本实施方式结合图 4的扫描驱动电路，其驱动时序如图 6所示。在 P-2阶段 时， 第二可控开关对 Qn点（第一上拉控制单元的输出端）预充电， 此时， Qn的 电压通过第一可控开关 Q1分压后， Qn+1点的电压低于 Qn点， 第二上拉开关 处于不完全导通状态， 可以给第二扫描线 Gn+1预充电， 等到 p-3阶段时， Qn点 在第一扫描线 Gn和储能电容的作用下再次升压， 此时 Qn+1点的电压也完全达 到第二升压开关的导通电压。
接下来 P-4阶段， 第二扫描时钟信号 XCK为高电平（ logic 1 ) , 驱动第二扫 描线 Gn+1; Qn+1 点 （第二上拉开关的控制端） 电压叠加第二上拉开关的杂散 电压后进一步升高， Qn+1点电压升高可以提高第二扫描线 Gn+1的驱动能力， 改 善大尺寸常见的色偏问题， 使得 GOA能应用在更高分辨率产品。 P-2阶段时第二可控开关对 Qn点预充电， 通过第一可控开关 Q1对第二驱动 模块充电， 可能造成第四可控开关导通， 此时第二扫描时钟信号输出高电位， 驱动第二扫描线， 此时可以采用第五可控开关可以将第四可控开关的控制端电 位强行拉低， 避免第四可控开关导通。 当然， 即便第四开关导通给第二扫描线 误充电也不会影响显示， 因为提前充电可当成预充电， 可以提高液晶面板 TFT 的响应速度。
由于扫描线上 RC负载太大，使得扫描线对应的 TFT接收到错误的数据线信 号， 从而导致色偏的产生。 双侧驱动的 GOA, 扫描线中间位置的波形变异最严 重； 且 GOA信号的传递方向是自上而下， 因此液晶面板底部扫描线的波形变异 大于顶部。 因此， 色偏出现的位置是中间偏下边。
本实施方式由于采用了第一可控开关， 将第一驱动模块的驱动输出耦合到 第二驱动模块， 这样第二驱动模块就可以删除预充电相关的电路（如第一驱动 模块的第一升压控制模块）， 还省略了第二驱动模块的储能电容。 如图 1所示， 储能电容占据了 1/6多 GOA扫描驱动电路的面积，很显然，减少一个储能电容， 可以显着缩减 GOA的占用面积。 因此， 虽然扫描驱动电路的驱动能力翻番， 提 高了电路驱动能力， 改善了色偏现象， 但并不会显着增加扫描驱动电路的占用 面积， 有利于窄边框的实现。
本发明所有的可控开关可以采用 MOS管、 三极管等半导体开关器件。 以上 内容是结合具体的优选实施方式对本发明所作的进一步详细说明， 不能认定本 发明的具体实施只局限于这些说明。 对于本发明所属技术领域的普通技术人员 来说， 在不脱离本发明构思的前提下， 还可以做出若干筒单推演或替换， 都应 当视为属于本发明的保护范围。

Claims

权利要求
1、 一种液晶面板的扫描驱动电路， 所述扫描驱动电路包括依次级联的驱动 组件， 每个驱动组件包括第一驱动模块、 第二驱动模块和第一可控开关， 第一 驱动模块包括第一上拉控制单元、 第一上拉开关、 第一下拉控制单元和第一下 拉开关； 所述第一上拉控制单元的输入端耦合到预充电信号， 第一上拉控制单 元的输出端通过第一下拉控制单元耦合到一基准低电平信号， 并耦合到第一上 拉开关的控制端； 第一上拉开关输入端耦合到第一扫描时钟信号， 输出端通过 第一下拉开关耦合到基准低电平信号； 所述第一上拉开关的控制端和输出端之 间连接有储能电容；
第二驱动模块包括第二上拉开关、 第二下拉控制单元和第二下拉开关； 第 二上拉开关输入端耦合到第二扫描时钟信号， 输出端通过第二下拉开关耦合到 基准低电平信号； 第二上拉开关的控制端通过第二下拉控制单元耦合到基准低 电平信号， 并通过所述第一可控开关耦合到所述第一上拉开关的控制端。
2. 如权利要求 1所述的液晶面板的扫描驱动电路， 其中， 所述第一上拉控 制单元包括第二可控开关， 所述第一上拉开关包括第三可控开关； 所述第三可 控开关的控制端耦合到第二可控开关的输出端， 所述第三可控开关输出端耦合 到液晶面板三条相邻扫描线的第一扫描线； 所述第二上拉开关包括第四可控开 关； 所述第四可控开关输出端耦合到液晶面板三条相邻扫描线的第二扫描线。
3. 如权利要求 2所述的液晶面板的扫描驱动电路， 其中， 所述第一可 控开关的输入端和控制端直接电连接； 所述第四可控开关的控制端和一基准低 电平信号之间串接有第五可控开关， 第五可控开关在第二可控开关导通时截止。
4. 如权利要求 3所述的液晶面板的扫描驱动电路， 其中， 第二驱动模块还 包括有第七可控开关和第一电容， 所述第二扫描时钟信号通过第一电容和第七 可控开关耦合到基准低电平信号， 所述第五可控开关的控制端连接到第七可控 开关的输入端。
5. 如权利要求 4所述的液晶面板的扫描驱动电路， 其中， 所述第二下拉控 制单元包括第六可控开关， 所述第六可控开关的控制端耦合到与第二扫描线相 邻的第三扫描线；
所述第二下拉开关包括并联设置的第八可控开关和第九可控开关， 所述第 八可控开关的控制端耦合到第三扫描线； 所述第九可控开关的控制端耦合到第 七可控开关的输入端。
6. 如权利要求 3所述的液晶面板的扫描驱动电路， 其中， 所述第二可控开 关的输入端和控制端直接电连接。
7. 如权利要求 6所述的液晶面板的扫描驱动电路， 其中， 所述第三可控开 关的控制端和一基准低电平信号之间串接有第十可控开关， 第十可控开关在第 二可控开关导通时截止；
所述第一下拉控制单元包括第十一可控开关， 所述第十一可控开关的控制 端耦合到第二扫描线；
第一驱动模块还包括有第十二可控开关和第二电容， 所述第一扫描时钟信 号通过第二电容和第十二可控开关耦合到基准低电平信号， 所述第十可控开关 的控制端连接到第十二可控开关的输入端；
所述第一下拉开关包括并联设置的第十三可控开关和第十四可控开关， 所 述第十三可控开关的控制端耦合到第二扫描线； 所述第十四可控开关的控制端 耦合到第十二可控开关的输入端。
8. 一种液晶面板， 所述液晶面板包括阵列基板， 还包括一种液晶面板的扫 描驱动电路， 所述扫描驱动电路包括依次级联的驱动组件， 每个驱动组件包括 第一驱动模块、 第二驱动模块和第一可控开关， 第一驱动模块包括第一上拉控 制单元、 第一上拉开关、 第一下拉控制单元和第一下拉开关； 所述第一上拉控 制单元的输入端耦合到预充电信号， 第一上拉控制单元的输出端通过第一下拉 控制单元耦合到一基准低电平信号， 并耦合到第一上拉开关的控制端； 第一上 拉开关输入端耦合到第一扫描时钟信号， 输出端通过第一下拉开关耦合到基准 低电平信号； 所述第一上拉开关的控制端和输出端之间连接有储能电容； 第二驱动模块包括第二上拉开关、 第二下拉控制单元和第二下拉开关； 第 二上拉开关输入端耦合到第二扫描时钟信号， 输出端通过第二下拉开关耦合到 基准低电平信号； 第二上拉开关的控制端通过第二下拉控制单元耦合到基准低 电平信号， 并通过所述第一可控开关耦合到所述第一上拉开关的控制端； 所述 第一驱动模块和第二驱动模块设置在液晶面板的阵列基板上。
9. 如权利要求 8所述的一种液晶面板， 其中， 所述第一上拉控制单元包括 第二可控开关， 所述第一上拉开关包括第三可控开关； 所述第三可控开关的控 制端耦合到第二可控开关的输出端， 所述第三可控开关输出端耦合到液晶面板 三条相邻扫描线的第一扫描线； 所述第二上拉开关包括第四可控开关； 所述第 四可控开关输出端耦合到液晶面板三条相邻扫描线的第二扫描线。
10. 如权利要求 9所述的一种液晶面板， 其中， 所述第一可控开关的输入端 和控制端直接电连接； 所述第四可控开关的控制端和一基准低电平信号之间串 接有第五可控开关， 第五可控开关在第二可控开关导通时截止。
11. 如权利要求 10所述的一种液晶面板， 其中， 所述第二驱动模块还包括 有第七可控开关和第一电容， 所述第二扫描时钟信号通过第一电容和第七可控 开关耦合到基准低电平信号， 所述第五可控开关的控制端连接到第七可控开关 的输入端。
12. 如权利要求 11所述的一种液晶面板， 其中， 所述第二下拉控制单元包 括第六可控开关， 所述第六可控开关的控制端耦合到与第二扫描线相邻的第三 扫描线；
所述第二下拉开关包括并联设置的第八可控开关和第九可控开关， 所述第 八可控开关的控制端耦合到第三扫描线； 所述第九可控开关的控制端耦合到第 七可控开关的输入端。
13. 如权利要求 10所述的一种液晶面板， 其中， 所述第二可控开关的输入 端和控制端直接电连接。
14. 如权利要求 13所述的一种液晶面板， 其中， 所述第三可控开关的控制 端和一基准低电平信号之间串接有第十可控开关， 第十可控开关在第二可控开 关导通时截止；
所述第一下拉控制单元包括第十一可控开关， 所述第十一可控开关的控制 端耦合到第二扫描线；
第一驱动模块还包括有第十二可控开关和第二电容， 所述第一扫描时钟信 号通过第二电容和第十二可控开关耦合到基准低电平信号， 所述第十可控开关 的控制端连接到第十二可控开关的输入端；
所述第一下拉开关包括并联设置的第十三可控开关和第十四可控开关， 所 述第十三可控开关的控制端耦合到第二扫描线； 所述第十四可控开关的控制端 耦合到第十二可控开关的输入端。
15. 一种如权利要求 1所述的液晶面板的扫描驱动电路的驱动方法，包括步 骤：
第一上拉控制单元输出第二驱动模块的预充电信号， 并持续一预设的基准 时间； 在预充电信号持续时间内， 控制第一可控开关导通；
关断预充电信号， 第一扫描时钟信号输出高电位。
16. 如权利要求 15 所述的液晶面板的扫描驱动电路的驱动方法,其特征在 于， 在预充电信号持续时间内， 强行关断第二上拉开关； 第一可控开关断开后， 控制第二上拉开关导通， 输出在第一扫描时钟信号。
PCT/CN2014/071537 2013-12-31 2014-01-27 一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法 WO2015100833A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/346,725 US20150187311A1 (en) 2013-12-31 2014-01-27 Scan driving circuit of lcd panel, the lcd panel, and method for driving the scan driving circuit of the lcd panel

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201310753794 2013-12-31
CN201310753794.4 2013-12-31
CN201410036494.9 2014-01-24
CN201410036494.9A CN103761952B (zh) 2013-12-31 2014-01-24 一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法

Publications (1)

Publication Number Publication Date
WO2015100833A1 true WO2015100833A1 (zh) 2015-07-09

Family

ID=50529181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/071537 WO2015100833A1 (zh) 2013-12-31 2014-01-27 一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法

Country Status (2)

Country Link
CN (1) CN103761952B (zh)
WO (1) WO2015100833A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008740B (zh) 2014-05-20 2016-09-21 深圳市华星光电技术有限公司 一种扫描驱动电路和一种液晶显示装置
CN104078021B (zh) * 2014-07-17 2016-05-04 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104064160B (zh) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104392701B (zh) * 2014-11-07 2016-09-14 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104409055B (zh) * 2014-11-07 2017-01-11 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104766575B (zh) * 2015-04-07 2017-10-17 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105529009B (zh) * 2016-02-04 2018-03-20 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN107358931B (zh) * 2017-09-04 2019-12-24 深圳市华星光电半导体显示技术有限公司 Goa电路
CN110120197B (zh) * 2019-04-11 2024-03-08 深圳天源中芯半导体有限公司 一种省略外围电阻电容减少干扰的级联应用系统及其实现方法
CN111292699B (zh) * 2020-03-31 2021-03-16 Tcl华星光电技术有限公司 双向输出goa电路及无缝拼接屏
CN113744679B (zh) * 2021-07-29 2024-02-09 北京大学深圳研究生院 一种栅极驱动电路及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050264505A1 (en) * 2004-05-27 2005-12-01 Lg Philips Lcd Co., Ltd. Shift register and liquid crystal display device using the same
JP2010160472A (ja) * 2009-01-09 2010-07-22 Chunghwa Picture Tubes Ltd 高信頼性ゲート駆動回路
CN102201194A (zh) * 2011-04-28 2011-09-28 友达光电股份有限公司 移位寄存器电路
CN103226927A (zh) * 2013-01-23 2013-07-31 友达光电股份有限公司 移位暂存器、使用该移位暂存器的栅极驱动电路与显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11338439A (ja) * 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JPH11338403A (ja) * 1998-05-22 1999-12-10 Matsushita Electric Ind Co Ltd 表示装置
JP5132884B2 (ja) * 2005-12-28 2013-01-30 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
CN101645243B (zh) * 2008-08-06 2012-02-15 胜华科技股份有限公司 移位寄存器
CN103065593B (zh) * 2012-12-13 2014-11-19 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路与显示器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050264505A1 (en) * 2004-05-27 2005-12-01 Lg Philips Lcd Co., Ltd. Shift register and liquid crystal display device using the same
JP2010160472A (ja) * 2009-01-09 2010-07-22 Chunghwa Picture Tubes Ltd 高信頼性ゲート駆動回路
CN102201194A (zh) * 2011-04-28 2011-09-28 友达光电股份有限公司 移位寄存器电路
CN103226927A (zh) * 2013-01-23 2013-07-31 友达光电股份有限公司 移位暂存器、使用该移位暂存器的栅极驱动电路与显示装置

Also Published As

Publication number Publication date
CN103761952A (zh) 2014-04-30
CN103761952B (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
WO2015100833A1 (zh) 一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法
EP3254277B1 (en) Shift register unit, related gate driver and display apparatus, and method for driving the same
EP3151235B1 (en) Shift register, gate integrated drive circuit, and display screen
WO2016070543A1 (zh) 移位寄存器单元、栅极驱动电路及显示装置
EP2725581B1 (en) Shift register and method for driving the same, gate driving device, display device and electronic product
CN102708779B (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
WO2020015569A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US20200020291A1 (en) Shift Register Circuit, Method for Driving the Same, Gate Drive Circuit, and Display Panel
TWI520493B (zh) 移位暫存電路以及削角波形產生方法
US8049706B2 (en) Gate driving circuit capable of suppressing threshold voltage drift
US9779680B2 (en) Shift register unit, gate driving circuit and display apparatus
KR101580422B1 (ko) 시프트 레지스터, 디스플레이 장치, 게이트 구동 회로, 및 구동 방법
US9905182B2 (en) GOA driving circuits, TFT display panels and display devices
US10546519B2 (en) Gate driving circuits and display panels
US20150131771A1 (en) Shift register unit, driving method, gate driving circuit and display device
US11308853B2 (en) Shift register and driving method thereof, gate driving circuit and display apparatus
WO2017124731A1 (zh) 移位寄存器及其驱动方法、goa电路以及显示装置
CN109272960B (zh) 栅极驱动电路及显示装置
TWI437824B (zh) 移位暫存器及其驅動方法
CN105390116A (zh) 栅极驱动电路
WO2018040484A1 (zh) 一种栅极驱动电路
US10490156B2 (en) Shift register, gate driving circuit and display panel
US9703416B2 (en) Touch circuit, touch panel and display apparatus
WO2019056803A1 (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
JP7500780B2 (ja) ゲート集積駆動回路、表示パネル及び表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14346725

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14877138

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14877138

Country of ref document: EP

Kind code of ref document: A1