CN108231021A - 移位暂存电路及显示面板 - Google Patents

移位暂存电路及显示面板 Download PDF

Info

Publication number
CN108231021A
CN108231021A CN201711436056.1A CN201711436056A CN108231021A CN 108231021 A CN108231021 A CN 108231021A CN 201711436056 A CN201711436056 A CN 201711436056A CN 108231021 A CN108231021 A CN 108231021A
Authority
CN
China
Prior art keywords
electric property
property coupling
node
switch
end electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711436056.1A
Other languages
English (en)
Inventor
单剑锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201711436056.1A priority Critical patent/CN108231021A/zh
Priority to US16/068,415 priority patent/US11004415B2/en
Priority to PCT/CN2018/073603 priority patent/WO2019127769A1/zh
Publication of CN108231021A publication Critical patent/CN108231021A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本申请提供一种移位暂存电路及显示面板，移位暂存电路包括：第一开关，控制端和第一端耦接控制信号，第二端耦接第一节点；第二开关，控制端耦接第一节点，第一端耦接频率信号，第二端耦接第一输出信号；第三开关，控制端耦接第二节点，第一端耦接第一输出信号，第二端耦接低预设电位；第四开关控制端耦接第二输出信号，第一端耦接第一节点，第二端耦接低预设电位；第五开关，控制端耦接第一节点，第一端耦接频率信号，第二端耦接第三节点；下拉控制电路，耦接频率信号，低预设电位和第二节点。本申请增加下拉控制电路，并利用频率信号的耦合作用形成开关信号，以此清除电路中的干扰信号，避免显示画面异常。

Description

移位暂存电路及显示面板
技术领域
本申请涉及显示领域，特别是涉及一种移位暂存电路及显示面板。
背景技术
近年来，随着科技的进步，平面液晶显示器逐渐普及化，其具有轻薄等优点。目前平面液晶显示器驱动电路主要是由面板外连接芯片来组成，但是此方法无法将产品的成本降低、也无法使面板更薄型化。
且液晶显示设备中通常具有栅极驱动电路、源极驱动电路和像素阵列。像素阵列中具有多个像素电路，每一个像素电路依据栅极驱动电路提供的扫描讯号开启和关闭，并依据源极驱动电路提供的数据讯号，显示数据画面。以栅极驱动电路来说，栅极驱动电路通常具有多级移位寄存器，并藉由一级移位寄存器传递至下一级移位寄存器的方式，来输出扫描讯号到像素阵列中，以依序地开启像素电路，使像素电路接收数据讯号。
因此在驱动电路的制程中，研发人员开发出栅极阵列驱动(Gate On Array，GOA)的技术，其直接将栅极驱动电路制作在阵列基板上，来取代由外连接的驱动芯片。由于设置在面板周围，减少制作程序、降低产品成本且使面板更薄型化。在栅极阵列驱动技术中，移位寄存器对栅极信号的下拉速度常影响到栅极信号驱动像素阵列的成效。然而，由于现今移位寄存器所耦接的频率信号为周期性信号，即使移位寄存器中的多个开关未打开，因频率信号的特性，移位寄存器中的多个开关可能会误动作，并造成显示画面异常。
发明内容
为了解决上述技术问题，本申请的目的在于，提供一种移位暂存电路及显示面板。
本申请的目的及解决其技术问题是采用以下技术方案来实现的。依据本申请提出的一种移位暂存电路，包括多级移位寄存器，每一级移位寄存器包括：第一开关，所述第一开关的控制端和第一端电性耦接控制信号，第二端电性耦接第一节点；第二开关，所述第二开关的控制端电性耦接所述第一节点，第一端电性耦接频率信号，第二端电性耦接第一输出信号；第三开关，所述第三开关的控制端电性耦接第二节点，第一端电性耦接所述第一输出信号，第二端电性耦接低预设电位；第四开关，所述第四开关的控制端电性耦接第二输出信号，第一端电性耦接所述第一节点，第二端电性耦接所述低预设电位；第五开关，所述第五开关的控制端电性耦接所述第一节点，第一端电性耦接所述频率信号，第二端电性耦接第三节点；以及一下拉控制电路，所述下拉控制电路电性耦接所述频率信号，所述低预设电位和所述第二节点。
在本申请的一实施例中，所述下拉控制电路更包括：第六开关，所述第六开关的控制端和第一端电性耦接所述第二输出信号，第二端电性耦接所述第二节点。
在本申请的一实施例中，所述下拉控制电路更包括：第七开关，所述第七开关的控制端电性耦接第四节点，第一端电性耦接所述第二节点，第二端电性耦接所述低预设电位。
在本申请的一实施例中，所述下拉控制电路更包括：第一电容，所述第一电容电性耦接所述频率信号和所述第二节点。
在本申请的一实施例中，所述第一电容储存电荷，用以维持第二节点的电位在一个电压准位。
在本申请的一实施例中，更包括，一子下拉电路，电性耦接于所述移位寄存器的所述第一节点、所述第一输出信号及所述低预设电位。
在本申请的一实施例中，更包括，一子下拉电路控制器，电性耦接于所述移位寄存器的所述子下拉电路及所述低预设电位。
在本申请的一实施例中，所述下拉控制电路控制所述第三开关的运作状态，并清除所述移位寄存器的干扰信号。
本申请的目的及解决其技术问题还可采用以下技术措施进一步实现。
本申请的另一目的为一种移位暂存电路，包括多级移位寄存器，每一级移位寄存器包括：第一开关，所述第一开关的控制端和第一端电性耦接控制信号，第二端电性耦接第一节点；第二开关，所述第二开关的控制端电性耦接所述第一节点，第一端电性耦接频率信号，第二端电性耦接第一输出信号；第三开关，所述第三开关的控制端电性耦接第二节点，第一端电性耦接所述第一输出信号，第二端电性耦接低预设电位；第四开关，所述第四开关的控制端电性耦接第二输出信号，第一端电性耦接所述第一节点，第二端电性耦接所述低预设电位；第五开关，所述第五开关的控制端电性耦接所述第一节点，第一端电性耦接所述频率信号，第二端电性耦接第三节点；以及一下拉控制电路，所述下拉控制电路包括：第六开关，所所述第六开关的控制端和第一端电性耦接所述第二输出信号，第二端电性耦接所述第二节点；所述第七开关的控制端电性耦接第四节点，第一端电性耦接所述第二节点，第二端电性耦接所述低预设电位；第一电容，所述第一电容电性耦接所述频率信号和所述第二节点；其中，通过所述下拉控制电路控制所述第三开关的运作状态，清除所述移位寄存器产生的干扰信号。
本申请的又一目的为一种显示面板，包括以上各技术特征所述的移位暂存电路。
本申请通过增加一下拉控制电路，并利用频率信号的耦合作用，形成一开关信号，以此控制主动开关的状态，可以清除电路中的干扰信号，避免显示画面异常。
附图说明
图1为范例性的移位暂存电路示意图。
图2为范例性的移位暂存电路的波形示意图。
图3为本申请一实施例的移位暂存电路示意图。
图4为本申请一实施例的下拉控制电路示意图。
图5为本申请一实施例的移位暂存电路的波形示意图。
图6为本申请另一实施例的移位暂存电路示意图。
图7为本申请另一实施例的下拉控制电路示意图。
图8为本申请另一实施例的移位暂存电路的波形示意图。
图9为本申请一实施例的显示面板模块图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。
附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本申请不限于此。
另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本申请为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体的实施例，对依据本申请提出的一种移位暂存电路及显示面板，其具体实施方式、结构、特征及其功效，详细说明如后。
图1为范例性的移位暂存电路示意图。请参考图1，一种范例性的移位暂存电路10，包括：多级移位寄存器，每一级移位寄存器包括：第一开关T10，所述第一开关T10的控制端和第一端电性耦接控制信号F(n-2)，第二端电性耦接第一节点Boost(n)；第二开关T20，所述第二开关T20的控制端电性耦接所述第一节点Boost(n)，第一端电性耦接频率信号CK(n)，第二端电性耦接第一输出信号G(n)；第三开关T30，所述第三开关T30的控制端电性耦接第二输出信号G(n+4)，第一端电性耦接所述第一输出信号G(n)，第二端电性耦接低预设电位Vss；第四开关T40，所述第四开关T40的控制端电性耦接所述第二输出信号G(n+4)，第一端电性耦接所述第二开关T20的控制端，第二端电性耦接所述低预设电位Vss；第五开关T50，所述第五开关T50的控制端电性耦接所述第一节点Boost(n)，第一端电性耦接所述频率信号CK(n)，第二端电性耦接第三节点F(n)；一子下拉电路220，电性耦接于所述移位寄存器的所述第一节点Boost(n)、所述第一输出信号C(n)及所述低预设电位Vss；一子下拉电路控制器210，电性耦接于所述移位寄存器的所述子下拉电路220及所述低预设电位Vss。
图2为范例性的移位暂存电路的波形示意图。请参考图1和图2，由于CK(n)为一周期性信号，即使在G(n)未输出的状态下，CK(n)也有可能会耦接Boost(n)，产生干扰信号110，并使G(n)误动作。如图2所示，Boost4产生干扰信号110，并使G4误动作，进而造成显示画面异常。
图3为本申请一实施例的移位暂存电路示意图，图4为本申请一实施例的下拉控制电路示意图及图5为本申请一实施例的移位暂存电路的波形示意图。请同时参考图3至图5，在本申请的一实施例中，一种移位暂存电路20，包括多级移位寄存器，每一级移位寄存器包括：第一开关T10，所述第一开关T10的控制端和第一端电性耦接控制信号CK(n)，第二端电性耦接第一节点Boost(n)；第二开关T20，所述第二开关T20的控制端电性耦接所述第一节点Boost(n)，第一端电性耦接频率信号CK(n)，第二端电性耦接第一输出信号G(n)；第三开关T30，所述第三开关T30的控制端电性耦接第二输出信号G(n+4)，第一端电性耦接所述第一输出信号G(n)，第二端电性耦接低预设电位Vss；第四开关T40，所述第四开关T40的控制端电性耦接第二节点PU1，第一端电性耦接所述第一节点Boost(n)，第二端电性耦接所述低预设电位Vss；第五开关T50，所述第五开关T50的控制端电性耦接所述第一节点Boost(n)，第一端电性耦接所述频率信号CK(n)，第二端电性耦接第三节点F(n)；以及一下拉控制电路230，所述下拉控制电路230电性耦接所述频率信号CK(n)，所述低预设电位Vss和所述第二节点PU1。
在本申请的一实施例中，所述下拉控制电路230更包括：第六开关T60，所述第六开关T60的控制端和第一端电性耦接所述第二输出信号G(n+4)，第二端电性耦接所述第二节点PU1。
在本申请的一实施例中，所述下拉控制电路230更包括：第七开关T70，所述第七开关T70的控制端电性耦接第四节点Q(n)，第一端电性耦接所述第二节点PU1，第二端电性耦接所述低预设电位Vss。
在本申请的一实施例中，所述下拉控制电路230更包括：第一电容C，所述第一电容C电性耦接所述频率信号CK(n)和所述第二节点PU1。
在本申请的一实施例中，所述第一电容C储存电荷，用以维持第二节点PU1的电位在一个电压准位，确保将所述干扰信号110完全清除。
在本申请的一实施例中，更包括，一子下拉电路220，电性耦接于所述移位寄存器的所述第一节点Boost(n)、所述第一输出信号G(n)及所述低预设电位Vss。
在本申请的一实施例中，更包括，一子下拉电路控制器210，电性耦接于所述移位寄存器的所述子下拉电路220及所述低预设电位Vss。
在本申请的一实施例中，所述下拉控制电路230用以清除所述移位寄存器的干扰信号110。
在本申请的一实施例中，当频率信号CK4耦接第一节点Boost4，并产生干扰信号110，通过所述下拉控制电路230的设计和所述频率信号CK(n)的耦合作用，所述第二节点PU1亦同时被拉到高电位H，第四开关T40导通，第一节点Boost4的干扰信号110通过第四开关T40导通至低预设电位Vss，并通过所述第一电容C使得第二节点PU1保持高电位的状态，以此完全清除所述干扰信号110，之后所述第二节点PU1再下拉到低电位，确保显示画面正常，提高显示质量。
图6为本申请另一实施例的移位暂存电路示意图，图7为本申请另一实施例的下拉控制电路示意图及图8为本申请另一实施例的移位暂存电路的波形示意图。请同时参考图6至图8，在本申请的一实施例中，一种移位暂存电路30，包括多级移位寄存器，每一级移位寄存器包括：第一开关T10，所述第一开关T10的控制端和第一端电性耦接控制信号CK(n)，第二端电性耦接第一节点Boost(n)；第二开关T20，所述第二开关T20的控制端电性耦接所述第一节点Boost(n)，第一端电性耦接频率信号CK(n)，第二端电性耦接第一输出信号G(n)；第三开关T30，所述第三开关T30的控制端电性耦接第二节点PU1，第一端电性耦接所述第一输出信号G(n)，第二端电性耦接低预设电位Vss；第四开关T40，所述第四开关T40的控制端电性耦接第二输出信号G(n+4)，第一端电性耦接所述第一节点Boost(n)，第二端电性耦接所述低预设电位Vss；第五开关T50，所述第五开关T50的控制端电性耦接所述第一节点Boost(n)，第一端电性耦接所述频率信号CK(n)，第二端电性耦接第三节点F(n)；以及一下拉控制电路240，所述下拉控制电路240电性耦接所述频率信号CK(n)，所述低预设电位Vss和所述第二节点PU1。
在本申请的一实施例中，所述下拉控制电路240更包括：第六开关T60，所述第六开关T60的控制端和第一端电性耦接所述第二输出信号G(n+4)，第二端电性耦接所述第二节点PU1。
在本申请的一实施例中，所述下拉控制电路240更包括：第七开关T70，所述第七开关T70的控制端电性耦接第四节点Q(n)，第一端电性耦接所述第二节点PU1，第二端电性耦接所述低预设电位Vss。
在本申请的一实施例中，所述下拉控制电路240更包括：第一电容C，所述第一电容C电性耦接所述频率信号CK(n)和所述第二节点PU1。
在本申请的一实施例中，所述第一电容C储存电荷，用以维持第二节点PU1的电位在一个电压准位，确保将所述干扰信号110完全清除。
在本申请的一实施例中，更包括，一子下拉电路220，电性耦接于所述移位寄存器的所述第一节点Boost(n)、所述第一输出信号G(n)及所述低预设电位Vss。
在本申请的一实施例中，更包括，一子下拉电路控制器210，电性耦接于所述移位寄存器的所述子下拉电路220及所述低预设电位Vss。
在本申请的一实施例中，所述下拉控制电路240用以清除所述移位寄存器的干扰信号110。
在本申请的一实施例中，当频率信号CK4耦接第一节点Boost4，并产生干扰信号110，通过所述下拉控制电路230的设计和所述频率信号CK(n)的耦合作用，所述第二节点PU1亦同时被拉到高电位H，第三开关T30导通，第二输出信号G4上的干扰信号110通过第三开关T30导通至低预设电位Vss，并通过所述第一电容C使得第二节点PU1保持高电位的状态，以此完全清除所述干扰信号110，之后所述第二节点PU1再下拉到低电位，确保显示画面正常，提高显示质量。
图9为本申请一实施例的显示面板模块图。请参考图3至图9，在本申请的一实施例中，一种显示面板1，具有显示区2和布线区3，所述显示面板1包括移位暂存电路4，其包括以上各实施例中所述技术特征的移位暂存电路(20，30)，设置于所述显示面板1的布线区3。
在一些实施例中，本申请的显示面板1可例如为液晶显示面板，然不限于此，其亦可为OLED显示面板，W-OLED显示面板，QLED显示面板，等离子体显示面板，曲面型显示面板或其他类型显示面板。
本申请通过增加一下拉控制电路(230，240)，并利用频率信号CK(n)的耦合作用，形成一开关信号，以此控制主动开关(T30，T40)的状态，可以清除电路中的干扰信号110，避免显示画面异常。
“在一些实施例中”及“在各种实施例中”等用语被重复地使用。所述用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
以上所述，仅是本申请的实施例，并非对本申请作任何形式上的限制，虽然本申请已以具体的实施例揭露如上，然而并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims (10)

1.一种移位暂存电路，其特征在于，包括多级移位寄存器，每一级移位寄存器包括：
第一开关，所述第一开关的控制端和第一端电性耦接控制信号，第二端电性耦接第一节点；
第二开关，所述第二开关的控制端电性耦接所述第一节点，第一端电性耦接频率信号，第二端电性耦接第一输出信号；
第三开关，所述第三开关的控制端电性耦接第二节点，第一端电性耦接所述第一输出信号，第二端电性耦接低预设电位；
第四开关，所述第四开关的控制端电性耦接第二输出信号，第一端电性耦接所述第一节点，第二端电性耦接所述低预设电位；
第五开关，所述第五开关的控制端电性耦接所述第一节点，第一端电性耦接所述频率信号，第二端电性耦接第三节点；以及
一下拉控制电路，所述下拉控制电路电性耦接所述频率信号，所述低预设电位和所述第二节点。
2.如权利要求1所述的移位暂存电路，其特征在于，所述下拉控制电路更包括：第六开关，所述第六开关的控制端和第一端电性耦接所述第二输出信号，第二端电性耦接所述第二节点。
3.如权利要求1所述的移位暂存电路，其特征在于，所述下拉控制电路更包括：第七开关，所述第七开关的控制端电性耦接第四节点，第一端电性耦接所述第二节点，第二端电性耦接所述低预设电位。
4.如权利要求1所述的移位暂存电路，其特征在于，所述下拉控制电路更包括：第一电容，所述第一电容电性耦接所述频率信号和所述第二节点。
5.如权利要求4所述的移位暂存电路，其特征在于，所述第一电容储存电荷，用以维持第二节点的电位在一个电压准位。
6.如权利要求1所述的移位暂存电路，其特征在于，更包括，一子下拉电路，电性耦接于所述移位寄存器的所述第一节点、所述第一输出信号及所述低预设电位。
7.如权利要求6所述的移位暂存电路，其特征在于，更包括，一子下拉电路控制器，电性耦接于所述移位寄存器的所述子下拉电路及所述低预设电位。
8.如权利要求1所述的移位暂存电路，其特征在于，所述下拉控制电路控制所述第三开关的运作状态，并清除所述移位寄存器的干扰信号。
9.一种移位暂存电路，其特征在于，包括多级移位寄存器，每一级移位寄存器包括：
第一开关，所述第一开关的控制端和第一端电性耦接控制信号，第二端电性耦接第一节点；
第二开关，所述第二开关的控制端电性耦接所述第一节点，第一端电性耦接频率信号，第二端电性耦接第一输出信号；
第三开关，所述第三开关的控制端电性耦接第二节点，第一端电性耦接所述第一输出信号，第二端电性耦接低预设电位；
第四开关，所述第四开关的控制端电性耦接第二输出信号，第一端电性耦接所述第一节点，第二端电性耦接所述低预设电位；
第五开关，所述第五开关的控制端电性耦接所述第一节点，第一端电性耦接所述频率信号，第二端电性耦接第三节点；以及
一下拉控制电路，所述下拉控制电路包括：
第六开关，所所述第六开关的控制端和第一端电性耦接所述第二输出信号，第二端电性耦接所述第二节点；
所述第七开关的控制端电性耦接第四节点，第一端电性耦接所述第二节点，第二端电性耦接所述低预设电位；
第一电容，所述第一电容电性耦接所述频率信号和所述第二节点；
其中，通过所述下拉控制电路控制所述第三开关的运作状态，清除所述移位寄存器产生的干扰信号。
10.一种显示面板，其特征在于，包括如权利要求1至9中任意一项所述的移位暂存电路。
CN201711436056.1A 2017-12-26 2017-12-26 移位暂存电路及显示面板 Pending CN108231021A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711436056.1A CN108231021A (zh) 2017-12-26 2017-12-26 移位暂存电路及显示面板
US16/068,415 US11004415B2 (en) 2017-12-26 2018-01-22 Shift register circuit and display panel using the same
PCT/CN2018/073603 WO2019127769A1 (zh) 2017-12-26 2018-01-22 移位暂存电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711436056.1A CN108231021A (zh) 2017-12-26 2017-12-26 移位暂存电路及显示面板

Publications (1)

Publication Number Publication Date
CN108231021A true CN108231021A (zh) 2018-06-29

Family

ID=62648102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711436056.1A Pending CN108231021A (zh) 2017-12-26 2017-12-26 移位暂存电路及显示面板

Country Status (2)

Country Link
CN (1) CN108231021A (zh)
WO (1) WO2019127769A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109410858A (zh) * 2018-11-14 2019-03-01 惠科股份有限公司 控制电路及其应用的显示面板
WO2020015323A1 (zh) * 2018-07-17 2020-01-23 惠科股份有限公司 移位暂存器、显示面板、以及移位暂存器的驱动方法
WO2020015095A1 (zh) * 2018-07-17 2020-01-23 惠科股份有限公司 移位暂存器、显示面板、以及移位暂存器的驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167166A (zh) * 2014-07-18 2014-11-26 友达光电股份有限公司 移位暂存器及移位暂存器的驱动方法
CN104505048A (zh) * 2014-12-31 2015-04-08 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
CN107068093A (zh) * 2017-05-05 2017-08-18 惠科股份有限公司 移位暂存电路及其应用的显示面板
CN107134267A (zh) * 2017-05-27 2017-09-05 惠科股份有限公司 移位暂存电路及其应用的显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003439B1 (ko) * 2012-12-18 2019-07-24 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
CN104732939A (zh) * 2015-03-27 2015-06-24 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法
CN104715734B (zh) * 2015-04-14 2017-08-08 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167166A (zh) * 2014-07-18 2014-11-26 友达光电股份有限公司 移位暂存器及移位暂存器的驱动方法
CN104167166B (zh) * 2014-07-18 2017-04-05 友达光电股份有限公司 移位暂存器及移位暂存器的驱动方法
CN104505048A (zh) * 2014-12-31 2015-04-08 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
CN107068093A (zh) * 2017-05-05 2017-08-18 惠科股份有限公司 移位暂存电路及其应用的显示面板
CN107134267A (zh) * 2017-05-27 2017-09-05 惠科股份有限公司 移位暂存电路及其应用的显示面板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020015323A1 (zh) * 2018-07-17 2020-01-23 惠科股份有限公司 移位暂存器、显示面板、以及移位暂存器的驱动方法
WO2020015095A1 (zh) * 2018-07-17 2020-01-23 惠科股份有限公司 移位暂存器、显示面板、以及移位暂存器的驱动方法
US11114055B2 (en) 2018-07-17 2021-09-07 HKC Corporation Limited Shift register, display panel, and driving method of shift register
CN109410858A (zh) * 2018-11-14 2019-03-01 惠科股份有限公司 控制电路及其应用的显示面板

Also Published As

Publication number Publication date
WO2019127769A1 (zh) 2019-07-04

Similar Documents

Publication Publication Date Title
CN106128379B (zh) Goa电路
US10115347B2 (en) Scan driving circuit and flat display device with circuit
KR101837326B1 (ko) 평판 디스플레이용 리페어러블 goa회로 및 디스플레이 장치
CN104699347B (zh) 一种阵列基板、显示面板及电子设备
CN102789755B (zh) 显示面板
CN108231021A (zh) 移位暂存电路及显示面板
CN108231020A (zh) 移位暂存电路及显示面板
CN108319385A (zh) 移位寄存器及具有移位寄存器的触控显示装置
CN108281124A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US9524665B2 (en) Display panel and gate driver
CN107134267B (zh) 移位暂存电路及其应用的显示面板
CN1523670B (zh) 半导体器件及其驱动方法
CN107039016B (zh) Goa驱动电路及液晶显示器
CN109285496A (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN105575357B (zh) 移位寄存器、栅线集成驱动电路、其驱动方法及显示装置
CN104575411A (zh) 液晶显示器及其双向移位暂存装置
CN107068093A (zh) 移位暂存电路及其应用的显示面板
WO2020124822A1 (zh) Goa 电路及显示面板
CN103985369A (zh) 阵列基板行驱动电路及液晶显示装置
CN106448538A (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN103632644B (zh) 显示面板
WO2019061880A1 (zh) 显示面板及其显示装置
CN107146584A (zh) 移位暂存电路及其波形产生方法与其应用的显示面板
CN107578739A (zh) 保护电路和显示装置
CN107610668A (zh) 一种goa电路及液晶面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180629