CN104167166B - 移位暂存器及移位暂存器的驱动方法 - Google Patents

移位暂存器及移位暂存器的驱动方法 Download PDF

Info

Publication number
CN104167166B
CN104167166B CN201410443295.XA CN201410443295A CN104167166B CN 104167166 B CN104167166 B CN 104167166B CN 201410443295 A CN201410443295 A CN 201410443295A CN 104167166 B CN104167166 B CN 104167166B
Authority
CN
China
Prior art keywords
switch
circuit
voltage level
shift scratch
shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410443295.XA
Other languages
English (en)
Other versions
CN104167166A (zh
Inventor
林炜力
董哲维
陈嘉亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN104167166A publication Critical patent/CN104167166A/zh
Application granted granted Critical
Publication of CN104167166B publication Critical patent/CN104167166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

一种移位暂存器包含多级移位暂存电路。每一级移位暂存电路包含第一开关、输入电路、下拉电路及下拉稳压电路。第一开关耦接于节点，用以接收时钟脉冲信号，并根据节点的电压电平及时钟脉冲信号输出该级移位暂存电路的扫描信号。输入电路用以根据前M级移位暂存电路输出的信号，上拉节点的电压电平。下拉电路用以根据后N级移位暂存电路输出的信号及时钟脉冲信号，下拉节点的电压电平，并减少节点上的漏电流。下拉稳压电路用以根据节点的电压电平，下拉节点及扫描信号的电压电平。

Description

移位暂存器及移位暂存器的驱动方法
技术领域
本发明涉及一种移位暂存器，尤关于一种可移位暂存器的电路结构。
背景技术
一般而言，显示面板包含有多个像素、栅极驱动电路以及源极驱动电路。栅极驱动电路包含多级移位暂存电路，用来提供多个栅极驱动信号，以控制像素的开启与关闭。源极驱动电路则用以写入数据信号至被开启的像素。
图1为先前技术的移位暂存电路100的电路图。移位暂存电路100包含开关T1A、T1B、T1E、T1G、T1H、T1K、T1L、T1M、T1N。开关T1A的第一端接收时钟脉冲信号CK，开关T1A的第二端为移位暂存电路100的输出端ON，用以输出移位暂存电路100的扫描信号GN，开关T1A的控制端电性耦接于移位暂存电路100的节点QN。开关T1B的第一端接收前M级(例如为前1级)移位暂存电路输出的扫描信号GN-1，开关T1B的第二端电性耦接于节点QN，开关T1B的控制端电性耦接于开关T1B的第一端。开关T1E的第一端电性耦接于节点QN，开关T1E的第二端电性耦接于系统电压端VSS，开关T1E的控制端接收后N级(例如为后2级)移位暂存电路的扫描信号GN+2。开关T1G的第一端接收栅极高电压电平VGH，开关T1G的控制端电性耦接于开关T1G的第一端。开关T1H的第一端电性耦接于开关T1G的第一端，开关T1H的控制端电性耦接于开关T1G的第二端。开关T1K的第一端电性耦接于开关T1G的第二端，开关T1K的第二端电性耦接于系统电压端VSS，开关T1K的控制端电性耦接于节点QN。开关T1L的第一端电性耦接于开关T1H的第二端，开关T1L的第二端电性耦接于系统电压端VSS，开关T1L的控制端电性耦接于节点QN。开关T1M的第一端电性耦接于节点QN，开关T1M的第二端电性耦接于开关T1A的第二端，开关T1M的控制端电性耦接于开关T1H的第二端。开关T1N的第一端电性耦接于开关T1A的第二端ON，开关T1N的第二端电性耦接于系统电压端VSS，开关T1N的控制端电性耦接于开关T1H的第二端。系统电压端VSS可用以提供栅极低电压电平VGL。
图2为移位暂存电路100的操作时序图，于时段T1中，扫描信号GN-1提升至栅极高电压电平VGH，扫描信号GN+2维持在栅极低电压电平VGL，而时钟脉冲信号CK处于栅极低电压电平VGL。此时开关T1B被导通，使得节点QN的电压电平也跟着被上拉到栅极高电压电平VGH，因而导通了开关T1A，使得扫描信号GN的电压电平被控制在与时钟脉冲信号CK相同的栅极低电压电平VGL。此时开关T1G、T1K和T1L皆呈被导通状态，然而开关T1K的驱动能力较开关T1G为大，因此开关T1H的控制端被维持在栅极低电压电平VGL而被截止，开关T1H的第二端的电压电平则被导通的开关T1L同样维持在栅极低电压电平VGL，导致开关T1M和T1N被截止。开关T1E亦被截止。
于时段T2期间，扫描信号GN-1回到栅极低电压电平VGL，扫描信号GN+2维持在栅极低电压电平VGL，而时钟脉冲信号CK变为栅极高电压电平VGH。此时开关T1B被截止，而开关T1A仍被导通并将扫描信号GN的电压电平上拉至与时钟脉冲信号CK相同的栅极高电压电平VGH。节点QN的电压电平则因为电容C1的耦合效应(coupling effect)而被提升至约两倍的栅极高电压电平VGH(即2VGH)。开关T1G、T1K和T1L仍被导通，而开关T1H、T1M、T1N和T1E则仍皆被截止。此外在时段T2期间，节点QN的高电压电平虽然可将扫描信号GN的电压电平迅速上拉至栅极高电压电平VGH，然而却也使得开关T1B的漏极-源极电压差Vds和T1E的漏极-源极电压差Vds变为接近两倍的栅极高电压电平2VGH，如此高的漏极-源极电压差Vds常会导致较大的漏电流，而致使节点QN的电压电平被下拉，因而减弱开关T1A上拉扫描信号GN的驱动能力。
于时段T3期间，扫描信号GN-1和GN+2皆维持在栅极低电压电平VGL，而时钟脉冲信号CK变为栅极低电压电平VGL，开关T1B仍被截止，而开关T1A持续导通并将扫描信号GN的电压电平下拉至与时钟脉冲信号CK相同的栅极低电压电平VGL。开关T1G、T1K和T1L仍被导通，而开关T1H、T1M、T1N和T1E则仍皆被截止。
于时段T4期间，扫描信号GN-1维持在栅极低电压电平VGL，扫描信号GN+2变为栅极高电压电平VGH，而时钟脉冲信号CK仍为栅极低电压电平VGL。开关T1B仍被截止，而开关T1E被导通，使得节点QN的电压电平被下拉到栅极低电压电平VGL。开关T1A、T1K和T1L因此而被截止，开关T1G仍持续导通，并因此导通开关T1H、T1M和T1N，使得节点QN和扫描信号GN的电压电平皆被稳定的维持在栅极低电压电平VGL。
随着现今显示面板的解析度越来越高，显示面板的源极驱动器传输一个位元的像素信息所需的时间也跟着被缩短，但由于上述移位暂存电路100在图2的时段T2期间，开关T1A上拉扫描信号GN的驱动能力会因为开关T1B和T1E产生的漏电流而减弱，因此容易导致扫描号GN的电压电平转变不够快，而容易产生显示面板的错充或误判。
发明内容
本发明的一实施例提供一种移位暂存器。移位暂存器包括多级移位暂存电路，每一移位暂存电路包含第一开关、输入电路、下拉电路及下拉稳压电路。第一开关具有第一端、第二端及控制端，第一开关的第一端用以接收时钟脉冲信号，第一开关的第二端用以输出该级移位暂存电路的第一扫描信号，第一开关的控制端电性耦于接该级移位暂存电路的节点。输入电路包含第二开关及接收电路。第二开关具有第一端、第二端及控制端，第二开关的第二端电性耦接于该级移位暂存电路的节点，第二开关的控制端电性耦接于多级移位暂存电路中一前M级移位暂存电路的节点，M为一正整数。接收电路电性耦接第二开关的第一端，用以接收并根据前M级移位暂存电路输出的信号控制第二开关的第一端的电压电平。下拉电路电性耦接于该级移位暂存电路的节点，用以根据多级移位暂存电路中后N级移位暂存电路输出的信号下拉该级移位暂存电路的节点的电压电平，N为一正整数。下拉稳压电路电性耦接于该级移位暂存电路的节点及第一开关的第二端，用以依据该级移位暂存电路的节点的电压电平，下拉该级移位暂存电路的节点及第一开关的第二端的电压电平。
本发明的另一实施例提供一种移位暂存器。移位暂存器一种移位暂存器，包括多级移位暂存电路，每一移位暂存电路包含输入电路、第一开关、下拉电路及下拉稳压电路。输入电路用以接收并根据多级移位暂存电路中前M级移位暂存电路输出的信号上拉该级移位暂存电路的节点的电压电平，M为一正整数。第一开关具有第一端、第二端及控制端，第一开关的第一端用以接收时钟脉冲信号，第一开关的第二端用以输出该级移位暂存电路的第一扫描信号，第一开关的控制端电性耦接该级移位暂存电路的节点。下拉电路包含第二开关及下拉控制电路。第二开关具有第一端、第二端及控制端，第二开关的第一端电性耦接于该级移位暂存电路的节点，第二开关的第二端电性耦接于第一开关的第二端。下拉控制电路用以接收时钟脉冲信号及多级移位暂存电路中后N级移位暂存电路输出的信号，并且根据时钟脉冲信号及后N级移位暂存电路输出的信号，在第一扫描信号具有高电压电平时，上拉第二开关的控制端的电压电平，并在后N级移位暂存电路输出的信号具有高电压电平时，上拉第二开关的控制端的电压电平，以下拉该级移位暂存电路的节点的电压电平，N为一正整数。第一下拉稳压电路电性耦接于该级移位暂存电路的节点、第一开关的第二端、后N级移位暂存电路的节点，用以依据该级移位暂存电路的节点及后N级移位暂存电路的节点的电压电平，下拉该级移位暂存电路的节点及第一开关的第二端的电压电平。
本发明的另一实施例提供一种移位暂存器的驱动方法。移位暂存器包括多级移位暂存电路，每一移位暂存电路包含输入电路、第一开关、电容、下拉电路及下拉稳压电路。第一开关具有第一端、第二端及控制端，第一开关的控制端电性耦接于输入电路，电容具有第一端及第二端，电容的第一端电性耦接于第一开关的控制端，及电容的第二端电性耦接于第一开关的第二端，下拉电路包含下拉控制电路及第二开关。第二开关具有第一端、第二端及控制端，第二开关的第一端电性耦接于第一开关的控制端，第二开关的第二端电性耦接于第一开关的第二端，第二开关的控制端电性耦接于下拉控制电路。下拉稳压电路电性耦接于第一开关的第二端及第一开关的控制端。上述移位暂存器的驱动方法包含：使输入电路接收多级移位暂存电路中前M级移位暂存电路输出的具有第一高电压电平的扫描信号，以使输入电路上拉第一开关的控制端的电压电平，M为一正整数；使第一开关的第一端及下拉控制电路接收时钟脉冲信号，其中时钟脉冲信号具有第一高电压电平，以使第一开关的第二端输出具有第一高电压电平的扫描信号，使电容将第一开关的控制端的电压电平耦合至第二高电压电平，其中第二高电压电平高于第一高电压电平，并使下拉控制电路上拉第二开关的控制端的电压电平，以减少自第一开关的控制端流经第二开关的漏电流；使时钟脉冲信号具有低电压电平，以使第一开关的第二端的电压电平下拉至低电压电平，并使电容下拉第一开关的控制端的电压电平。
附图说明
图1为先前技术的移位暂存电路的电路图。
图2为图1的移位暂存器的时序图。
图3为本发明一实施例的移位暂存电路的电路图。
图4为本发明一实施例的移位暂存器的示意图。
图5为图4的移位暂存器的时序图。
图6为本发明另一实施例的移位暂存电路的电路图。
图7为本发明另一实施例的移位暂存电路的电路图。
图8为本发明另一实施例的移位暂存器的示意图。
图9为图8的移位暂存器的时序图。
图10为一般晶体管的驱动电流对电压的关系图。
图11为本发明另一实施例的移位暂存电路的电路图。
图12为本发明另一实施例的移位暂存电路的电路图。
图13为本发明另一实施例的移位暂存器的示意图。
图14为图13的移位暂存器的时序图。
图15为本发明一实施例的移位暂存器的驱动方法的流程图。
上述附图中的附图标记说明如下：
100、200、400、500、700、800 移位暂存电路
300、600、900 移位暂存器
200_1至200_5 移位暂存电路
500_1至500_5 移位暂存电路
800_1至800_5 移位暂存电路
210、510、810 上拉电路
220、520 下拉电路
230、530、830、840 下拉稳压电路
C1、C2 电容
T1A、T1B、T1E、T1G、T1H 开关
T1K至T1N 开关
T2A至T2C、T2E、T2G、T2H 开关
T2K至T2N 开关
T4D、T7D 开关
T5A、T5B、T5E、T5F 开关
T5G至T5O 开关
T8B、T8B 开关
T8G至T8X 开关
CK 时钟脉冲信号
QN、QN-1、QN+2、FN 节点
ON 输出端
GN、GN+1、GN+2 扫描信号
STN、STN+1、STN+2 扫描信号
VGH 栅极高电压电平
VSS 系统电压端
HC1至HC4 时钟脉冲信号
O1、O2、O3、O4、O5 输出端
Q1、Q2、Q3、Q4、Q5 节点
G1、G2、G3、G4、G5 扫描信号
T1至T4 时段
TP 周期
Vds_1、Vds_2、Vds_3 漏极-源极电压
Vg 栅极电压
Id 驱动电流
1000 驱动方法
S1000至S1340 步骤
具体实施方式
图3为本发明的移位暂存电路200的电路图，图4为本发明的移位暂存器300的电路图，移位暂存器300包含多级移位暂存电路200_1至200_5，且每一级移位暂存电路200_1至200_5的架构皆与移位暂存电路200的架构相同。
移位暂存电路200包含开关T2A、输入电路210、下拉电路220及下拉稳压电路230。开关T2A具有第一端，第二端及控制端，开关T2A的第一端用以接收时钟脉冲信号CK，开关T2A的第二端为移位暂存电路200的输出端ON，用以输出移位暂存电路200的扫描信号GN，开关T2A的控制端电性耦接于移位暂存电路200的节点QN。输入电路210包含开关T2B及接收电路212。开关T2B具有第一端、第二端及控制端，开关T2B的第二端电性耦接于移位暂存电路200的节点QN，开关T2B的控制端电性耦接于前M级(例如为前1级，M可以为正整数)移位暂存电路的节点QN-1；以图4的移位暂存器300为例，移位暂存电路200_2的前M级(例如为前1级)移位暂存电路即为移位暂存电路200_1，因此移位暂存电路200_2中开关T2B的控制端即电性耦接于移位暂存电路200_1的节点Q1。接收电路212电性耦接开关T2B的第一端，用以接收前M级(例如为前1级)移位暂存电路输出的扫描信号GN-1，并根据扫描信号GN-1控制开关T2B的第一端的电压电平。下拉电路220电性耦接于移位暂存电路200的节点QN，并用以根据后N级(例如为后2级，N可以为正整数，通常而言N等于M+1)移位暂存电路输出的扫描信号GN+2下拉移位暂存电路200的节点QN的电压电平；以图4的移位暂存器300为例，移位暂存电路200_2的后N级(例如为后2级)移位暂存电路即为移位暂存电路200_4，因此移位暂存电路200_2的下拉电路即根据移位暂存电路200_4输出的扫描信号G4下拉移位暂存电路200_2的节点Q2的电压电平。下拉稳压电路230电性耦接于移位暂存电路200的节点QN及开关T2A的第二端，下拉稳压电路230用以依据移位暂存电路200的节点QN的电压电平，下拉移位暂存电路200的节点QN及开关T2A的第二端的电压电平。在本发明的一实施例中，移位暂存电路200还包含电容C1，电容C1电性连接于开关T2A的控制端及开关T2A的第二端之间。
在图3中，移位暂存电路200的接收电路212包含开关T2C。开关T2C的第一端系接收前M级(例如为前1级)移位暂存电路输出的扫描信号GN-1，开关T2C的第二端电性耦接于开关T2B的第一端，且开关T2C的控制端电性耦接于开关T2C的第一端。移位暂存电路200的下拉电路220包含开关T2E。开关T2E的第一端电性耦接于移位暂存电路200的节点QN，开关T2E的第二端电性耦接于系统电压端VSS，且开关T2E的控制端系接收后N级(例如为后2级)移位暂存电路输出的扫描信号GN+2。而系统电压端VSS可用以提供栅极低电压电平VGL。
移位暂存电路200的下拉稳压电路230包含开关T2G、T2H、T2K、T2L、T2M及T2N。开关T2G的第一端接收栅极高电压电平VGH，开关T2G的控制端电性耦接于开关T2G的第一端。开关T2H的第一端电性耦接于开关T2G的第一端，开关T2H的控制端电性耦接于开关T2G的第二端。开关T2K的第一端电性耦接于开关T2G的第二端，开关T2K的第二端电性耦接于系统电压端VSS，开关T2K的控制端电性耦接于移位暂存电路200的节点QN。开关T2L的第一端电性耦接于开关T2H的第二端，开关T2L的第二端电性耦接于系统电压端VSS，开关T2L的控制端电性耦接于移位暂存电路200的节点QN。开关T2M的第一端电性耦接于移位暂存电路200的节点QN，开关T2M的第二端电性耦接于开关T2A的第二端，开关T2M的控制端电性耦接于开关T2H的第二端。开关T2N的第一端电性耦接于开关T2A的第二端，开关T2N的第二端电性耦接于系统电压端VSS，开关T2N的控制端电性耦接于开关T2H的第二端。
移位暂存器300可用于显示面板的栅极驱动器，而移位暂存器300中多级的移位暂存电路即可用来提供多个栅极信号，以控制显示面板的像素的开启与关闭。在图4中，移位暂存电路200_1至200_5会分别由其输出端O1至O5将栅极驱动信号G1至G5输出至对应的栅极线(或称扫描线)，以依序地开启显示面板各列的像素。移位暂存电路200_2至200_5会分别接收其前一级移位暂存电路200_1至200_4的栅极驱动信号G1至G4，而移位暂存电路200_1则会接收第一起始信号SP。此外，移位暂存电路200_2至移位暂存电路200_5分别电性耦接至前一级移位暂存电路200_1至移位暂存电路200_4的节点Q1至Q4，而移位暂存电路200_1则会接收第二起始信号SP_Q。移位暂存电路200_1至移位暂存电路200_3分别电性耦接至后N级(例如为后2级)移位暂存电路200_3至移位暂存电路200_5的输出端O3至O5。于一实施例中，移位暂存电路200_1会优先发出其栅极驱动信号G1，然后移位暂存电路200_2、200_3、200_4会跟着依序发出其栅极驱动信号G2、G3、G4，而200_5则是五个移位暂存电路200_1至200_5当中最后发出栅极驱动信号G5的移位暂存器。
此外，移位暂存电路200_1至200_5会分别接收时钟脉冲信号HC1、HC2、HC3、HC4及HC1。其中时钟脉冲信号HC1、HC2、HC3和HC4的电压电平会在栅极高电压电平VGH及栅极低电压电平VGL之间切换。此外，每一个时钟脉冲信号HC1至HC4会每隔一个周期由栅极低电压电平VGL被提升至栅极高电压电平VGH，且时钟脉冲信号HC1至HC4不同时为栅极高电压电平VGH。以图5为例，时钟脉冲信号HC1、HC2、HC3及HC4的周期为TP，且分别在时段T1、T2、T3及T4依序变为栅极高电压电平VGH。于本发明的一实施例中，时钟脉冲信号HC2系落后时钟脉冲信号HC1四分的一个周期TP，时钟脉冲信号HC3系落后时钟脉冲信号HC1二分的一个周期TP，而时钟脉冲信号HC4则落后时钟脉冲信号HC1四分的三个周期TP，然而本发明的时钟脉冲信号间的相位关系并不以此为限。
再者，在本发明的一实施例中，移位暂存电路300依据四个时钟脉冲信号HC1至HC4进行操作，而可称为四相(four phase)移位暂存电路，因此移位暂存电路300的第N个移位暂存器所接收的时钟脉冲信号，会与第(N+4)个移位暂存器所接收的时钟脉冲信号相同，其中N为正整数。例如，第一个移位暂存电路200_1接收时钟脉冲信号HC1，而第五个移位暂存电路200_5所接收的时钟脉冲信号也是时钟脉冲信号HC1。然而本发明并不以此为限，于相关领域熟悉者当可依其需要而将移位暂存电路300扩充至八相或其他倍数个相位，而皆应属本发明的范围。
图5为图4的移位暂存电路300中，移位暂存电路200_2的操作时序图。于时段T1期间，时钟脉冲信号HC2(其为图3的时钟脉冲信号CK)为栅极低电压电平VGL，扫描信号G1为栅极高电压电平VGH，栅极驱动信号G4为栅极低电压电平VGL，而移位暂存电路200_1的节点Q1具有两倍的栅极高电压电平VGH，亦即2VGH。此时开关T2C被导通，且由于移位暂存电路200_1的节点Q1具有较高的电压电平，因此开关T2B的控制端及第二端之间的压差较大，而可将节点Q2的电压电平上拉到更接近栅极高电压电平VGH。开关T2A因而被导通，使得扫描信号G2的电压电平被控制在与时钟脉冲信号HC2相同的栅极低电压电平VGL。此时开关T2G、T2K和T2L皆被导通，然而开关T2K的驱动能力较开关T2G为大，因此开关T2H的控制端被维持在栅极低电压电平VGL而被截止，开关T2H的第二端的电压电平则被导通的开关T2L同样维持在栅极低电压电平VGL，导致开关T2M和T2N被截止，开关T2E亦被截止。
于时段T2期间，扫描信号G1回到栅极低电压电平VGL，扫描信号G4维持在栅极低电压电平VGL，时钟脉冲信号HC2变为栅极高电压电平VGH，而移位暂存电路200_1的节点Q1具有栅极高电压电平VGH。此时开关T2C被截止，开关T2B的第一端与控制端皆为栅极高电压电平VGH，使得开关T2B被截止，而开关T2A仍被导通并将扫描信号G2的电压电平上拉至与时钟脉冲信号HC2相同的栅极高电压电平VGH。节点Q2的电压电平则因为电容C1的耦合效应(coupling effect)而被提升至约两倍的栅极高电压电平VGH(即2VGH)。开关T2G、T2K和T2L仍被导通，而开关T2H、T2M、T2N和T2E则仍皆被截止。
此外在时段T2期间，由于开关T2B及T2C皆为截止状态，因此开关T2B的第一端并无可供电流通过的路径，而导致开关T2B的第一端仍会先维持在栅极高电压电平VGH，而开关T2B的漏极-源极电压差Vds则约为一倍高电压电平VGH。如此一来，便可减少先前技术中，因为开关的漏极-源极电压差Vds过大(约两倍高电压电平2VGH)导致在节点QN上出现的漏电流，也因此可改善因为漏电流而导致开关驱动能力降低的问题。
此外，由于移位暂存电路200_1的节点Q1仍为栅极高电压电平，因此开关T2B的控制端的电压电平与开关T2B的第二端的电压电平亦相同，而亦可避免因为开关T2B的栅极-源极电压差Vgs负偏过大而使漏电流增加。
于时段T3期间，扫描信号G1和G4皆维持在栅极低电压电平VGL，时钟脉冲信号HC2变为栅极低电压电平VGL，而移位暂存电路200_1的节点Q1具有栅极低电压电平VGL。此时开关T2B和T2C皆被截止，而开关T2A持续导通并将扫描信号G2的电压电平下拉至与时钟脉冲信号HC2相同的栅极低电压电平VGL。开关T2G、T2K和T2L仍被导通，而开关T2H、T2M、T2N和T2E则仍皆被截止。
于时段T4期间，扫描信号G1维持在栅极低电压电平VGL，扫描信号G4变为栅极高电压电平VGH，时钟脉冲信号HC2仍为栅极低电压电平VGL，而移位暂存电路200_1的节点Q1仍具有栅极低电压电平VGL。开关T2B及T2C仍被截止，而开关T2E被导通，使得节点Q2的电压电平被下拉到栅极低电压电平VGL。开关T2A、T2K和T2L因此被截止，开关T2G仍持续导通，并因此导通开关T2H、T2M和T2N，使得节点Q2和扫描信号G2的电压电平皆被稳定地维持在栅极低电压电平VGL。
从上述实施例中可以得知，移位暂存电路200_2的接收电路212及开关T2B可根据前M级(例如为前1级)移位暂存电路200_1的节点Q1的电压电平及前M级(例如为前1级)移位暂存电路200_1输出的扫描信号G1，减少开关T2B的第一端与开关T2B的第二端之间的电位差，并使开关T2B的控制端的电压电平与开关T2B的第一端的电压电平相等，以减少于移位暂存电路200_2的节点Q2上的漏电流，并确保移位暂存器300所输出的栅极驱动信号的波形的正确性，并避免显示面板的错充或误判。
另外，利用本发明的移位暂存器作为显示面板的栅极驱动器时，其所输出的扫描信号可能会受到显示面板的负载影响，使得波形无法迅速变换而产生误差。图6为本发明一实施例的移位暂存电路400。移位暂存电路400与移位暂存电路200的差别在于移位暂存电路400另包含开关T4D。开关T4D具有第一端、第二端及控制端，开关T4D的第一端用以接收时钟脉冲信号CK，开关T4D的第二端用以输出扫描信号STN，及开关T4D的控制端电性耦接于移位暂存电路400的节点QN。由于开关T4D的连线架构与开关T2A相同，因此扫描信号STN及扫描信号GN具有相同的时序及电压电平，扫描信号GN输出用以作为显示面板的扫描信号，而扫描信号STN并未做为显示面板的扫描信号，因此波型变化较为准确。如此一来，移位暂存电路400的接收电路212即可接收前M级(例如为前1级)移位暂存电路输出的扫描信号GN-1或STN-1，并根据扫描信号GN-1或STN-1控制开关T2B的第一端的电压电平；而移位暂存电路400的下拉电路220则可根据后N级(例如为后2级)移位暂存电路输出的扫描信号GN+2或STN+2下拉移位暂存电路400的节点QN的电压电平。
图7为本发明的移位暂存电路500的电路图，图8为本发明的移位暂存器600的电路图，移位暂存器600包含多级移位暂存电路500_1至500_5，且每一级移位暂存电路的架构皆与移位暂存电路500的架构相同。移位暂存电路500包含开关T5A、输入电路510、下拉电路520及下拉稳压电路530。开关T5A具有第一端，第二端及控制端，开关T5A的第一端用以接收时钟脉冲信号CK，开关T5A的第二端为移位暂存电路500的输出端ON，用以输出移位暂存电路500的扫描信号GN，开关T5A的控制端电性耦接于移位暂存电路500的节点QN。输入电路510用以接收前M级(例如为前1级)移位暂存电路输出的扫描信号GN-1，并根据扫描信号GN-1上拉移位暂存电路500的节点QN的电压电平。以图8的移位暂存器600为例，移位暂存电路500_2的前M级(例如为前1级)移位暂存电路即为移位暂存电路500_1，因此移位暂存电路500_2的输入电路用以接收移位暂存电路500_1所输出的扫描信号G1。下拉电路520包含开关T5E和下拉控制电路522。开关T5E具有第一端、第二端及控制端FN，开关T5E的第一端电性耦接于移位暂存电路500的节点QN，开关T5E的第二端电性耦接于开关T5A的第二端。下拉控制电路522电性耦接于开关T5E的控制端FN，并用以接收时钟脉冲信号CK及后N级(例如为后2级)移位暂存电路输出的扫描信号GN+2；以图8的移位暂存器600为例，移位暂存电路500_2的后N级(例如为后2级)移位暂存电路即为移位暂存电路500_4，因此移位暂存电路500_2的下拉控制电路系接收移位暂存电路500_4所输出的扫描信号G4。此外，下拉控制电路522可接收时钟脉冲信号CK及后N级(例如为后2级)移位暂存电路输出的扫描信号GN+2，并且根据时钟脉冲信号CK及后N级(例如为后2级)移位暂存电路输出的扫描信号GN+2，在扫描信号GN具有栅极高电压电平VGH时，上拉开关T5E的控制端FN的电压电平，并在扫描信号GN+2具有栅极高电压电平VGH时，上拉开关T5E的控制端FN的电压电平，以下拉开关T5A的第二端的电压电平。下拉稳压电路530电性耦接于移位暂存电路500的节点QN、开关T5A的第二端，及后N级(例如为后2级)移位暂存电路的节点QN+2，下拉稳压电路530用以依据移位暂存电路500的节点QN的电压电平，下拉移位暂存电路500的节点QN及开关T5A的第二端的电压电平。在本发明的一实施例中，移位暂存电路500还包含电容C1，电容C1电性连接于开关T5A的控制端及开关T5A的第二端之间。
在图7中，输入电路520包含开关T5B。开关T5B具有第一端、第二端及控制端，开关T5B的第一端接收前M级(例如为前1级)移位暂存电路输出的扫描信号GN-1，开关T5B的二端电性耦接于移位暂存电路500的节点QN，开关T5B的控制端电性耦接于开关T5B的第一端。此外，移位暂存电路500的下拉控制电路522包含电容C2及开关T5F。电容C2具有第一端及第二端，电容C2的第一端用以接收时钟脉冲信号CK，及电容C2的第二端电性耦接于开关T5E的控制端FN。开关T5F具有第一端、第二端及控制端，开关T5F的第一端接收后N级(例如为后2级)移位暂存电路输出的扫描信号GN+2，开关T5F的第二端电性耦接于电容C2的第二端，及开关T5F的控制端电性耦接于开关T5F的第一端。
移位暂存电路500的下拉稳压电路530包含开关T5G、T5H、T5I、T5J、T5K、T5L、T5M、T5N及T5O。开关T5G的第一端接收栅极高电压电平VGH，开关T5G的控制端电性耦接于开关T5G的第一端。开关T5H的第一端电性耦接于开关T5G的第一端，开关T5H的控制端电性耦接于开关T5G的第二端。开关T5I的第一端电性耦接于开关T5G的第二端，开关T5I的第二端电性耦接于系统电压端VSS，及开关T5I的控制端电性耦接于后N级(例如为后2级)移位暂存电路的节点QN+2。开关T5J的第一端电性耦接于开关T5H的第二端，开关T5J的第二端电性耦接于系统电压端VSS，及开关T5J的控制端电性耦接于后N级(例如为后2级)移位暂存电路的节点QN+2。开关T5K的第一端电性耦接于开关T5G的第二端，开关T5K的第二端电性耦接于系统电压端VSS，开关T5K的控制端电性耦接于移位暂存电路500的节点QN。开关T5L的第一端电性耦接于开关T5H的第二端，开关T5L的第二端电性耦接于系统电压端VSS，开关T5L的控制端电性耦接于移位暂存电路500的节点QN。开关T5M的第一端电性耦接于移位暂存电路500的节点QN，开关T5M的第二端电性耦接于开关T5A的第二端，开关T5M的控制端电性耦接于开关T5H的第二端。开关T5N的第一端电性耦接于开关T5A的第二端，开关T5N的第二端电性耦接于系统电压端VSS，开关T5N的控制端电性耦接于开关T5H的第二端。开关T5O的第一端电性耦接于开关T5E的控制端FN，开关T5O的第二端电性耦接于系统电压端VSS，及开关T5O的控制端电性耦接于开关T5H的第二端。
移位暂存器600可用于显示面板的栅极驱动器，而移位暂存器600中多级的移位暂存电路即可用来提供多个栅极信号，以控制显示面板的像素的开启与关闭。在图8中，移位暂存电路500_1至500_5会分别由其输出端O1至O5将扫描信号G1至G5输出至对应的栅极线(或称扫描线)，以依序地开启显示面板各列的像素。移位暂存电路500_2至500_5会分别接收其前一级移位暂存电路500_1至500_4的扫描信号G1至G4，而移位暂存电路500_1则会接收第一起始信号SP。此外，移位暂存电路500_1至移位暂存电路500_3分别电性耦接至后N级(例如为后2级)移位暂存电路500_3至移位暂存电路500_5的节点Q3至Q5以及输出端O3至O5。于一实施例中，移位暂存电路500_1会优先发出其栅极驱动信号G1，然后移位暂存电路500_2、500_3、500_4会跟着依序发出其栅极驱动信号G2、G3、G4，而500_5则是五个移位暂存电路500_1至500_5当中最慢发出栅极驱动信号G5的移位暂存器。
此外，移位暂存电路500_1至500_5会分别接收时钟脉冲信号HC1、HC2、HC3、HC4及HC1。其中时钟脉冲信号HC1、HC2、HC3和HC4的电压电平会在栅极高电压电平VGH及栅极低电压电平VGL之间切换。此外，每一个时钟脉冲信号HC1至HC4会每隔一个周期由栅极低电压电平VGL被提升至栅极高电压电平VGH，且时钟脉冲信号HC1至HC4不同时为栅极高电压电平VGH。以图9为例，时钟脉冲信号HC1、HC2、HC3及HC4的周期为TP，且分别在时段T1、T2、T3及T4依序地为栅极高电压电平VGH。于本发明的一实施例中，时钟脉冲信号HC2系落后时钟脉冲信号HC1四分的一个周期TP，时钟脉冲信号HC3系落后时钟脉冲信号HC1二分的一个周期TP，而时钟脉冲信号HC4则落后时钟脉冲信号HC1四分的三个周期TP，然而本发明的时钟脉冲信号间的相位关系并不以此为限。
图9为图8的移位暂存电路600中，移位暂存电路500_2的操作时序图。于时段T1期间，时钟脉冲信号HC2为栅极低电压电平VGL，扫描信号G1为栅极高电压电平VGH，栅极驱动信号G4为栅极低电压电平VGL，而移位暂存电路500_4的节点Q4为栅极低电压电平VGL。此时移位暂存电路500_2的开关T5B被导通，而将移位暂存电路500_2的节点Q2的电压电平上拉到栅极高电压电平VGH。开关T5A因而被导通，使得扫描信号G2的电压电平被控制在与时钟脉冲信号HC2相同的栅极低电压电平VGL。此时开关T5G、T5K和T5L皆被导通，然而T5K的驱动能力较开关T5G为大，因此开关T5H的控制端被维持在栅极低电压电平VGL而被截止，开关T5H的第二端的电压电平则被导通的开关T5L同样维持在栅极低电压电平VGL，导致开关T5M、T5N级T5O皆被截止。另外，开关T5E、T5F、T5I及T5J也皆为截止状态。
于时段T2期间，扫描信号G1回到栅极低电压电平VGL，扫描信号G4维持在栅极低电压电平VGL，时钟脉冲信号HC2变为栅极高电压电平VGH，而移位暂存电路500_4的节点Q4仍为栅极低电压电平VGL。此时开关T5B被截止，而T5A仍被导通并将扫描信号G2的电压电平上拉至与时钟脉冲信号HC2相同的栅极高电压电平VGH。节点Q2的电压电平则因为电容C1的耦合效应(coupling effect)而被提升至约两倍的栅极高电压电平VGH(即2VGH)。开关T5G、T5K和T5L仍被导通，而开关T5H、T5I、T5J、T5M、T5N及T5O则仍皆被截止。开关T5F被截止。
此外在时段T2期间，由于时钟脉冲信号HC2为栅极高电压电平，因此开关T5E的控制端FN与开关T5E的第二端具有相同的电压电平而处于截止状态，且由于开关T5E的第二端电性耦接于其输出端O2，因此开关T5E的漏极-源极电压差Vds约为一倍高电压电平VGH。图10图为晶体管开关的驱动电流Id对栅极电压Vg和漏极-源极电压Vds的关系图。在图10中，漏极-源极电压Vds_1、Vds_2及Vds_3的大小关系为Vds_1>Vds_2>Vds_1，因此从第10图可得知，即便在栅极-源极电压Vgs接近零时，较大的漏极-源极电压差Vds仍可能会造成较大的漏电流。因此透过降低开关T5E的漏极-源极电压差Vds，即可改善先前技术中因为开关的漏极-源极电压差Vds过大(约两倍高电压电平2VGH)而导致在节点QN上出现的漏电流，以及因为漏电流而导致开关驱动能力降低的问题。此外，由于开关T5E的控制端FN与开关T5E的第二端具有相同的电压电平，因此亦可避免因为开关的栅极-源极电压差Vgs负偏过大而使漏电流增加。
于时段T3期间，扫描信号G1和G4皆维持在栅极低电压电平VGL，时钟脉冲信号HC2变为栅极低电压电平VGL，而移位暂存电路500_4的节点Q4变为栅极高电压电平VGH。此时开关T5B被截止，而开关T5A持续导通并将扫描信号G2的电压电平下拉至与时钟脉冲信号HC2相同的栅极低电压电平VGL。开关T5G、T5I、T5J、T5K和T5L被导通，而开关T5H、T5M、T5N及T5O则仍皆被截止。而开关T5E和T5F亦为截止状态。
于时段T4期间，扫描信号G1维持在栅极低电压电平VGL，扫描信号G4变为栅极高电压电平VGH，时钟脉冲信号HC2仍为栅极低电压电平VGL，而移位暂存电路500_4的节点Q4变为两倍栅极高电压电平2VGH。开关T5B仍被截止，而开关T5E和T5F被导通，使得节点Q2的电压电平被下拉到栅极低电压电平VGL。开关T5A、T5K和T5L因此被截止，开关T5G仍持续导通，然而因为开关T5I及T5J仍为导通状态，因此开关T5G与开关T5H的第二端的电压电平皆被下拉至栅极低电压电平VGL，使得开关T5H、T5M、T5N及T5O仍皆为截止状态，因此开关T5E的控制端FN的电压电平不会被下拉，而使开关T5E能稳定地导通并将节点Q2的电压电平维持在栅极低电压电平。
从上述实施例中可以得知，移位暂存电路500_2的下拉控制电路522可在移位暂存电路500_2输出的扫描信号G2为栅极高电压电平VGH时，将开关T5E的控制端FN的电压电平提升至与开关T5E的第二端的电压电平相同准而维持在截止状态，且移位暂存电路500_2中开关T5E的第二端电性耦接于其输出端O2，因此可减少开关T5E的漏极-源极电压差Vds，进而减少于移位暂存电路500_2的节点Q2上的漏电流，以确保移位暂存器600所输出的栅极驱动信号的波形的正确性，并避免显示面板的错充或误判。
另外，利用本发明的移位暂存器作为显示面板的栅极驱动器时，其所输出的扫描信号可能会受到显示面板的负载影响，使得波形无法迅速变换而产生误差。图11为本发明一实施例的移位暂存电路700。相较于移位暂存电路500，移位暂存电路700另包含开关T7D。开关T7D具有第一端、第二端及控制端，开关T7D的第一端用以接收时钟脉冲信号CK，开关T7D的第二端用以输出扫描信号STN，及开关T7D的控制端电性耦接于移位暂存电路700的节点QN。由于开关T7D的连线架构与开关T5A相同，因此扫描信号STN及扫描信号GN亦具有相同的时序及电压电平，且扫描信号STN并未做为显示面板的扫描信号，波型变化较为准确。如此一来，移位暂存电路700的输入电路510即可接收前M级(例如为前1级)移位暂存电路输出的扫描信号GN-1或扫描信号STN-1，而下拉控制电路522即可用以接收后N级(例如为后2级)移位暂存电路输出的扫描信号GN+2或STN+2。
图12说明本发明的一实施例的移位暂存电路800。移位暂存电路800的开关T5A及下拉电路520分别与移位暂存电路500的开关T5A及下拉电路520具有相同的电路架构。另外，移位暂存电路800还包含输入电路810、第一下拉稳压电路830及第二下拉稳压电路840。输入电路810包含开关T8B及接收电路812。开关T8B的第二端电性耦接于移位暂存电路800的节点QN，开关T8B的控制端电性耦接于前M级(例如为前1级)移位暂存电路的节点QN-1。接收电路812则用以接收前M级(例如为前1级)移位暂存电路输出的扫描信号GN-1，及在扫描信号GN具有高电压电平VGH时，减少开关T8B的第一端与移位暂存电路800的节点QN之间的电位差，并使开关T8B的控制端的电压电平与开关T8B的第一端的电压电平相等，以减少于移位暂存电路800的节点QN上的漏电流。第一下拉稳压电路830及第二下拉稳压电路840具有相同的电路架构，其皆电性耦接于移位暂存电路800的节点QN、开关T5E的控制端FN、开关T5A的第二端ON、后N级(例如为后2级)移位暂存电路的节点QN+2并分别接收使能信号LC1和LC2，用以依据使能信号LC1或LC2、移位暂存电路800的节点QN及后N级(例如为后2级)移位暂存电路的节点QN+2的电压电平，下拉移位暂存电路800的节点QN、开关T5E的控制端FN及开关T5A的第二端ON的电压电平。
在本发明的一实施例中，接收电路812包含开关T8C，开关T8C的第一端接收前M级(例如为前1级)移位暂存电路输出的扫描信号GN-1，开关T8C的第二端电性耦接于开关T8B的第一端，而开关T8C的控制端电性耦接于开关T8C的第一端。第一下拉稳压电路830包含开关T8G、T8H、T8I、T8J、T8K、T8L、T8M、T8N及T8O。开关T8G的第一端接收使能信号LC1，开关T8G的控制端电性耦接于开关T8G的第一端。开关T8H的第一端电性耦接于开关T8G的第一端，开关T8H的控制端电性耦接于开关T8G的第二端。开关T8I的第一端电性耦接于开关T8G的第二端，开关T8I的第二端电性耦接于系统电压端VSS，及开关T8I的控制端电性耦接于后N级(例如为后2级)移位暂存电路的节点QN+2。开关T8J的第一端电性耦接于开关T8H的第二端，开关T8J的第二端电性耦接于系统电压端VSS，及开关T8J的控制端电性耦接于后N级(例如为后2级)移位暂存电路的节点QN+2。开关T8K的第一端电性耦接于开关T8G的第二端，开关T8K的第二端电性耦接于系统电压端VSS，开关T8K的控制端电性耦接于移位暂存电路800的节点QN。开关T8L的第一端电性耦接于开关T5H的第二端，开关T8L的第二端电性耦接于系统电压端VSS，开关T8L的控制端电性耦接于移位暂存电路800的节点QN。开关T8M的第一端电性耦接于移位暂存电路800的节点QN，开关T8M的第二端电性耦接于开关T5A的第二端，开关T8M的控制端电性耦接于开关T8H的第二端。开关T8N的第一端电性耦接于开关T5A的第二端，开关T8N的第二端电性耦接于系统电压端VSS，开关T8N的控制端电性耦接于开关T8H的第二端。开关T8O的第一端电性耦接于开关T5E的控制端FN，开关T8O的第二端电性耦接于系统电压端VSS，及开关T8O的控制端电性耦接于开关T8H的第二端。第二下拉稳压电路840包含开关T8P、T8Q、T8R、T8S、T8T、T8U、T8V、T8W及T8X。开关T8P的第一端接收使能信号LC2，开关T8P的控制端电性耦接于开关T8P的第一端。开关T8Q的第一端电性耦接于开关T8P的第一端，开关T8Q的控制端电性耦接于开关T8P的第二端。开关T8R的第一端电性耦接于开关T8P的第二端，开关T8R的第二端电性耦接于系统电压端VSS，及开关T8R的控制端电性耦接于后N级(例如为后2级)移位暂存电路的节点QN+2。开关T8S的第一端电性耦接于开关T8Q的第二端，开关T8S的第二端电性耦接于系统电压端VSS，及开关T8S的控制端电性耦接于后N级(例如为后2级)移位暂存电路的节点QN+2。开关T8T的第一端电性耦接于开关T8P的第二端，开关T8T的第二端电性耦接于系统电压端VSS，开关T8T的控制端电性耦接于移位暂存电路800的节点QN。开关T8U的第一端电性耦接于开关T8Q的第二端，开关T8U的第二端电性耦接于系统电压端VSS，开关T8U的控制端电性耦接于移位暂存电路800的节点QN。开关T8V的第一端电性耦接于移位暂存电路800的节点QN，开关T8V的第二端电性耦接于开关T5A的第二端，开关T8V的控制端电性耦接于开关T8Q的第二端。开关T8W的第一端电性耦接于开关T5A的第二端，开关T8W的第二端电性耦接于系统电压端VSS，开关T8W的控制端电性耦接于开关T8Q的第二端。开关T8X的第一端电性耦接于开关T5E的控制端FN，开关T8X的第二端电性耦接于系统电压端VSS，及开关T8X的控制端电性耦接于开关T8Q的第二端。
于本发明的一实施例中，使能信号LC1和LC2为低频信号，其电压电平会每隔一个周期Tf于栅极低电压电平VGL及栅极高电压电平VGH之间切换，当使能信号LC1处于栅极低电压电平VGL时，使能信号LC2则会处于栅极高电压电平VGH；而当使能信号LC1处于栅极高电压电平VGH时，使能信号LC2则处于栅极低电压电平VGL。亦即，第一下拉稳压电路830和第二下拉稳压电路840可以轮流运作以完成下拉移位暂存电路800的节点QN、开关T5E的控制端FN及开关T5A的第二端ON的电压电平的功能。如此一来，即可避免下拉稳压电路中的晶体管开关因为长时间的固定偏压导致特性偏移而使驱动能力下降。
图13为本发明的移位暂存器900的电路图。移位暂存器900可用于显示面板的栅极驱动器，而移位暂存器900中多级的移位暂存器即可用来提供多个栅极信号，以控制显示面板的像素的开启与关闭。在图13中，移位暂存电路800_1至800_5会分别由其输出端O1至O5将扫描信号G1至G5输出至对应的栅极线(或称扫描线)，以依序地开启显示面板各列的像素。移位暂存电路800_2至800_5会分别接收其前M级(例如为前1级)移位暂存电路800_1至800_4的扫描信号G1至G4，而移位暂存电路800_1则会接收第一起始信号SP。移位暂存电路800_2至移位暂存电路800_5分别电性耦接至前M级(例如为前1级)移位暂存电路800_1至移位暂存电路800_4的节点Q1至Q4。而移位暂存电路800_1则会接收第二起始信号SP_Q。此外，移位暂存电路800_1至移位暂存电路800_3分别电性耦接至后N级(例如为后2级)移位暂存电路800_3至移位暂存电路800_5的节点Q3至Q5以及输出端O3至O5。于一实施例中，移位暂存电路800_1会优先发出其栅极驱动信号G1，然后移位暂存电路800_2、800_3、800_4会跟着依序发出其栅极驱动信号G2、G3、G4，而800_5则是五个移位暂存电路800_1至800_5当中最慢发出栅极驱动信号G5的移位暂存器。
此外，移位暂存电路800_1至800_5会分别接收时钟脉冲信号HC1、HC2、HC3、HC4及HC1。其中时钟脉冲信号HC1、HC2、HC3和HC4的电压电平会在栅极高电压电平VGH及栅极低电压电平VGL之间切换。此外，每一个时钟脉冲信号HC1至HC4会每隔一个周期由栅极低电压电平VGL被提升至栅极高电压电平VGH，且时钟脉冲信号HC1至HC4不同时为栅极高电压电平VGH。以图14为例，时钟脉冲信号HC1、HC2、HC3及HC4的周期为TP，且分别在时段T1、T2、T3及T4依序地为栅极高电压电平VGH。于本发明的一实施例中，时钟脉冲信号HC2系落后时钟脉冲信号HC1四分的一个周期TP，时钟脉冲信号HC3系落后时钟脉冲信号HC1二分的一个周期TP，而时钟脉冲信号HC4则落后时钟脉冲信号HC1四分的三个周期TP，然而本发明的时钟脉冲信号间的相位关系并不以此为限。
图14为图13的移位暂存电路900中移位暂存电路800_2的操作时序图。在图14的实施例中，使能信号LC1维持在栅极高电压电平VGH，而使能信号LC2皆为栅极低电压电平VGL，亦即，移位暂存电路800_2利用第一下拉稳压电路830来将下拉其节点Q2、扫描信号GN及开关T5E的控制端FN的电压电平。然而如同前面所说明的，使能信号LC1和LC2可以每隔一个周期Tf于栅极低电压电平VGL及栅极高电压电平VGH之间切换，而当使能信号LC1维持在栅极低电压电平VGL，且使能信号LC2为栅极高电压电平VGH时，移位暂存电路800_2即可利用第二下拉稳压电路840来将下拉其节点Q2、扫描信号GN及开关T5E的控制端FN的电压电平。由于其操作原理并无不同，因此以下仅就使能信号LC1系在栅极高电压电平VGH且使能信号LC2系在栅极低电压电平VGL的情况下说明。
于图14的时段T1期间，时钟脉冲信号HC2为栅极低电压电平VGL，扫描信号G1为栅极高电压电平VGH，栅极驱动信号G4为栅极低电压电平VGL，移位暂存电路800_1的节点Q1具有两倍的栅极高电压电平VGH，亦即2VGH，而移位暂存电路800_4的节点Q4为栅极低电压电平VGL。此时开关T8C被导通，且由于移位暂存电路800_1的节点Q1具有较高的电压电平，因此开关T8B的控制端及第二端之间的压差较大，而可将节点Q2的电压电平上拉到栅极更接近高电压电平VGH。开关T5A因而被导通，使得扫描信号G2的电压电平被控制在与时钟脉冲信号HC2相同的栅极低电压电平VGL。此时开关T8G、T8K和T8L皆被导通，然而T8K的驱动能力较开关T8G为大，因此开关T8H的控制端被维持在栅极低电压电平VGL而被截止，开关T8H的第二端的电压电平则被导通的开关T8L同样维持在栅极低电压电平VGL，导致开关T8M、T8N级T8O皆被截止。另外，开关T5E、T5F、T8I及T8J也皆为截止状态。
于时段T2期间，扫描信号G1回到栅极低电压电平VGL，扫描信号G4维持在栅极低电压电平VGL，时钟脉冲信号HC2变为栅极高电压电平VGH，移位暂存电路800_1的节点Q1具有栅极高电压电平VGH，而移位暂存电路800_4的节点Q4仍为栅极低电压电平VGL。此时开关T8C被截止，开关T8B的控制端与开关T8B的第一端具有相同的电压电平，因此亦为截止状态。T5A仍被导通并将扫描信号G2的电压电平上拉至与时钟脉冲信号HC2相同的栅极高电压电平VGH。节点Q2的电压电平则因为电容C1的耦合效应(coupling effect)而被提升至约两倍的栅极高电压电平VGH(即2VGH)。开关T8G、T8K和T8L仍被导通，而开关T8H、T8I、T8J、T8M、T8N及T8O则仍皆被截止。开关T5F被截止。此外在时段T2期间，由于时钟脉冲信号HC2为栅极高电压电平，因此开关T5E的控制端FN与开关T5E的第二端具有相同的电压电平而处于截止状态，且由于开关T5E的第二端电性耦接于输出端O2，因此开关T5E的漏极-源极电压差Vds约为一倍高电压电平VGH。另外，由于开关T8B及T8C皆为截止状态，因此开关T8B的第一端是仍会先维持在栅极高电压电平VGH，而开关T8B的漏极-源极电压差Vds则约为一倍高电压电平VGH。如此一来，便可减少先前技术中，因为开关的漏极-源极电压差Vds过大导致在节点QN上经由开关T5E及T8B所流出的漏电流，也因此可改善因为漏电流而导致开关驱动能力降低的问题。此外，由于开关T5E的控制端FN与开关T5E的第二端具有相同的电压电平，而开关T8B的控制端的电压电平与开关T8B的第一端的电压电平亦相同，因此可避免因为开关的栅极-源极电压差Vgs负偏过大而使漏电流增加。
于时段T3期间，扫描信号G1和G4皆维持在栅极低电压电平VGL，时钟脉冲信号HC2变为栅极低电压电平VGL，移位暂存电路800_1的节点Q1具有栅极低电压电平VGL，而移位暂存电路800_4的节点Q4变为栅极高电压电平VGH。此时开关T8B被截止，而开关T5A持续导通并将扫描信号G2的电压电平下拉至与时钟脉冲信号HC2相同的栅极低电压电平VGL。开关T8G、T8I、T8J、T8K和T8L被导通，而开关T8H、T8M、T8N及T8O则仍皆被截止。而开关T5E和T5F亦为截止状态。
于时段T4期间，扫描信号G1维持在栅极低电压电平VGL，扫描信号G4变为栅极高电压电平VGH，时钟脉冲信号HC2仍为栅极低电压电平VGL，移位暂存电路800_1的节点Q1仍具有栅极低电压电平VGL，而移位暂存电路800_4的节点Q4变为两倍栅极高电压电平2VGH。开关T8C和T8B仍被截止，而开关T5E和T5F被导通，使得节点Q2的电压电平被下拉到栅极低电压电平VGL。开关T5A、T8K和T8L因此被截止，开关T8G仍持续导通，然而因为开关T8I及T8J仍为导通状态，因此开关T8G与开关T8H的第二端的电压电平皆被下拉至栅极低电压电平VGL，使得开关T8H、T8M、T8N及T8O仍皆为截止状态，因此开关T5E的控制端FN的电压电平不会被下拉，而使开关T5E能稳定地导通并将节点Q2的电压电平维持在栅极低电压电平。
从上述实施例中可以得知，移位暂存电路800_2的下拉控制电路522可在移位暂存电路800_2输出的扫描信号G2为栅极高电压电平VGH时，将开关T5E的控制端FN的电压电平提升至与开关T5E的第二端的电压电平相同准而维持在截止状态，且开关T5E的第二端电性耦接于输出端O2，因此可减少开关T5E的漏极-源极电压差Vds，进而减少于移位暂存电路500_2的节点Q2上的漏电流。此外，移位暂存电路800_2的接收电路812及开关T8B可根据前M级(例如为前1级)移位暂存电路800_1的节点Q1的电压电平及前M级(例如为前1级)移位暂存电路800_1输出的扫描信号G1，减少开关T8B的的第一端与移位暂存电路800_2的节点Q2之间的电位差，并使开关T8B的控制端的电压电平与开关T8B的第一端的电压电平相等，以减少于移位暂存电路800_2的节点Q2上的漏电流。如此一来便可确保移位暂存器900所输出的栅极驱动信号的波形的正确性，并避免显示面板的错充或误判。
图15为本发明一实施例的移位暂存器600的驱动方法1000。移位暂存器600包含多级移位暂存电路500_1至500_5，且每级移位暂存电路500_1至500_5皆与图7中的移位暂存电路500具有相同架构。移位暂存器600的驱动方法包含以下步骤：
S1000：使输入电路510接收前M级(例如为前1级)移位暂存电路输出的具有栅极高电压电平VGH的扫描信号GN-1，以使输入电路510上拉开关T5A的控制端QN的电压电平；
S1100：使开关T5A的第一端及下拉控制电路522接收时钟脉冲信号CK，其中时钟脉冲信号CK具有第一高电压电平；
S1120：使开关T5A的第二端输出具有第一高电压电平VGH的扫描信号GN；
S1140：使电容C1将开关T5A的控制端的电压电平耦合至第二高电压电平2VGH，其中第二高电压电平2VGH高于第一高电压电平VGH；
S1160：使下拉控制电路522上拉开关T5E的控制端FN的电压电平，以减少自开关T5A的控制端QN流经开关T5E的漏电流；
S1200：使时钟脉冲信号CK具有低电压电平VGL；
S1220：使开关T5A的第二端的电压电平下拉至低电压电平VGL；及
S1240：使电容C1下拉开关T5A的控制端QN的电压电平；及
S1260：使电容C2下拉开关T5E的控制端FN的电压电平至低电压电平VGL。
此外，为能适时地将开关T5A的控制端QN的电压电平下拉至低电压电平VGL，移位暂存器600的驱动方法1000还可包含以下步骤：
S1300：使下拉控制电路512接收后N级(例如为后2级)移位暂存电路输出的具有第一高电压电平VGH的扫描信号GN+2；
S1320：使下拉稳压电路530停止将开关T5E的控制端FN的电压电平下拉至低电压电平VGL；
S1340：使开关T5E下拉开关T5A的控制端QN的电压电平。
从上述实施例可以得知，移位暂存器600的驱动方法1000，可以减少开关T5E的漏极-源极电压差Vds，进而减少于移位暂存电路500的节点Q2上的漏电流。如此一来便可确保移位暂存器600所输出的栅极驱动信号的波形的正确性，并避免显示面板的错充或误判。
综上所述，本发明的实施例所提供的移位暂存器及其驱动方法，可在输出栅极驱动信号时，减少移位暂存电路内部开关的漏极-源极电压差Vds，并使其栅极及源极电压的电压电平相等，以减少于移位暂存电路内部节点上产生的漏电流，进而确保移位暂存器所输出的栅极驱动信号的波形的正确性，而能避免显示面板的错充或误判。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (11)

1.一种移位暂存器，包括多级移位暂存电路，每一移位暂存电路包含：
一第一开关，具有一第一端，一第二端及一控制端，该第一开关的该第一端用以接收一时钟脉冲信号，该第一开关的该第二端用以输出该级移位暂存电路的一第一扫描信号，该第一开关的该控制端电性耦接于该级移位暂存电路的一节点；
一输入电路，包含：
一第二开关，具有一第一端、一第二端及一控制端，该第二开关的该第二端电性耦接于该级移位暂存电路的该节点，该第二开关的该控制端电性耦接于该些移位暂存电路中一前M级移位暂存电路的一节点，M为一正整数；及
一接收电路，电性耦接该第二开关的第一端，用以接收该前M级移位暂存电路输出的一扫描信号，并根据该扫描信号控制该第二开关的第一端的电压电平；
一下拉电路，电性耦接于该级移位暂存电路的该节点，用以根据该些移位暂存电路中一后N级移位暂存电路输出的一扫描信号下拉该级移位暂存电路的该节点的电压电平，N为一正整数；及
一下拉稳压电路，电性耦接于该级移位暂存电路的该节点及该第一开关的该第二端，用以依据该级移位暂存电路的该节点的电压电平，下拉该级移位暂存电路的该节点及该第一开关的该第二端的电压电平。
2.如权利要求1所述的移位暂存器，其中每一移位暂存电路另包含：
一第三开关，具有一第一端、一第二端及一控制端，该第三开关的该第一端用以接收该时钟脉冲信号，该第三开关的该第二端用以输出一第二扫描信号，及该第三开关的该控制端电性耦接于该级移位暂存电路的该节点；
其中该接收电路接收该前M级移位暂存电路输出的该扫描信号系接收该前M级移位暂存电路输出的一第一扫描信号或该前M级移位暂存电路输出的一第二扫描信号，及该下拉电路用以根据该后N级移位暂存电路输出的该扫描信号下拉该级移位暂存电路的该节点的电压电平系根据该后N级移位暂存电路输出的一第一扫描信号或该后N级移位暂存电路输出的一第二扫描信号下拉该级移位暂存电路的该节点的电压电平。
3.如权利要求1所述的移位暂存器，其中每一移位暂存电路的该下拉电路包含：
一第四开关，具有一第一端、一第二端及一控制端，该第四开关的该第一端电性耦接于该级移位暂存电路的该节点，该第四开关的该第二端电性耦接于该第一开关的该第二端；
一电容，具有一第一端及一第二端，该电容的该第一端用以接收该时钟脉冲信号，及该电容的该第二端电性耦接于该第四开关的该控制端；及
一第五开关，具有一第一端、一第二端及一控制端，该第五开关的该第一端接收该后N级移位暂存电路输出的该扫描信号，该第五开关的该第二端电性耦接于该电容的该第二端，及该第五开关的该控制端电性耦接于该第五开关的该第一端。
4.一种移位暂存器，包括多级移位暂存电路，每一移位暂存电路包含：
一输入电路，用以接收该些移位暂存电路中一前M级移位暂存电路输出的一扫描信号，并根据该信号上拉该级移位暂存电路的一节点的电压电平，M为一正整数；
一第一开关，具有一第一端，一第二端及一控制端，该第一开关的该第一端用以接收一时钟脉冲信号，该第一开关的该第二端用以输出该级移位暂存电路的一第一扫描信号，该第一开关的该控制端电性耦接该级移位暂存电路的该节点；
一下拉电路，包含：
一第二开关，具有一第一端，一第二端及一控制端，该第二开关的该第一端电性耦接于该级移位暂存电路的该节点，该第二开关的该第二端电性耦接于该第一开关的该第二端；及
一下拉控制电路，用以接收该时钟脉冲信号及该些移位暂存电路中一后N级移位暂存电路输出的一扫描信号，并且根据该时钟脉冲信号及该后N级移位暂存电路输出的该扫描信号，在该第一扫描信号具有一高电压电平时，上拉该第二开关的该控制端的电压电平，并在该后N级移位暂存电路输出的该扫描信号具有该高电压电平时，上拉该第二开关的该控制端的电压电平，以下拉该级移位暂存电路的该节点的电压电平，N为一正整数；及
一第一下拉稳压电路，电性耦接于该级移位暂存电路的该节点、该第一开关的该第二端、该后N级移位暂存电路的一节点，用以依据该级移位暂存电路的该节点及该后N级移位暂存电路的该节点的电压电平，下拉该级移位暂存电路的该节点及该第一开关的该第二端的电压电平。
5.如权利要求4所述的移位暂存器，另包含：
一第三开关，具有一第一端、一第二端及一控制端，该第三开关的该第一端用以接收该时钟脉冲信号，该第三开关该的该第二端用以输出一第二扫描信号，及该第三开关的该控制端电性耦接于该级移位暂存电路的该节点；
其中该输入电路接收该前M级移位暂存电路输出的该扫描信号系该前M级移位暂存电路输出的一第一扫描信号或该前M级移位暂存电路输出的一第二扫描信号，及该下拉控制电路接收该后N级移位暂存电路输出的该扫描信号为该后N级移位暂存电路输出的一第一扫描信号或该后N级移位暂存电路输出的一第二扫描信号。
6.如权利要求4所述的移位暂存器，其中该输入电路包含：
一第四开关，具有一第一端、一第二端及一控制端，该第四开关的该第二端电性耦接于该级移位暂存电路的该节点，该第四开关的该控制端电性耦接该前M级移位暂存电路的一节点；及
一接收电路，用以接收该前M级移位暂存电路输出的该扫描信号及在该第一扫描信号具有该高电压电平时，减少该第四开关的该第一端与该级移位暂存电路的该节点之间的电位差，并使该第四开关的该控制端的电压电平与该第四开关的该第一端的电压电平相等，以减少于该级移位暂存电路的该节点上的一漏电流。
7.如权利要求4所述的移位暂存器，其中该下拉控制电路包含：
一电容，具有一第一端及一第二端，该电容的该第一端用以接收该时钟脉冲信号，及该电容的该第二端电性耦接于该第二开关的该控制端；及
一第五开关，具有一第一端、一第二端及一控制端，该第五开关的该第一端接收该后N级移位暂存电路输出的该扫描信号，该第五开关的该第二端电性耦接于该电容的该第二端，及该第五开关的该控制端电性耦接于该第五开关的该第一端。
8.如权利要求4所述的移位暂存器，另包含：
一第二下拉稳压电路，电性耦接于该级移位暂存电路的该节点、该第一开关的该第二端、一第二使能信号及该后N级移位暂存电路的该节点，用以依据该第二使能信号、该节点及该后N级移位暂存电路的该节点的电压电平，下拉该节点及该第一开关的该第二端的电压电平；
其中该第一下拉稳压电路另接收一第一使能信号，并根据该第一使能信号下拉该级移位暂存电路的该节点及该第一开关的该第二端的电压电平，且该第一使能信号及该第二使能信号的电压电平系为互补。
9.如权利要求4所述的移位暂存器，其中该第一下拉稳压电路包含：
一第六开关，具有一第一端、一第二端及一控制端，该第六开关的该第一端接收一第一使能信号，及该第六开关的该控制端电性耦接于该第六开关的该第一端；
一第七开关，具有一第一端、一第二端及一控制端，该第七开关的该第一端接收该第一使能信号，及该第七开关的该控制端电性耦接于该第六开关的该第二端；
一第八开关，具有一第一端、一第二端及一控制端，该第八开关的该第一端电性耦接于该第六开关的该第二端，该第八开关的该第二端电性耦接于一系统电压端，及该第八开关的该控制端电性耦接于该后N级移位暂存电路的该节点；
一第九开关，具有一第一端、一第二端及一控制端，该第九开关的该第一端电性耦接于该第七开关的该第二端，该第九开关的该第二端电性耦接于该系统电压端，及该第九开关的该控制端电性耦接于该后N级移位暂存电路的该节点；及
一第十开关，具有一第一端、一第二端及一控制端，该第十开关的该第一端电性耦接于该第二开关的该控制端，该十开关的该第二端电性耦接于该系统电压端，及该第十开关的该控制端电性耦接于该第七开关的该第二端；
其中该第八开关及该第九开关在该后N级移位暂存电路输出的该扫描信号具有该高电压电平时，下拉该第七开关的该第二端的电压电平，以避免该第十开关下拉该第二开关的该控制端的电压电平。
10.一种移位暂存器的驱动方法，该移位暂存器包括多级移位暂存电路，每一移位暂存电路包含一输入电路、一第一开关、一电容、一下拉电路及一下拉稳压电路，该第一开关具有一第一端，一第二端及一控制端，该第一开关的该控制端电性耦接于该输入电路，该电容具有一第一端及一第二端，该电容的该第一端电性耦接于该第一开关的该控制端，及该电容的该第二端电性耦接于该第一开关的该第二端，该下拉电路包含一下拉控制电路及一第二开关，该第二开关具有一第一端，一第二端及一控制端，该第二开关的该第一端电性耦接于该第一开关的该控制端，该第二开关的该第二端电性耦接于该第一开关的该第二端，该第二开关的该控制端电性耦接于该下拉控制电路，该下拉稳压电路电性耦接于该第一开关的该第二端及该第一开关的该控制端，该方法包含：
使该输入电路接收该些移位暂存电路中一前M级移位暂存电路输出的具有一第一高电压电平的一扫描信号，以使该输入电路上拉该第一开关的该控制端的电压电平，M为一正整数；
使该第一开关的该第一端及该下拉控制电路接收一时钟脉冲信号，其中该时钟脉冲信号具有该第一高电压电平，以使：
该第一开关的该第二端输出具有该第一高电压电平的一扫描信号；
该电容将该第一开关的该控制端的电压电平耦合至一第二高电压电平，其中该第二高电压电平高于该第一高电压电平；及
该下拉控制电路上拉该第二开关的该控制端的电压电平，以减少自该第一开关的该控制端流经该第二开关的一漏电流；及
使该时钟脉冲信号具有一低电压电平，以使：
该第一开关的该第二端的电压电平下拉至该低电压电平；及
该电容下拉该第一开关的该控制端的电压电平。
11.如权利要求10所述的方法，其中每一移位暂存电路的该下拉稳压电路另电性耦接于该第二开关的该控制端及该些移位暂存电路中一后N级移位暂存电路的一第一开关的一控制端，N为一正整数，该方法另包含：
使该下拉控制电路接收该后N级移位暂存电路输出的具有该第一高电压电平的一扫描信号，使该下拉稳压电路停止将该第二开关的该控制端的电压电平下拉至该低电压电平并且使该第二开关下拉该级移位暂存电路的该第一开关的该控制端的电压电平。
CN201410443295.XA 2014-07-18 2014-09-02 移位暂存器及移位暂存器的驱动方法 Active CN104167166B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103124818A TWI541779B (zh) 2014-07-18 2014-07-18 移位暫存器及移位暫存器的驅動方法
TW103124818 2014-07-18

Publications (2)

Publication Number Publication Date
CN104167166A CN104167166A (zh) 2014-11-26
CN104167166B true CN104167166B (zh) 2017-04-05

Family

ID=51910950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410443295.XA Active CN104167166B (zh) 2014-07-18 2014-09-02 移位暂存器及移位暂存器的驱动方法

Country Status (3)

Country Link
US (1) US9626890B2 (zh)
CN (1) CN104167166B (zh)
TW (1) TWI541779B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231021A (zh) * 2017-12-26 2018-06-29 惠科股份有限公司 移位暂存电路及显示面板
CN108231020A (zh) * 2017-12-26 2018-06-29 惠科股份有限公司 移位暂存电路及显示面板

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517575B (zh) * 2014-12-15 2017-04-12 深圳市华星光电技术有限公司 移位寄存器及级传栅极驱动电路
TWI695383B (zh) * 2014-12-25 2020-06-01 日商半導體能源研究所股份有限公司 移位暫存器、半導體裝置及電子裝置
KR102281753B1 (ko) * 2015-04-14 2021-07-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
TWI556220B (zh) * 2015-06-25 2016-11-01 友達光電股份有限公司 移位暫存器及其輸出訊號下拉方法
CN105118459B (zh) * 2015-09-17 2017-09-26 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
TWI556222B (zh) * 2015-10-29 2016-11-01 友達光電股份有限公司 移位暫存器
CN105469760B (zh) * 2015-12-17 2017-12-29 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
TWI574276B (zh) * 2015-12-23 2017-03-11 友達光電股份有限公司 移位暫存器及其控制方法
US10177757B2 (en) * 2016-12-07 2019-01-08 Hamilton Sundstrand Corporation-Pcss Single event latchup mitigation with sample and hold
TWI625710B (zh) * 2017-04-28 2018-06-01 友達光電股份有限公司 閘極驅動電路與採用其之顯示裝置
TWI618042B (zh) * 2017-05-19 2018-03-11 友達光電股份有限公司 驅動電路及顯示面板
US10460671B2 (en) * 2017-07-04 2019-10-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Lltd Scanning driving circuit and display apparatus
TWI614757B (zh) * 2017-07-06 2018-02-11 友達光電股份有限公司 移位暫存器
US10283067B2 (en) 2017-08-01 2019-05-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA driving circuit and LCD
CN107424575A (zh) * 2017-08-01 2017-12-01 深圳市华星光电半导体显示技术有限公司 Goa驱动电路及液晶面板
TWI623926B (zh) * 2017-08-15 2018-05-11 友達光電股份有限公司 閘極驅動電路
TWI616866B (zh) * 2017-09-12 2018-03-01 友達光電股份有限公司 驅動單元及驅動陣列
CN108922485B (zh) * 2018-07-17 2020-06-12 惠科股份有限公司 栅极驱动电路结构、显示面板、以及栅极驱动电路结构的驱动方法
TWI691943B (zh) * 2018-12-14 2020-04-21 友達光電股份有限公司 脈波產生電路
CN110097861A (zh) * 2019-05-20 2019-08-06 深圳市华星光电半导体显示技术有限公司 可降低漏电流的栅极驱动电路及其显示器
CN110189694B (zh) 2019-06-19 2022-04-15 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法以及栅极驱动电路
TWI726523B (zh) * 2019-12-06 2021-05-01 友達光電股份有限公司 驅動電路
CN111145823B (zh) * 2019-12-25 2022-04-05 武汉天马微电子有限公司 移位寄存器、栅极驱动电路、显示面板以及显示装置
TWI769910B (zh) * 2021-08-11 2022-07-01 友達光電股份有限公司 閘極驅動電路及包含其之顯示面板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI281673B (en) 2005-02-21 2007-05-21 Au Optronics Corp Shift registers, display panels using same, and improving methods for leakage current
JP5079350B2 (ja) * 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
TWI398852B (zh) * 2008-06-06 2013-06-11 Au Optronics Corp 可降低時脈偶合效應之移位暫存器及移位暫存器單元
US7817771B2 (en) 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
TWI404332B (zh) * 2009-12-11 2013-08-01 Au Optronics Corp 移位暫存器電路
TWI384756B (zh) * 2009-12-22 2013-02-01 Au Optronics Corp 移位暫存器
US8537094B2 (en) * 2010-03-24 2013-09-17 Au Optronics Corporation Shift register with low power consumption and liquid crystal display having the same
TWI413972B (zh) * 2010-09-01 2013-11-01 Au Optronics Corp 移位暫存電路
CN101976580B (zh) * 2010-10-12 2015-06-03 友达光电股份有限公司 可增加驱动能力的第n级移位寄存器及其方法
TWI437822B (zh) * 2010-12-06 2014-05-11 Au Optronics Corp 移位暫存器電路
TWI426486B (zh) * 2010-12-16 2014-02-11 Au Optronics Corp 運用於電荷分享畫素的整合面板型閘極驅動電路
TWI437824B (zh) * 2010-12-29 2014-05-11 Au Optronics Corp 移位暫存器及其驅動方法
TWI493872B (zh) * 2012-07-05 2015-07-21 Au Optronics Corp 移位暫存器
CN102857207B (zh) * 2012-07-25 2015-02-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
CN103594118B (zh) * 2012-08-17 2016-09-07 瀚宇彩晶股份有限公司 液晶显示器及其双向移位寄存装置
TWI519073B (zh) * 2013-05-28 2016-01-21 友達光電股份有限公司 移位暫存器電路及其操作方法
CN103489484B (zh) 2013-09-22 2015-03-25 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN103606359A (zh) * 2013-11-21 2014-02-26 友达光电股份有限公司 一种驱动电路及其移位寄存器
US9501989B2 (en) * 2014-04-29 2016-11-22 Shenzhen China Star Optoelectronics Technology Co. Gate driver for narrow bezel LCD

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231021A (zh) * 2017-12-26 2018-06-29 惠科股份有限公司 移位暂存电路及显示面板
CN108231020A (zh) * 2017-12-26 2018-06-29 惠科股份有限公司 移位暂存电路及显示面板

Also Published As

Publication number Publication date
TWI541779B (zh) 2016-07-11
US20160019828A1 (en) 2016-01-21
CN104167166A (zh) 2014-11-26
US9626890B2 (en) 2017-04-18
TW201604851A (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
CN104167166B (zh) 移位暂存器及移位暂存器的驱动方法
CN105185292B (zh) 栅极驱动电路及显示装置
CN105405383B (zh) 移位寄存单元、移位寄存器及其驱动方法、显示装置
CN104332144B (zh) 液晶显示面板及其栅极驱动电路
CN103928009B (zh) 用于窄边框液晶显示器的栅极驱动器
CN103456259B (zh) 一种栅极驱动电路及栅线驱动方法、显示装置
CN104332130B (zh) 移位暂存器
CN109949749A (zh) 移位寄存器、栅极驱动电路、显示装置和栅极驱动方法
CN102543018B (zh) 液晶显示装置及其驱动方法
CN105869565B (zh) 栅极驱动电路
CN104732904B (zh) 显示器及其栅极驱动电路和栅极驱动单元电路
CN104299652A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105741742A (zh) 一种移位寄存器单元、栅极驱动电路及其驱动方法
CN106652901B (zh) 驱动电路及使用其的显示装置
CN103761954B (zh) 显示面板与栅极驱动器
CN103489391B (zh) 一种栅极驱动电路及栅线驱动方法、显示装置
CN108091305A (zh) 显示装置
CN104008738B (zh) 显示面板与栅极驱动器
CN105225625B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN106847156A (zh) 栅极驱动电路和显示装置
CN104637430B (zh) 栅极驱动电路及显示装置
CN107016971A (zh) 一种扫描电路单元、栅极驱动电路及扫描信号控制方法
CN106898292A (zh) 扫描驱动电路及其驱动方法、阵列基板和显示装置
CN106782281A (zh) 移位寄存器电路
CN109410886A (zh) Goa电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant