WO2020124822A1 - Goa 电路及显示面板 - Google Patents

Goa 电路及显示面板 Download PDF

Info

Publication number
WO2020124822A1
WO2020124822A1 PCT/CN2019/078417 CN2019078417W WO2020124822A1 WO 2020124822 A1 WO2020124822 A1 WO 2020124822A1 CN 2019078417 W CN2019078417 W CN 2019078417W WO 2020124822 A1 WO2020124822 A1 WO 2020124822A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
signal
electrically connected
level
node
Prior art date
Application number
PCT/CN2019/078417
Other languages
English (en)
French (fr)
Inventor
朱静
Original Assignee
深圳市华星光电半导体显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电半导体显示技术有限公司 filed Critical 深圳市华星光电半导体显示技术有限公司
Publication of WO2020124822A1 publication Critical patent/WO2020124822A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays

Abstract

一种GOA电路（200）及显示面板，通过将第八晶体管（T8）的源极和第九晶体管（T9）的源极均与第二时钟信号（CK2）电性连接，通过第二时钟信号（CK2）将栅极端的电压与源极端的电压之间的压差为零的时间压缩至原来的一半，进而使得第二节点（K（n））的电位被拉低的机率降低，GOA电路（200）正常工作。

Description

GOA电路及显示面板 技术领域
本申请涉及显示技术领域，具体涉及一种GOA电路及显示面板。
 背景技术
GOA( 英文全称：Gate Driver on Array ，中文全称：集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。
现有的GOA电路由于晶体管较敏感，容易导致晶体管的阈值电压负偏，进而使得GOA电路异常。
 技术问题
本申请实施例的目的在于提供一种GOA电路及显示面板，能够解决现有的GOA电路由于晶体管较敏感，容易导致晶体管的阈值电压负偏，进而使得GOA电路异常的技术问题。
 技术解决方案
本申请实施例提供一种GOA电路，包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、第一输出模块、第二输出模块、下拉模块、反相模块、下拉维持模块以及自举电容；
所述输入模块接入上一级扫描信号以及上一级级传信号，并电性连接于第一节点，用于在所述上一级级传信号的控制下将所述上一级扫描信号输出至所述第一节点；
所述第一输出模块接入第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；
所述第二输出模块接入所述第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；
所述下拉模块接入下一级级传信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下一级级传信号的控制下，将所述第一节点的电位下拉至所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位下拉至所述第一参考低电平信号的电位；
所述反相模块接入所述第一时钟信号、第二时钟信号以及所述本级级传信号，并电性连接于第二节点，用于在所述第一时钟信号、所述第二时钟信号以及所述本级级传信号的控制下，将所述第一时钟信号或所述第二时钟信号输出至所述第二节点；
所述下拉维持模块接入所述第一参考低电平信号以及所述第二参考低电平信号，并电性连接于所述第一节点、所述第二节点、所述本级级传信号以及所述本级扫描信号，用于在所述第二节点的电位控制下，将所述第一节点的电位以及所述本级级传信号的电位维持在所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位维持在所述第一参考低电平信号的电位；
所述自举电容的一端电性连接于所述第一节点，所述自举电容的另一端电性连接于所述本级扫描信号；
所述输入模块包括：第一晶体管；
所述第一晶体管的栅极电性连接于所述上一级级传信号，所述第一晶体管的源极电性连接于所述上一级扫描信号，所述第一晶体管的漏极电性连接于所述第一节点；
所述第一输出模块包括：第二晶体管；
所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于所述第一时钟信号，所述第三晶体管的漏极电性连接于所述本级级传信号。
在本申请所述的GOA电路中，所述第二输出模块包括：第三晶体管；
所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述第一时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述下拉模块包括：第四晶体管以及第五晶体管；
所述第四晶体管的栅极以及所述第五晶体管的栅极均电性连接于所述下一级级传信号；所述第四晶体管的源极电性连接于所述第二参考低电平信号，所述第五晶体管的源极电性连接于所述第一参考低电平信号；所述第四晶体管的漏极电性连接于所述第一节点，所述第五晶体管的漏极电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述反相模块包括：第六晶体管、第七晶体管、第八晶体管以及第九晶体管；
所述第六晶体管的栅极、源极以及所述第七晶体管的源极均电性连接于所述第一时钟信号，所述第六晶体管的漏极、所述第七晶体管的栅极以及所述第八晶体管的漏极电性连接，所述第七晶体管的漏极以及所述第九晶体管的源极均电性连接于所述第二节点，所述第八晶体管的栅极以及所述第九晶体管的栅极均电性连接于所述本级级传信号，所述第八晶体管的源极电性连接于所述第二参考低电平信号，所述第九晶体管的源极电性连接于所述第一参考低电平信号。
在本申请所述的GOA电路中，所述下拉维持模块包括：第十晶体管、第十一晶体管以及第十二晶体管；
所述第十晶体管的栅极、所述第十一晶体管的栅极以及所述第十二晶体管的栅极均电性连接于所述第二节点，所述第十晶体管的源极以及所述第十一晶体管的源极均电性连接于所述第二参考低电平信号，所述第十二晶体管的源极电性连接于所述第一参考低电平信号，所述第十晶体管的漏极电性连接于所述本级级传信号，所述第十一晶体管的漏极电性连接于所述第一节点，所述第十二晶体管的漏极电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述第一时钟信号的极性与所述第二时钟信号的极性相反。
在本申请所述的GOA电路中，所述第一参考低电平信号的电位小于所述第二参考低电平信号的电位。
本申请实施例还提供一种GOA电路，包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、第一输出模块、第二输出模块、下拉模块、反相模块、下拉维持模块以及自举电容；
所述输入模块接入上一级扫描信号以及上一级级传信号，并电性连接于第一节点，用于在所述上一级级传信号的控制下将所述上一级扫描信号输出至所述第一节点；
所述第一输出模块接入第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；
所述第二输出模块接入所述第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；
所述下拉模块接入下一级级传信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下一级级传信号的控制下，将所述第一节点的电位下拉至所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位下拉至所述第一参考低电平信号的电位；
所述反相模块接入所述第一时钟信号、第二时钟信号以及所述本级级传信号，并电性连接于第二节点，用于在所述第一时钟信号、所述第二时钟信号以及所述本级级传信号的控制下，将所述第一时钟信号或所述第二时钟信号输出至所述第二节点；
所述下拉维持模块接入所述第一参考低电平信号以及所述第二参考低电平信号，并电性连接于所述第一节点、所述第二节点、所述本级级传信号以及所述本级扫描信号，用于在所述第二节点的电位控制下，将所述第一节点的电位以及所述本级级传信号的电位维持在所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位维持在所述第一参考低电平信号的电位；
所述自举电容的一端电性连接于所述第一节点，所述自举电容的另一端电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述输入模块包括：第一晶体管；
所述第一晶体管的栅极电性连接于所述上一级级传信号，所述第一晶体管的源极电性连接于所述上一级扫描信号，所述第一晶体管的漏极电性连接于所述第一节点。
在本申请所述的GOA电路中，所述第一输出模块包括：第二晶体管；
所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于所述第一时钟信号，所述第三晶体管的漏极电性连接于所述本级级传信号。
在本申请所述的GOA电路中，所述第二输出模块包括：第三晶体管；
所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述第一时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述下拉模块包括：第四晶体管以及第五晶体管；
所述第四晶体管的栅极以及所述第五晶体管的栅极均电性连接于所述下一级级传信号；所述第四晶体管的源极电性连接于所述第二参考低电平信号，所述第五晶体管的源极电性连接于所述第一参考低电平信号；所述第四晶体管的漏极电性连接于所述第一节点，所述第五晶体管的漏极电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述反相模块包括：第六晶体管、第七晶体管、第八晶体管以及第九晶体管；
所述第六晶体管的栅极、源极以及所述第七晶体管的源极均电性连接于所述第一时钟信号，所述第六晶体管的漏极、所述第七晶体管的栅极以及所述第八晶体管的漏极电性连接，所述第七晶体管的漏极以及所述第九晶体管的源极均电性连接于所述第二节点，所述第八晶体管的栅极以及所述第九晶体管的栅极均电性连接于所述本级级传信号，所述第八晶体管的源极电性连接于所述第二参考低电平信号，所述第九晶体管的源极电性连接于所述第一参考低电平信号。
在本申请所述的GOA电路中，所述下拉维持模块包括：第十晶体管、第十一晶体管以及第十二晶体管；
所述第十晶体管的栅极、所述第十一晶体管的栅极以及所述第十二晶体管的栅极均电性连接于所述第二节点，所述第十晶体管的源极以及所述第十一晶体管的源极均电性连接于所述第二参考低电平信号，所述第十二晶体管的源极电性连接于所述第一参考低电平信号，所述第十晶体管的漏极电性连接于所述本级级传信号，所述第十一晶体管的漏极电性连接于所述第一节点，所述第十二晶体管的漏极电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述第一时钟信号的极性与所述第二时钟信号的极性相反。
在本申请所述的GOA电路中，所述第一参考低电平信号的电位小于所述第二参考低电平信号的电位。
本申请实施例还提供一种显示面板，其包括GOA电路，所述GOA电路包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、第一输出模块、第二输出模块、下拉模块、反相模块、下拉维持模块以及自举电容；
所述输入模块接入上一级扫描信号以及上一级级传信号，并电性连接于第一节点，用于在所述上一级级传信号的控制下将所述上一级扫描信号输出至所述第一节点；
所述第一输出模块接入第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；
所述第二输出模块接入所述第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；
所述下拉模块接入下一级级传信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下一级级传信号的控制下，将所述第一节点的电位下拉至所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位下拉至所述第一参考低电平信号的电位；
所述反相模块接入所述第一时钟信号、第二时钟信号以及所述本级级传信号，并电性连接于第二节点，用于在所述第一时钟信号、所述第二时钟信号以及所述本级级传信号的控制下，将所述第一时钟信号或所述第二时钟信号输出至所述第二节点；
所述下拉维持模块接入所述第一参考低电平信号以及所述第二参考低电平信号，并电性连接于所述第一节点、所述第二节点、所述本级级传信号以及所述本级扫描信号，用于在所述第二节点的电位控制下，将所述第一节点的电位以及所述本级级传信号的电位维持在所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位维持在所述第一参考低电平信号的电位；
所述自举电容的一端电性连接于所述第一节点，所述自举电容的另一端电性连接于所述本级扫描信号。
在本申请所述的显示面板中，所述输入模块包括：第一晶体管；
所述第一晶体管的栅极电性连接于所述上一级级传信号，所述第一晶体管的源极电性连接于所述上一级扫描信号，所述第一晶体管的漏极电性连接于所述第一节点。
在本申请所述的显示面板中，所述第一输出模块包括：第二晶体管；
所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于所述第一时钟信号，所述第三晶体管的漏极电性连接于所述本级级传信号。
在本申请所述的显示面板中，所述第二输出模块包括：第三晶体管；
所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述第一时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。
 有益效果
本申请实施例提供的GOA电路及显示面板，通过将第八晶体管的源极和第九晶体管的源极均与第二时钟信号电性连接，通过第二时钟信号将栅极端的电压与源极端的电压之间的压差为零的时间压缩至原来的一半，进而使得第二节点的电位被拉低的机率降低，GOA电路正常工作。
 附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的GOA电路的结构示意图；
图2为本申请实施例提供的GOA电路中一GOA单元的电路示意图；
图3为本申请实施例提供的GOA电路中一GOA单元的信号时序图；
图4为本申请实施例提供的显示面板的结构示意图。
 本发明的实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管可以包括P 型晶体管和/或N 型晶体管两种，其中，P 型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N 型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
请参阅图1，图1为本申请实施例提供的GOA电路的结构示意图。如图1所示，本申请实施例提供的GOA电路包括多级级联的GOA单元。其中，图1以级联的第n-3级GOA单元、第n级GOA单元和第n+3级GOA单元为例。
当第n级GOA单元工作时，第n级GOA单元输出的扫描信号为高电位，用于打开显示面板中一行中每个像素的晶体管开关，并通过数据信号对每个像素中的像素电极进行充电；第n级级传信号用于控制第n+3级GOA单元的工作；当第n+3级GOA单元工作时，第n+3级GOA单元输出的扫描信号为高电位，同时第n级GOA单元输出的扫描信号为低电位。
进一步的，请参阅图2，图2为本申请实施例提供的GOA电路中一GOA单元的电路示意图。如图2所示，该GOA电路包括：输入模块101、第一输出模块102、第二输出模块103、下拉模块104、反相模块105、下拉维持模块106以及自举电容Cb。
其中，输入模块101接入上一级扫描信号G（n-3）以及上一级级传信号ST（n-3），并电性连接于第一节点Q（n），用于在上一级级传信号ST（n-3）的控制下将上一级扫描信号G（n-3）输出至第一节点Q（n）。
其中，第一输出模块102接入第一时钟信号CK1，并电性连接于第一节点Q（n），用于在第一节点Q（n）的电位控制下输出本级级传信号ST（n）。
其中，第二输出模块103接入第一时钟信号CK1，并电性连接于第一节点Q（n），用于在第一节点Q（n）的电位控制下输出本级扫描信号G（n）。
其中，下拉模块104接入下一级级传信号ST（n+3）、第一参考低电平信号VSSG以及第二参考低电平信号VSSQ，并电性连接于第一节点Q（n）以及本级扫描信号G（n），用于在下一级级传信号ST（n+3）的控制下，将第一节点Q（n）的电位下拉至第二参考低电平信号VSSQ的电位，以及将本级扫描信号G（n）的电位下拉至第一参考低电平信号VSSG的电位。
其中，反相模块105接入第一时钟信号CK1、第二时钟信号CK2以及本级级传信号ST（n），并电性连接于第二节点K（n），用于在第一时钟信号CK1、第二时钟信号CK2以及本级级传信号ST（n）的控制下，将第一时钟信号CK1或第二时钟信号CK2输出至第二节点K（n）。
其中，下拉维持模块106接入第一参考低电平信号VSSG以及第二参考低电平信号VSSQ，并电性连接于第一节点Q（n）、第二节点K（n）、本级级传信号ST（n）以及本级扫描信号G（n），用于在第二节点K（n）的电位控制下，将第一节点Q（n）的电位以及本级级传信号ST（n）的电位维持在第二参考低电平信号VSSQ的电位，以及将本级扫描信号G（n）的电位维持在第一参考低电平信号VSSG的电位。
其中，自举电容Cb的一端电性连接于第一节点Q（n），自举电容Cb的另一端电性连接于本级扫描信号G（n）。
需要说明的是，由于本申请实施例的GOA电路中的第八晶体管T8和第九晶体管T9在本级级传信号ST（n）为高电平时打开，而其余较长时间皆处于关闭状态。也即，第八晶体管T8和第九晶体管T9在较长时间段内，栅极端的电压与源极端的电压之间的压差为零。当高温或者阈值电压负向漂移时，使得漏电流变大，导致第二节点K（n）的电位容易被拉低，进而致使第一节点Q（n）的电位以及本级扫描信号G（n）的电位下拉失效。
基于此，本申请实施例提供的GOA电路与现有GOA电路的区别在于：本申请实施例的GOA电路通过将第八晶体管T8的源极和第九晶体管T9的源极均与第二时钟信号CK2电性连接，通过第二时钟信号CK2将栅极端的电压与源极端的电压之间的压差为零的时间压缩至原来的一半，进而使得第二节点K（n）的电位被拉低的机率降低。可以理解的，第二时钟信号CK2为交流信号。
请继续参阅图2，在一些实施例中，输入模块101包括：第一晶体管T1；第一晶体管T1的栅极电性连接于上一级级传信号ST（n-3），第一晶体管T1的源极电性连接于上一级扫描信号G（n-3），第一晶体管T1的漏极电性连接于第一节点Q（n）。
请继续参阅图2，在一些实施例中，第一输出模块102包括：第二晶体管T2；第二晶体管T2的栅极电性连接于第一节点Q（n），第二晶体管T2的源极电性连接于第一时钟信号CK1，第三晶体管T3的漏极电性连接于本级级传信号ST（n）。
请继续参阅图2，在一些实施例中，第二输出模块103包括：第三晶体管T3；第三晶体管T3的栅极电性连接于第一节点Q（n），第三晶体管T3的源极电性连接于第一时钟信号CK1，第三晶体管T3的漏极电性连接于本级扫描信号G（n）。
请继续参阅图2，在一些实施例中，下拉模块104包括：第四晶体管T4以及第五晶体管T5；第四晶体管T4的栅极以及第五晶体管T5的栅极均电性连接于下一级级传信号ST（n+3）；第四晶体管T4的源极电性连接于第二参考低电平信号VSSQ，第五晶体管T5的源极电性连接于第一参考低电平信号VSSG；第四晶体管T4的漏极电性连接于第一节点Q（n），第五晶体管T5的漏极电性连接于本级扫描信号G（n）。
请继续参阅图2，在一些实施例中，反相模块105包括：第六晶体管T6、第七晶体管T7、第八晶体管T8以及第九晶体管T9；第六晶体管T6的栅极、源极以及第七晶体管T7的源极均电性连接于第一时钟信号CK1，第六晶体管T6的漏极、第七晶体管T7的栅极以及第八晶体管T8的漏极电性连接，第七晶体管T7的漏极以及第九晶体管T9的源极均电性连接于第二节点K（n），第八晶体管T8的栅极以及第九晶体管T9的栅极均电性连接于本级级传信号ST（n），第八晶体管T8的源极电性连接于第二参考低电平信号VSSQ，第九晶体管T9的源极电性连接于第一参考低电平信号VSSG。
请继续参阅图2，在一些实施例中，下拉维持模块106包括：第十晶体管T10、第十一晶体管T11以及第十二晶体管T12；第十晶体管T10的栅极、第十一晶体管T11的栅极以及第十二晶体管T12的栅极均电性连接于第二节点K（n），第十晶体管T10的源极以及第十一晶体管T11的源极均电性连接于第二参考低电平信号VSSQ，第十二晶体管T12的源极电性连接于第一参考低电平信号VSSG，第十晶体管T10的漏极电性连接于本级级传信号ST（n），第十一晶体管T11的漏极电性连接于第一节点Q（n），第十二晶体管T12的漏极电性连接于本级扫描信号G（n）。
具体的，请结合图2、图3，图3为本申请实施例提供的GOA电路中一GOA电路的信号时序图。其中，第一时钟信号CK1的周期与第二高频时钟信号的周期相同，且第一高频时钟信号的极性与第二高频时钟信号的极性相反。第一参考低电平信号VSSG的电位小于第二参考低电平信号VSSQ的电位。
在第一时间段t1，上一级级传信号ST（n-3）为高电位，第一晶体管T1打开，由于此时第一晶体管T1的源极输入的上一级扫描信号G（n-3）为高电位，使得第一节点Q（n）的电位被抬高，第二晶体管T2和第三晶体管T3打开；此时由于第一时钟信号CK1为低电位，因此本级级传信号ST（n）和本级扫描信号G（n）均为低电位。
在第二时间段t2，上一级级传信号ST（n-3）为低电位，第一晶体管T1关闭，第一节点Q（n）的电位继续保持为高电位，第二晶体管T2和第三晶体管T3依然打开。此时第一时钟信号CK1为高电位，因此，本级级传信号ST（n）和本级扫描信号G（n）均为高电位。在该阶段，本级扫描信号G（n）为高电位，使得本级GOA电路对应的扫描线被充电，打开本级扫描线对应的一行像素，该行像素被点亮。
同时，在本阶段，由于本级扫描信号G（n）为高电位，在自举电容Cb的作用下，将第一节点Q（n）的电位进一步抬高，保证第二晶体管T2和第三晶体管T3的打开以及本级级传信号ST（n）和本级扫描信号G（n）均为高电位信号。
在第三时间段t3，由于下一级级传信号ST（n+3）为高电位信号，使得第四晶体管T4和第五晶体管T5开启，直接将第一节点Q（n）与第二参考低电平信号VSSQ连通，以及将本级扫描信号G（n）与第一参考低电平信号VSSG连通。也即，此时，本级扫描信号G（n）的电位被下拉至第一参考低电平信号VSSG的电位，第一节点Q（n）的电位被下拉至第二参考低电平信号VSSQ的电位。
在第四时间段t4，第一时钟信号CK1为高电位，第六晶体管T6和第七晶体管T7打开，第一时钟信号CK1的高电位输出至第二节点K（n），从而使得第十晶体管T10、第十一晶体管T11以及第十二晶体管T12打开，第一节点Q（n）的电位以及本级级传信号ST（n）的电位维持在第二参考低电平信号VSSQ的电位，以及本级扫描信号G（n）的电位维持在第一参考低电平信号VSSG的电位。
在本申请实施例中，通过将第八晶体管T8的源极和第九晶体管T9的源极均与第二时钟信号CK2电性连接，通过第二时钟信号CK2将栅极端的电压与源极端的电压之间的压差为零的时间压缩至原来的一半，进而使得第二节点K（n）的电位被拉低的机率降低。
请参阅图4，图4为本申请实施例提供的显示面板的结构示意图。如图4所示，该显示面板包括显示区域100以及集成设置在显示区域100边缘上的GOA电路200；其中，该GOA电路200与上述的GOA电路的结构和原理类似，这里不再赘述。
以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (20)

  1. 一种GOA电路，其包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、第一输出模块、第二输出模块、下拉模块、反相模块、下拉维持模块以及自举电容；
    所述输入模块接入上一级扫描信号以及上一级级传信号，并电性连接于第一节点，用于在所述上一级级传信号的控制下将所述上一级扫描信号输出至所述第一节点；
    所述第一输出模块接入第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；
    所述第二输出模块接入所述第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；
    所述下拉模块接入下一级级传信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下一级级传信号的控制下，将所述第一节点的电位下拉至所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位下拉至所述第一参考低电平信号的电位；
    所述反相模块接入所述第一时钟信号、第二时钟信号以及所述本级级传信号，并电性连接于第二节点，用于在所述第一时钟信号、所述第二时钟信号以及所述本级级传信号的控制下，将所述第一时钟信号或所述第二时钟信号输出至所述第二节点；
    所述下拉维持模块接入所述第一参考低电平信号以及所述第二参考低电平信号，并电性连接于所述第一节点、所述第二节点、所述本级级传信号以及所述本级扫描信号，用于在所述第二节点的电位控制下，将所述第一节点的电位以及所述本级级传信号的电位维持在所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位维持在所述第一参考低电平信号的电位；
    所述自举电容的一端电性连接于所述第一节点，所述自举电容的另一端电性连接于所述本级扫描信号；
    所述输入模块包括：第一晶体管；
    所述第一晶体管的栅极电性连接于所述上一级级传信号，所述第一晶体管的源极电性连接于所述上一级扫描信号，所述第一晶体管的漏极电性连接于所述第一节点；
    所述第一输出模块包括：第二晶体管；
    所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于所述第一时钟信号，所述第三晶体管的漏极电性连接于所述本级级传信号。
  2. 根据权利要求1所述的GOA电路，其中，所述第二输出模块包括：第三晶体管；
    所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述第一时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。
  3. 根据权利要求1所述的GOA电路，其中，所述下拉模块包括：第四晶体管以及第五晶体管；
    所述第四晶体管的栅极以及所述第五晶体管的栅极均电性连接于所述下一级级传信号；所述第四晶体管的源极电性连接于所述第二参考低电平信号，所述第五晶体管的源极电性连接于所述第一参考低电平信号；所述第四晶体管的漏极电性连接于所述第一节点，所述第五晶体管的漏极电性连接于所述本级扫描信号。
  4. 根据权利要求1所述的GOA电路，其中，所述反相模块包括：第六晶体管、第七晶体管、第八晶体管以及第九晶体管；
    所述第六晶体管的栅极、源极以及所述第七晶体管的源极均电性连接于所述第一时钟信号，所述第六晶体管的漏极、所述第七晶体管的栅极以及所述第八晶体管的漏极电性连接，所述第七晶体管的漏极以及所述第九晶体管的源极均电性连接于所述第二节点，所述第八晶体管的栅极以及所述第九晶体管的栅极均电性连接于所述本级级传信号，所述第八晶体管的源极电性连接于所述第二参考低电平信号，所述第九晶体管的源极电性连接于所述第一参考低电平信号。
  5. 根据权利要求1所述的GOA电路，其中，所述下拉维持模块包括：第十晶体管、第十一晶体管以及第十二晶体管；
    所述第十晶体管的栅极、所述第十一晶体管的栅极以及所述第十二晶体管的栅极均电性连接于所述第二节点，所述第十晶体管的源极以及所述第十一晶体管的源极均电性连接于所述第二参考低电平信号，所述第十二晶体管的源极电性连接于所述第一参考低电平信号，所述第十晶体管的漏极电性连接于所述本级级传信号，所述第十一晶体管的漏极电性连接于所述第一节点，所述第十二晶体管的漏极电性连接于所述本级扫描信号。
  6. 根据权利要求1所述的GOA电路，其中，所述第一时钟信号的极性与所述第二时钟信号的极性相反。
  7. 根据权利要求1所述的GOA电路，其中，所述第一参考低电平信号的电位小于所述第二参考低电平信号的电位。
  8. 一种GOA电路，其包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、第一输出模块、第二输出模块、下拉模块、反相模块、下拉维持模块以及自举电容；
    所述输入模块接入上一级扫描信号以及上一级级传信号，并电性连接于第一节点，用于在所述上一级级传信号的控制下将所述上一级扫描信号输出至所述第一节点；
    所述第一输出模块接入第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；
    所述第二输出模块接入所述第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；
    所述下拉模块接入下一级级传信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下一级级传信号的控制下，将所述第一节点的电位下拉至所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位下拉至所述第一参考低电平信号的电位；
    所述反相模块接入所述第一时钟信号、第二时钟信号以及所述本级级传信号，并电性连接于第二节点，用于在所述第一时钟信号、所述第二时钟信号以及所述本级级传信号的控制下，将所述第一时钟信号或所述第二时钟信号输出至所述第二节点；
    所述下拉维持模块接入所述第一参考低电平信号以及所述第二参考低电平信号，并电性连接于所述第一节点、所述第二节点、所述本级级传信号以及所述本级扫描信号，用于在所述第二节点的电位控制下，将所述第一节点的电位以及所述本级级传信号的电位维持在所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位维持在所述第一参考低电平信号的电位；
    所述自举电容的一端电性连接于所述第一节点，所述自举电容的另一端电性连接于所述本级扫描信号。
  9. 根据权利要求8所述的GOA电路，其中，所述输入模块包括：第一晶体管；
    所述第一晶体管的栅极电性连接于所述上一级级传信号，所述第一晶体管的源极电性连接于所述上一级扫描信号，所述第一晶体管的漏极电性连接于所述第一节点。
  10. 根据权利要求8所述的GOA电路，其中，所述第一输出模块包括：第二晶体管；
    所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于所述第一时钟信号，所述第三晶体管的漏极电性连接于所述本级级传信号。
  11. 根据权利要求8所述的GOA电路，其中，所述第二输出模块包括：第三晶体管；
    所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述第一时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。
  12. 根据权利要求8所述的GOA电路，其中，所述下拉模块包括：第四晶体管以及第五晶体管；
    所述第四晶体管的栅极以及所述第五晶体管的栅极均电性连接于所述下一级级传信号；所述第四晶体管的源极电性连接于所述第二参考低电平信号，所述第五晶体管的源极电性连接于所述第一参考低电平信号；所述第四晶体管的漏极电性连接于所述第一节点，所述第五晶体管的漏极电性连接于所述本级扫描信号。
  13. 根据权利要求8所述的GOA电路，其中，所述反相模块包括：第六晶体管、第七晶体管、第八晶体管以及第九晶体管；
    所述第六晶体管的栅极、源极以及所述第七晶体管的源极均电性连接于所述第一时钟信号，所述第六晶体管的漏极、所述第七晶体管的栅极以及所述第八晶体管的漏极电性连接，所述第七晶体管的漏极以及所述第九晶体管的源极均电性连接于所述第二节点，所述第八晶体管的栅极以及所述第九晶体管的栅极均电性连接于所述本级级传信号，所述第八晶体管的源极电性连接于所述第二参考低电平信号，所述第九晶体管的源极电性连接于所述第一参考低电平信号。
  14. 根据权利要求8所述的GOA电路，其中，所述下拉维持模块包括：第十晶体管、第十一晶体管以及第十二晶体管；
    所述第十晶体管的栅极、所述第十一晶体管的栅极以及所述第十二晶体管的栅极均电性连接于所述第二节点，所述第十晶体管的源极以及所述第十一晶体管的源极均电性连接于所述第二参考低电平信号，所述第十二晶体管的源极电性连接于所述第一参考低电平信号，所述第十晶体管的漏极电性连接于所述本级级传信号，所述第十一晶体管的漏极电性连接于所述第一节点，所述第十二晶体管的漏极电性连接于所述本级扫描信号。
  15. 根据权利要求8所述的GOA电路，其中，所述第一时钟信号的极性与所述第二时钟信号的极性相反。
  16. 根据权利要求8所述的GOA电路，其中，所述第一参考低电平信号的电位小于所述第二参考低电平信号的电位。
  17. 一种显示面板，其包括GOA电路，所述GOA电路包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、第一输出模块、第二输出模块、下拉模块、反相模块、下拉维持模块以及自举电容；
    所述输入模块接入上一级扫描信号以及上一级级传信号，并电性连接于第一节点，用于在所述上一级级传信号的控制下将所述上一级扫描信号输出至所述第一节点；
    所述第一输出模块接入第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；
    所述第二输出模块接入所述第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；
    所述下拉模块接入下一级级传信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下一级级传信号的控制下，将所述第一节点的电位下拉至所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位下拉至所述第一参考低电平信号的电位；
    所述反相模块接入所述第一时钟信号、第二时钟信号以及所述本级级传信号，并电性连接于第二节点，用于在所述第一时钟信号、所述第二时钟信号以及所述本级级传信号的控制下，将所述第一时钟信号或所述第二时钟信号输出至所述第二节点；
    所述下拉维持模块接入所述第一参考低电平信号以及所述第二参考低电平信号，并电性连接于所述第一节点、所述第二节点、所述本级级传信号以及所述本级扫描信号，用于在所述第二节点的电位控制下，将所述第一节点的电位以及所述本级级传信号的电位维持在所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位维持在所述第一参考低电平信号的电位；
    所述自举电容的一端电性连接于所述第一节点，所述自举电容的另一端电性连接于所述本级扫描信号。
  18. 根据权利要求17所述的显示面板，其中，所述输入模块包括：第一晶体管；
    所述第一晶体管的栅极电性连接于所述上一级级传信号，所述第一晶体管的源极电性连接于所述上一级扫描信号，所述第一晶体管的漏极电性连接于所述第一节点。
  19. 根据权利要求17所述的显示面板，其中，所述第一输出模块包括：第二晶体管；
    所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于所述第一时钟信号，所述第三晶体管的漏极电性连接于所述本级级传信号。
  20. 根据权利要求17所述的显示面板，其中，所述第二输出模块包括：第三晶体管；
    所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述第一时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。
PCT/CN2019/078417 2018-12-21 2019-03-18 Goa 电路及显示面板 WO2020124822A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811570666.5A CN109493783B (zh) 2018-12-21 2018-12-21 Goa电路及显示面板
CN201811570666.5 2018-12-21

Publications (1)

Publication Number Publication Date
WO2020124822A1 true WO2020124822A1 (zh) 2020-06-25

Family

ID=65711221

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/078417 WO2020124822A1 (zh) 2018-12-21 2019-03-18 Goa 电路及显示面板

Country Status (2)

Country Link
CN (1) CN109493783B (zh)
WO (1) WO2020124822A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967652A (zh) * 2021-03-08 2021-06-15 上海天马有机发光显示技术有限公司 扫描信号电路、显示面板、显示装置及驱动方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110007628B (zh) * 2019-04-10 2022-02-01 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN110570799B (zh) * 2019-08-13 2022-10-04 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN110767175A (zh) * 2019-10-08 2020-02-07 武汉华星光电半导体显示技术有限公司 驱动电路及显示面板
CN112071250B (zh) * 2020-09-04 2021-11-02 深圳市华星光电半导体显示技术有限公司 Goa电路
CN112951142B (zh) * 2021-03-29 2022-02-22 深圳市华星光电半导体显示技术有限公司 栅极驱动电路、显示面板和显示装置
CN113593460A (zh) * 2021-07-19 2021-11-02 Tcl华星光电技术有限公司 Goa电路
CN115050338B (zh) * 2022-06-15 2023-07-25 Tcl华星光电技术有限公司 栅极驱动电路、显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592561A (zh) * 2011-12-29 2012-07-18 友达光电股份有限公司 栅极驱动电路
CN107170404A (zh) * 2017-05-19 2017-09-15 友达光电股份有限公司 驱动电路及显示面板
CN107507555A (zh) * 2017-08-15 2017-12-22 友达光电股份有限公司 栅极驱动电路
KR20180069270A (ko) * 2016-12-15 2018-06-25 엘지디스플레이 주식회사 인버터를 갖는 쉬프트 레지스터 및 그를 이용한 표시 장치
CN108320717A (zh) * 2018-02-06 2018-07-24 深圳市华星光电技术有限公司 一种goa驱动电路及其制备的液晶显示面板
CN108962178A (zh) * 2018-09-03 2018-12-07 深圳市华星光电技术有限公司 Goa电路及液晶面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527109B (zh) * 2008-03-03 2012-11-21 奇美电子股份有限公司 平面显示器及其驱动方法
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN104505036B (zh) * 2014-12-19 2017-04-12 深圳市华星光电技术有限公司 一种栅极驱动电路
KR102175905B1 (ko) * 2014-12-22 2020-11-09 엘지디스플레이 주식회사 스캔 구동부 및 이를 이용한 표시장치
KR102413874B1 (ko) * 2015-07-02 2022-06-29 삼성디스플레이 주식회사 발광제어 구동부 및 이를 포함하는 표시장치
CN106205528B (zh) * 2016-07-19 2019-04-16 深圳市华星光电技术有限公司 一种goa电路及液晶显示面板
CN107909971B (zh) * 2017-11-03 2020-06-30 深圳市华星光电半导体显示技术有限公司 Goa电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592561A (zh) * 2011-12-29 2012-07-18 友达光电股份有限公司 栅极驱动电路
KR20180069270A (ko) * 2016-12-15 2018-06-25 엘지디스플레이 주식회사 인버터를 갖는 쉬프트 레지스터 및 그를 이용한 표시 장치
CN107170404A (zh) * 2017-05-19 2017-09-15 友达光电股份有限公司 驱动电路及显示面板
CN107507555A (zh) * 2017-08-15 2017-12-22 友达光电股份有限公司 栅极驱动电路
CN108320717A (zh) * 2018-02-06 2018-07-24 深圳市华星光电技术有限公司 一种goa驱动电路及其制备的液晶显示面板
CN108962178A (zh) * 2018-09-03 2018-12-07 深圳市华星光电技术有限公司 Goa电路及液晶面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967652A (zh) * 2021-03-08 2021-06-15 上海天马有机发光显示技术有限公司 扫描信号电路、显示面板、显示装置及驱动方法
CN112967652B (zh) * 2021-03-08 2023-05-02 武汉天马微电子有限公司 扫描信号电路、显示面板、显示装置及驱动方法

Also Published As

Publication number Publication date
CN109493783A (zh) 2019-03-19
CN109493783B (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
WO2020124822A1 (zh) Goa 电路及显示面板
WO2018161528A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
WO2018120330A1 (zh) 栅极驱动电路以及液晶显示装置
WO2020113767A1 (zh) Goa电路及显示面板
CN109509459B (zh) Goa电路及显示装置
WO2016155052A1 (zh) Cmos栅极驱动电路
WO2020164193A1 (zh) Goa 电路及显示面板
WO2022007147A1 (zh) Goa电路以及显示面板
WO2016037380A1 (zh) 基于igzo制程的栅极驱动电路
WO2016037381A1 (zh) 基于igzo制程的栅极驱动电路
WO2020215435A1 (zh) Goa电路及显示面板
CN105741744A (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
WO2018126656A1 (zh) 阵列基板行驱动单元、装置、驱动方法及显示装置
CN109448656B (zh) 移位暂存器和栅极驱动电路
WO2017107294A1 (zh) Goa电路及液晶显示装置
US10535414B2 (en) Shift register element, method for driving the same, and display device
CN108364622B (zh) 移位寄存器单元及其驱动方法、驱动装置和显示装置
WO2020206816A1 (zh) Goa 电路及显示面板
WO2022062415A1 (zh) 电荷共享电路、方法、显示驱动模组和显示装置
WO2022011836A1 (zh) Goa电路以及显示面板
WO2020206792A1 (zh) Goa电路及显示面板
WO2020019486A1 (zh) Goa电路及显示装置
WO2019024442A1 (zh) 一种扫描驱动电路及装置
WO2021103164A1 (zh) 一种 goa 电路及液晶显示面板
JP7399172B2 (ja) ゲート駆動回路及び表示パネル

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19899992

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19899992

Country of ref document: EP

Kind code of ref document: A1