KR101837326B1 - 평판 디스플레이용 리페어러블 goa회로 및 디스플레이 장치 - Google Patents

평판 디스플레이용 리페어러블 goa회로 및 디스플레이 장치 Download PDF

Info

Publication number
KR101837326B1
KR101837326B1 KR1020167014122A KR20167014122A KR101837326B1 KR 101837326 B1 KR101837326 B1 KR 101837326B1 KR 1020167014122 A KR1020167014122 A KR 1020167014122A KR 20167014122 A KR20167014122 A KR 20167014122A KR 101837326 B1 KR101837326 B1 KR 101837326B1
Authority
KR
South Korea
Prior art keywords
circuit
gate
thin film
film transistor
drain
Prior art date
Application number
KR1020167014122A
Other languages
English (en)
Other versions
KR20160079044A (ko
Inventor
샤오쟝 위
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20160079044A publication Critical patent/KR20160079044A/ko
Application granted granted Critical
Publication of KR101837326B1 publication Critical patent/KR101837326B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Abstract

본 발명은 평판 디스플레이용 리페어러블 GOA회로 및 상기 리페어러블 GOA 회로를 포함하는 디스플레이 장치에 관한 것이다. 상기 리페어러블 GOA 회로는 제 n 단계 GOA 유닛에 따라 디스플레이 영역의 제 n 단계 수평 스캔라인에 대한 충전을 제어하는 캐스케이드 연결된 복수의 GOA 유닛을 포함하며, 상기 제 n 단계 수평 스캔라인의 양단에 각각 상기 제 n 단계 GOA 유닛이 연결되고, 상기 제 n 단계 GOA 유닛은 풀업회로, 풀다운회로, 풀다운 유지회로, 풀업 제어회로, 부스트커패시터 및 제1 박막 트랜지스터를 포함하며, 상기 제 1 박막 트랜지스터의 게이트는 본 단계의 클럭신호CK가 입력되고, 드레인과 소스는 각각 상기 게이트신호점 및 상기 제 n 단계 수평 스캔라인에 연결되며; 상기 제 n 단계 GOA 유닛이 정상 작동 시, 상기 제1 박막 트랜지스터의 드레인과 소스 중 적어도 하나는 상기 제 n 단계 GOA유닛과의 차단상태를 유지한다. 상기 리페어러블 GOA 회로는 GOA 회로로 하여금 일정한 복구성을 갖게 하여, GOA 디스플레이 패널의 양품률을 향상시킨다.

Description

평판 디스플레이용 리페어러블 GOA회로 및 디스플레이 장치{REPAIRABLE GOA CIRCUIT FOR FLAT PANEL DISPLAY AND DISPLAY DEVICE}
본 발명은 평판 디스플레이 기술 분야에 관한 것으로서, 특히 평판 디스플레이용 리페어러블 GOA(Gate Driver on Array, 어레이 기판 행 구동)회로 및 디스플레이 장치에 관한 것이다.
현재 능동형 평판 디스플레이 패널의 수평 스캔라인의 구동은 주로 패널 외부에 접속되는 IC를 통해 완수되며, 외부 접속 IC는 패널의 각 단계의 화소(pixel)에 연결된 수평 스캔라인의 단계별 충전과 방전을 제어할 수 있다. GOA 기술, 즉 Gate Driver on Array(어레이 기판 행 구동) 기술은 평판 디스플레이 패널의 고유 프로그램을 운용하여 수평 스캔라인의 구동회로를 디스플레이 영역 주변의 기판에 제작하여, 외부 접속 IC를 대체하도록 함으로써 수평 스캔라인의 구동을 완수할 수 있다. GOA 기술은 디스플레이 패널의 제작 공정을 단순화하여 수평 스캔라인 방향의 IC 본딩(bonding)공정을 생략할 수 있어, 유기적으로 생산력을 높이고 원가를 절감할 수 있을 뿐만 아니라, 평판 디스플레이 패널의 집적도를 향상시켜 내로우베젤 또는 무베젤 디스플레이 제품을 제작하기에 더욱 적합하며, 최근 평판 디스플레이 분야에서 널리 주목받고 있다.
종래의 GOA 회로는 통상적으로 캐스케이드 연결된 복수의 GOA 유닛을 포함하며, 각 단계의 GOA 유닛은 한 단계의 수평 스캔라인에 대응하여 구동한다. GOA 유닛의 주요 구조는 풀업회로(Pull-up part), 풀업 제어회로(Pull-up control part), 전송회로(Transfer Part), 풀다운회로(Key Pull-down Part)와 풀다운 유지회로(Pull-down Holding Part), 및 전위의 상승을 담당하는 부스트(Boost) 회로를 포함한다. 풀업회로는 주로 클럭신호(Clock)를 게이트(Gate) 신호로 출력하는 일을 담당하고; 풀업 제어회로는 일반적으로 이전 단계의 GOA 회로가 전달한 전송신호 또는 Gate 신호에 연결되는 풀업회로의 턴온시간을 제어하며; 풀다운회로는 제 1 시간에 Gate를 저전위로 풀다운시키는 일, 즉 Gate 신호의 턴오프를 담당하고; 풀다운 유지 회로는 Gate 출력신호와 풀업회로의 Gate 신호(통상적으로 Q점이라 칭함)를 오프 상태(즉 음전위)로 유지(Holding)시키는 일을 담당하여, 통상적으로 2개의 풀다운 유지모듈이 교대로 작용하며; 부스트커패시터(C boost)는 풀업회로의 G(N) 출력에 유리하도록 Q점의 2차 상승을 담당한다.
그러나, 현재의 GOA 기술은 어느 정도 한계가 있다. 예를 들어, GOA의 게이트 구동(Gate Driver) 회로는 효과적으로 복구하기가 어려워, 국부적인 Gate Driver 회로의 실효가 전체적인 디스플레이 패널의 실효와 제품의 양품률 저하를 초래할 수 있다. 따라서, 일정한 복구 기능을 가진 Gate Driver 회로의 개발은 GOA 기술의 보급에 있어서 중요한 의미를 갖는다.
본 발명의 목적은 GOA 회로가 일정한 복구성을 가지도록 함으로써, GOA 디스플레이 패널의 양품률을 향상시킬 수 있는 평판 디스플레이용 리페어러블 GOA 회로를 제공하고자 하는데 있다.
본 발명의 또 다른 목적은 GOA 디스플레이 패널의 양품률을 향상시킬 수 있는 평판 디스플레이용 리페어러블 GOA회로를 응용한 디스플레이 장치를 제공하고자 하는데 있다.
상기 목적을 달성하기 위하여, 본 발명은 평판 디스플레이용 리페어러블 GOA 회로를 제공하며, 이는 제 n 단계 GOA 유닛에 따라 디스플레이 영역의 제 n 단계 수평 스캔라인에 대한 충전을 제어하는 캐스케이드 연결된 복수의 GOA 유닛을 포함하고, 상기 제 n 단계 수평 스캔라인의 양단에 각각 상기 제 n 단계 GOA 유닛이 연결되고, 상기 제 n 단계 GOA 유닛은 풀업회로, 풀다운회로, 풀다운 유지회로, 풀업 제어회로, 부스트커패시터 및 제1 박막 트랜지스터를 포함하며; 상기 풀업회로, 풀다운회로, 풀다운 유지회로 및 부스트커패시터는 각각 게이트신호점 및 상기 제 n 단계 수평 스캔라인과 연결되고, 상기 풀업 제어회로는 상기 게이트신호점과 연결되며; 상기 제 1 박막 트랜지스터의 게이트는 본 단계의 클럭신호를 입력하고, 드레인과 소스는 각각 상기 게이트신호점 및 상기 제 n 단계 수평 스캔라인에 연결되며; 상기 제 n 단계 GOA 유닛이 정상 작동 시, 상기 제1 박막 트랜지스터의 드레인과 소스 중 적어도 하나는 상기 제 n 단계 GOA유닛과의 차단상태를 유지하고, 상기 풀다운 유지회로에 이상이 나타난 경우, 상기 풀다운 유지회로를 상기 제 n 단계 GOA 유닛으로부터 격리시키고, 또한 상기 제 1 박막 트랜지스터를 상기 제 n 단계 GOA 유닛에 완전히 연결시켜 복구를 완료한다.
또한, 상기 풀다운 유지 회로는 레이저 용단 방식을 통해 상기 제 n 단계 GOA 유닛과 격리된다.
또한, 상기 제 1 박막 트랜지스터의 드레인 또는 소스에 연결되는 금속라인은 절연층을 사이에 두고 대응되는 상기 게이트신호점 또는 상기 제 n 단계 수평 스캔라인에 연결되는 금속라인과 교차된다.
또한, 상기 제 1 박막 트랜지스터는 레이저 용접 방식을 통해 상기 제 n 단계 GOA 유닛에 완전히 연결된다.
또한, 상기 풀업 제어회로는, 게이트는 제 n-2 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 제 n-2 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 2 박막 트랜지스터; 게이트는 제 n-1 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 제 n-1 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 3 박막 트랜지스터; 를 포함한다.
또한, 상기 풀다운 유지 회로는, 게이트는 제 1 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n 단계 수평 스캔라인에 연결되고 직류 저전압이 입력되는 제 4 박막 트랜지스터; 게이트는 제 2 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n 단계 수평 스캔라인에 연결되고 상기 직류 저전압이 입력되는 제 5 박막 트랜지스터; 게이트는 상기 제 1 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n-1 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 6 박막 트랜지스터; 게이트는 상기 제 2 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n-1 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 7 박막 트랜지스터; 게이트는 상기 게이트신호점에 연결되고, 드레인과 소스는 각각 상기 제 1 회로점에 연결되고 상기 직류 저전압이 입력되는 제 8 박막 트랜지스터; 게이트는 상기 게이트신호점에 연결되고, 드레인과 소스는 각각 상기 제 2 회로점에 연결되고 상기 직류 저전압이 입력되는 제 9 박막 트랜지스터; 게이트는 제 1 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 1 클럭신호가 입력되고 상기 제 1 회로점에 연결되는 제 10 박막 트랜지스터; 게이트는 제 2 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 1 클럭신호가 입력되고 상기 제 1 회로점에 연결되는 제 11 박막 트랜지스터; 게이트는 상기 제 2 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 2 클럭신호가 입력되고 상기 제 2 회로점에 연결되는 제 12 박막 트랜지스터; 게이트는 상기 제 1 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 2 클럭신호가 입력되고 상기 제 2 회로점에 연결되는 제 13 박막 트랜지스터; 를 포함하되, 작동 시, 상기 제 1 클럭신호와 상기 제 2 클럭신호의 주파수는 상기 본 단계 클럭신호보다 낮고, 또한 상기 제 1 회로점과 상기 제 2 회로점은 교대로 상기 제 1 클럭신호와 상기 제 2 클럭신호의 충전을 받아 고전위에 처한다.
또한, 상기 풀업회로는,게이트가 상기 게이트신호점에 연결되며, 드레인과 소스는 각각 상기 본 단계 클럭신호가 입력되고 상기 제 n 단계 수평 스캔라인에 연결되는 제 14 박막 트랜지스터를 포함한다.
또한, 상기 풀다운회로는, 게이트가 제 n+2 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 제 n 단계 수평 스캔라인에 연결되고 상기 직류 저전압이 입력되는 제 15 박막 트랜지스터; 게이트가 상기 제 n+2 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 게이트신호점에 연결되고 상기 직류 저전압이 입력되는 제 16 박막 트랜지스터; 를 포함한다.
또한, 상기 제 1 클럭신호, 상기 제 2 클럭신호 또는 상기 직류 저전압이 각각 공통된 금속라인을 통해 상기 캐스케이드 연결된 복수의 GOA 유닛에 입력된다.
본 발명은 평판 디스플레이용 리페어러블 GOA 회로를 제공하고, 이는 제 n 단계 GOA 유닛에 따라 디스플레이 영역의 제 n 단계 수평 스캔라인에 대한 충전을 제어하는 캐스케이드 연결된 복수의 GOA 유닛을 포함하고, 상기 제 n 단계 수평 스캔라인의 양단에 각각 상기 제 n 단계 GOA 유닛이 연결되고, 상기 제 n 단계 GOA 유닛은 풀업회로, 풀다운회로, 풀다운 유지회로, 풀업 제어회로, 부스트커패시터 및 제1 박막 트랜지스터를 포함하며; 상기 풀업회로, 풀다운회로, 풀다운 유지회로 및 부스트커패시터는 각각 게이트신호점 및 상기 제 n 단계 수평 스캔라인과 연결되고, 상기 풀업 제어회로는 상기 게이트신호점과 연결되며; 상기 제 1 박막 트랜지스터의 게이트는 본 단계의 클럭신호가 입력되고, 드레인과 소스는 각각 상기 게이트신호점 및 상기 제 n 단계 수평 스캔라인에 연결되며; 상기 제 n 단계 GOA 유닛이 정상 작동 시, 상기 제1 박막 트랜지스터의 드레인과 소스 중 적어도 하나는 상기 제 n 단계 GOA유닛과의 차단상태를 유지하고, 상기 풀다운 유지회로에 이상이 나타난 경우, 상기 풀다운 유지회로를 상기 제 n 단계 GOA 유닛으로부터 격리시키고, 또한 상기 제 1 박막 트랜지스터를 상기 제 n 단계 GOA 유닛에 완전히 연결시켜 복구를 완료하며;
그중, 상기 풀다운 유지 회로는 레이저 용단 방식을 통해 상기 제 n 단계 GOA 유닛과 격리되고;
그중, 상기 제 1 박막 트랜지스터의 드레인 또는 소스에 연결되는 금속라인은 절연층을 사이에 두고 대응되는 상기 게이트신호점 또는 상기 제 n 단계 수평 스캔라인에 연결되는 금속라인과 교차되며;
그중, 상기 제 1 박막 트랜지스터는 레이저 용접 방식을 통해 상기 제 n 단계 GOA 유닛에 완전히 연결되고;
그중, 상기 풀업 제어회로는, 게이트는 제 n-2 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 제 n-2 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 2 박막 트랜지스터; 게이트는 제 n-1 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 제 n-1 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 3 박막 트랜지스터; 를 포함한다.
상기 풀다운 유지 회로는,
게이트는 제 1 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n 단계 수평 스캔라인에 연결되고 직류 저전압이 입력되는 제 4 박막 트랜지스터;
게이트는 제 2 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n 단계 수평 스캔라인에 연결되고 상기 직류 저전압이 입력되는 제 5 박막 트랜지스터;
게이트는 상기 제 1 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n-1 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 6 박막 트랜지스터;
게이트는 상기 제 2 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n-1 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 7 박막 트랜지스터;
게이트는 상기 게이트신호점에 연결되고, 드레인과 소스는 각각 상기 제 1 회로점에 연결되고 상기 직류 저전압이 입력되는 제 8 박막 트랜지스터;
게이트는 상기 게이트신호점에 연결되고, 드레인과 소스는 각각 상기 제 2 회로점에 연결되고 상기 직류 저전압이 입력되는 제 9 박막 트랜지스터;
게이트는 제 1 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 1 클럭신호가 입력되고 상기 제 1 회로점에 연결되는 제 10 박막 트랜지스터;
게이트는 제 2 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 1 클럭신호가 입력되고 상기 제 1 회로점에 연결되는 제 11 박막 트랜지스터;
게이트는 상기 제 2 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 2 클럭신호가 입력되고 상기 제 2 회로점에 연결되는 제 12 박막 트랜지스터;
게이트는 상기 제 1 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 2 클럭신호가 입력되고 상기 제 2 회로점에 연결되는 제 13 박막 트랜지스터; 를 포함하고,
작동 시, 상기 제 1 클럭신호와 상기 제 2 클럭신호의 주파수는 상기 본 단계 클럭신호보다 낮고, 또한 상기 제 1 회로점과 상기 제 2 회로점은 교대로 상기 제 1 클럭신호와 상기 제 2 클럭신호의 충전을 받아 고전위에 처한다.
상기 풀업회로는, 게이트가 상기 게이트신호점에 연결되며, 드레인과 소스는 각각 상기 본 단계 클럭신호가 입력되고 상기 제 n 단계 수평 스캔라인에 연결되는 제 14 박막 트랜지스터를 포함한다.
상기 풀다운회로는, 게이트가 제 n+2 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 제 n 단계 수평 스캔라인에 연결되고 상기 직류 저전압이 입력되는 제 15 박막 트랜지스터; 게이트가 상기 제 n+2 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 게이트신호점에 연결되고 상기 직류 저전압이 입력되는 제 16 박막 트랜지스터; 를 포함한다.
상기 제 1 클럭신호, 상기 제 2 클럭신호 또는 상기 직류 저전압이 각각 공통된 금속라인을 통해 상기 캐스케이드 연결된 복수의 GOA 유닛에 입력된다.
본 발명은 디스플레이 장치를 제공하고, 이는 상기 평판 디스플레이용 리페어러블 GOA 회로를 포함한다.
본 발명의 평판 디스플레이용 리페어러블 GOA 회로는 단단계 GOA 회로 중 절반 이상의 TFT 소자가 손상되었을 때 레이저 용접과 레이저 용단을 통해 복구할 수 있으며, 따라서 본 발명은 GOA 디스플레이 패널의 양품률을 향상시킬 수 있다. 본 발명의 GOA 회로를 운용하면 저렴한 비용의 내로우베젤 또는 무베젤 평판 디스플레이 제품을 제작할 수 있으며, GOA 디스플레이 패널의 양품률을 향상시킬 수 있다.
이하 첨부도면을 결합하여, 본 발명의 구체적인 실시예에 대해 상세히 설명하며, 이를 통해 본 발명의 기술방안 및 기타 유익한 효과가 자명해질 것이다.
도면 중,
도 1은 본 발명의 평판 디스플레이용 리페어러블 GOA 회로(단단계)의 일 실시예의 회로도이다.
도 2는 본 발명의 평판 디스플레이용 리페어러블 GOA 회로의 다단계 구조도이다.
도 3은 본 발명의 평판 디스플레이용 리페어러블 GOA 회로를 응용한 평판 디스플레이 장치의 구조도이다.
도 4는 본 발명의 평판 디스플레이용 리페어러블 GOA 회로의 복구 과정도이다.
도 5는 Eldo-SPICE 소프트웨어를 사용한 본 발명의 평판 디스플레이용 리페어러블 GOA 회로의 복구 기능 점검 결과도이다.
도 1을 참조하면, 이는 본 발명의 평판 디스플레이용 리페어러블 GOA 회로(단단계)의 일 실시예의 회로도이다. 본 발명의 평판 디스플레이용 리페어러블 GOA 회로는 제 n 단계 GOA 유닛에 따라 디스플레이 영역의 제 n 단계 수평 스캔라인(G(n))에 대한 충전을 제어하는 캐스케이드 연결된 복수의 GOA 유닛을 포함하며, 상기 제 n 단계 수평 스캔라인(G(n))의 양단에 각각 상기 제 n 단계 GOA 유닛이 연결되고, 상기 제 n 단계 GOA 유닛은 주로 풀업회로(100), 풀다운회로(200), 풀다운 유지회로(300), 풀업 제어회로(400), 부스트커패시터(500) 및 제1 박막 트랜지스터(T13)를 포함한다; 상기 풀업회로(100), 풀다운 회로(200), 풀다운 유지회로(300) 및 부스트커패시터(500)(Cb)는 각각 게이트신호점(Q(n)) 및 상기 제 n 단계 수평 스캔라인(G(n))과 연결되고, 상기 풀업 제어회로(400)는 상기 게이트신호점(Q(n))과 연결되며; 상기 제 1 박막 트랜지스터(T13)의 게이트는 본 단계의 클럭신호(CK)가 입력되고, 드레인과 소스는 각각 상기 게이트신호점(Q(n)) 및 상기 제 n 단계 수평 스캔라인(G(n))에 연결된다; 상기 제 n 단계 GOA 유닛이 정상적으로 작동 시, 상기 제1 박막 트랜지스터(T13)의 드레인과 소스 중 적어도 하나는 상기 제 n 단계 GOA유닛과의 차단상태를 유지한다.
도 1에 도시된 실시예에서, 회로 제작과정 중, T13의게이트는 고주파 클럭신호(CK)에 연결되고, T13의 드레인은 G(n)에 연결되며, 도 1 중 점선 원으로 표시된 위치에서, T13의 소스와 연결된 금속라인 및 Q(n)와 연결된 금속라인은 질화규소(SiNx) 절연층을 사이에 두고 일부가 교차되는 방식을 선택한다. 이와 같이 하면, 통상적인 경우, T13의 소스는 Q(n)와 연결되지 않으나, 복구(레이저 용접) 후에는 T13의 소스가 Q(n)와 연결될 수 있다. 같은 원리로, T13의 드레인을 G(n)에 연결될 상태로 설정하고, T13의 소스는 Q(n)과의 연결을 유지하도록 하는 방식을 선택할 수도 있다.
상기 풀업회로(100)는 디스플레이 영역의 제 n 단계 수평 스캔라인(G(n))에 대한 충전을 직접 제어하는 박막 트랜지스터(T21)를 포함하며, 그 게이트는 상기 게이트신호점(Q(n))에 연결되고, T21의 드레인과 소스는 각각 상기 제 n 단계 클럭신호(CK)가 입력되고 상기 제 n 단계 수평 스캔라인(G(n))에 연결되며, T21의 게이트(Q(n))의 전위는 CK의 G(n)에 대한 충전에 직접 영향을 미칠 수 있다.
풀다운회로(200)는 G(n)의 충전 종료 시 방전을 수행하는 한 세트의 박막 트랜지스터를 포함하며, 이는 G(n)에 대해 방전을 수행하는 T31과 Q(n)에 대해 방전을 수행하는 T41을 포함한다; T31의 게이트는 제n+2단계 수평 스캔라인(G(n+2))에 연결되고, 드레인과 소스는 각각 상기 제n 단계 수평 스캔라인(G(n))에 연결되고, 직류 저전압(VSS)이 입력되며; T41의 게이트는 상기 제 n+2 단계 수평 스캔라인(G(n+2))에 연결되고, 드레인과 소스는 각각 게이트신호점(Q(n))에 연결되고, 직류 저전압(VSS)이 입력되며; T31과 T41은 G(n+2)이 고전위에 처할 때 턴온되어 방전을 수행할 수 있다.
풀다운 유지회로(300)에 포함되는 한 세트의 박막 트랜지스터는 GOA 회로의 비충전 기간 동안 G(n)과 Q(n)의 저전위를 유지할 수 있다. 상기 풀다운 유지회로(300)는 게이트는 제1 회로점(P)에 연결되고, 드레인과 소스는 각각 G(n)에 연결되고 직류 저전압(VSS)이 입력되는 박막 트랜지스터(T32); 게이트는 제2 회로점(K)에 연결되고, 드레인과 소스는 각각 G(n)에 연결되고 직류 저전압(VSS)이 입력되는 박막 트랜지스터(T33); 게이트는 제1 회로점(P)에 연결되고, 드레인과 소스는 각각 G(n-1) 및 게이트신호점(Q(n))에 연결되는 박막 트랜지스터(T42); 게이트는 제2 회로점(K)에 연결되고, 드레인과 소스는 각각 G(n-1) 및 게이트신호점(Q(n))에 연결되는 박막 트랜지스터(T43); 게이트는 게이트신호점(Q(n))에 연결되고, 드레인과 소스는 각각 제1 회로점(P)에 연결되고 직류 저전압(VSS)이 입력되는 박막 트랜지스터(T52); 게이트는 게이트신호점(Q(n))에 연결되고, 드레인과 소스는 각각 제2 회로점(K)에 연결되고 직류 저전압(VSS)이 입력되는 박막 트랜지스터(T62); 게이트는 저주파 클럭신호(LC1)가 입력되고, 드레인과 소스는 각각 저주파 클럭신호(LC1)가 입력되고 제1 회로점(P)에 연결되는 박막 트랜지스터(T53); 게이트는 저주파 클럭신호(LC2)가 입력되고, 드레인과 소스는 각각 저주파 클럭신호(LC1)가 입력되고 제1 회로점(P)에 연결되는 박막 트랜지스터(T54); 게이트는 저주파 클럭신호(LC2)가 입력되고, 드레인과 소스는 각각 저주파 클럭신호(LC2)가 입력되고 제2 회로점(K)에 연결되는 박막 트랜지스터(T63); 게이트는 저주파 클럭신호(LC1)가 입력되고, 드레인과 소스는 각각 저주파 클럭신호(LC2)가 입력되고 제2 회로점(K)에 연결되는 박막 트랜지스터(T64)를 포함한다.
작동 시, 저주파 클럭신호(LC1)와 저주파 클럭신호(LC2)의 주파수는 고주파 클럭신호(CK)보다 낮고, 또한 상기 제 1 회로점(P)과 상기 제 2 회로점(K)이 교대로 저주파 클럭신호(LC1)와 저주파 클럭신호(LC2)의 충전을 받아 고전위에 처하게 됨으로써 박막 트랜지스터 T32 & T42 또는 T33 & T43의 턴온을 제어하여 G(n) 또는 Q(n)의 비충전 기간 동안의 저전위를 유지하고, 박막 트랜지스터 T32 & T42 또는 T33 & T43이 장시간 게이트 전압의 응력의 영향을 받는 것을 방지한다. 박막 트랜지스터 T54와 T64는 저주파 클럭신호(LC2와 LC1)의 전위에 따라 교대로 턴온되어 P점 또는 K점을 방전시킬 수 있어, T32 & T42 및 T33 & T43이 교대로 작동되도록 더욱 확실히 보장함으로써, 박막 트랜지스터가 장시간 게이트 전압의 응력의 영향을 받는 것을 방지하여 GOA 회로의 조작 수명을 연장시킬 수 있다. 박막 트랜지스터(T52)는 P점과 직류 저전압(Vss)에 연결되고, 박막 트랜지스터(T62)는 K점과 직류 저전압(Vss)에 연결되며, T52와 T62는 Q(n)이 고전위에 처할 때 턴온되어 Q(n)과 G(n)의 충전에 영향을 주지 않도록 T32, T42, T33과 T43을 턴오프시킨다.
풀업 제어회로(400)는 이전 단계의 GOA 신호를 본 단계의 GOA 회로로 전달하여 GOA 신호를 단계별로 전달할 수 있도록 제어하는 박막 트랜지스터 T11과 T12를 포함한다. 박막 트랜지스터(T11)의 게이트는 제 n-2 단계 수평 스캔라인(G(n-2))에 연결되고, 드레인과 소스는 각각 상기 제n-2 단계 수평 스캔라인(G(n-2) 및 상기 게이트신호점(Q(n))에 연결되며; 박막 트랜지스터(T12)의 게이트는 제n-1 단계 수평 스캔라인(G(n-1))에 연결되고, 드레인과 소스는 각각 상기 제 n-1 단계 수평 스캔라인(G(n-1)) 및 상기 게이트신호점(Q(n))에 연결된다. 본 발명은 각 단계의 GOA 회로에 Q(n)을 충전하는 하나의 박막 트랜지스터(T12)를 추가함으로써, Q(n)이 부스트되기 전의 누설전류를 보완하여 Q(n)이 고온에서 부스트되기 전 비교적 안정적으로 유지될 수 있도록 하였다.
Q(n)과 G(n) 사이에 부스트 기능을 지닌 커패시터(Cb)가 연결되어, G(n) 전위가 상승 시 Cb의 커플링 효과를 통해 Q(n) 전위를 상승시킴으로써, 보다 높은 Q(n) 전위 및 보다 작은 GOA 충전신호의 RC 지연(RC delay)을 획득할 수 있다.
도 2를 참조하면, 이는 본 발명의 평판 디스플레이용 리페어러블 GOA 회로의 다단계 구조도이다. 도 2는 본 발명의 GOA 회로의 다단계 연결방법을 제공한 것으로서, 디스플레이 영역의 각 수평 스캔라인(gate line, 게이트 라인)의 양단에 GOA 유닛 회로가 연결된다(단단계 회로의 구조는 도 1을 참조한다). GOA 유닛은 좌, 우 양측으로부터 수평 스캔라인에 대해 충전과 방전을 수행함으로써, 보다 균일한 충전 효과를 획득할 수 있다. 저주파 클럭신호(LC1과 LC2), 직류저전압(Vss), CK1~CK4의 4개의 고주파 클럭신호의 금속라인은 각 단계의 GOA 회로의 주변에 설치되고, 제 n 단계 GOA 회로(그 내부 연결은 도 1을 참조한다)는 각각 LC1, LC2, Vss, 및 CK1~CK4 중 하나의 CK 신호, 제 n-2 단계 GOA 회로가 발생시키는 G(n-2) 신호, 제 n-1 단계 GOA 회로가 발생시키는 G(n-1) 신호, 제 n+2 단계 GOA 회로가 발생시키는 G(n+2) 신호를 수신하여 G(n) 신호를 발생시킨다. 도 2에 도시된 회로의 다단계 연결 방법은 GOA 신호가 단계별로 전달되도록 보장할 수 있으며, 또한 각 단계 GOA 회로는 단계별로 좌, 우 양측으로부터 디스플레이 영역의 수평 스캔라인(게이트라인)에 대해 충전과 방전을 수행하여, 화소 스위치를 턴온시킴으로써 데이터라인을 통해 데이터 신호를 입력할 수 있게 된다.
본 발명의 평판 디스플레이용 리페어러블 GOA 회로는 평판 디스플레이 패널의 고유 제작 과정을 운용하여 디스플레이 주변의 기판에 제작할 수 있어, 외부 접속 IC를 대체함으로써 평판 디스플레이 패널의 각 단계 수평 스캔라인의 구동을 완수할 수 있다. 본 발명은 특히 내로우베젤 또는 무베젤 평판 디스플레이 제품을 제작하기에 적합하다.
도 3을 참조하면, 이는 본 발명의 평판 디스플레이용 리페어러블 GOA 회로를 응용한 평판 디스플레이 장치의 구조도이다. 도 3에서, 평판 디스플레이 장치는 디스플레이 기판(10)을 구비하며, 디스플레이 기판(10) 상부의 구동 제어판(20)은 디스플레이 기판(10)에 구동 및 제어신호를 제공하고, 디스플레이 기판(10)의 좌측 영역(30)과 우측 영역(40)에 GOA 회로가 제작되어 좌측 및 우측 양 방향으로부터 디스플레이 영역(50)의 수평 스캔라인을 구동할 수 있다. GOA 회로는 구동 제어판(20)의 입력 신호를 수신하여 단계별로 수평 스캔라인의 제어신호를 발생시킴으로써, 디스플레이 영역(50) 중의 화소가 순차적으로 턴온되도록 제어할 수 있다.
도 4를 참조하면, 이는 본 발명의 평판 디스플레이용 리페어러블 GOA 회로의 복구 과정도로서, 도 1 및 도 2를 결합해보면 이해를 할 수 있다. 도 4의 상측에 제공되는 GOA 회로에 대하여, 회로 중의 T53, T54, T63, T64, T32, T42, T33, T43, T52, T62 중의 일부 박막 트랜지스터에 이상이 발생한 경우, 다시 말해 풀다운 유지회로(300)에 이상이 나타난 경우, 레이저 용접과 레이저 용단을 이용하여 복구함으로써, 원 회로를 도 4 하측에 제시된 GOA 회로로 변형시킬 수 있다. 도 4에서, 상기 풀다운 유지 회로(300)에 이상이 나타난 경우, 점선 원으로 표시된 위치에 레이저 용단 방식을 이용하여 상기 풀다운 유지회로(300)를 상기 제 n 단계 GOA 유닛으로부터 격리시킴으로써, 비정상적인 풀다운 유지 회로(300)가 더 이상 Q(n)과 G(n)의 전위에 영향을 미치지 못하도록 하고, 또한 실선 원으로 표시된 위치에서 레이저 용접 방식을 통해 박막 트랜지스터(T13)를 상기 제 n 단계 GOA 유닛에 완전히 연결시킴으로써 복구를 완료한다. 도 4 하측의 복구 후의 GOA 회로에 대하여, Q(n)의 비충전 기간 동안의 저전위는 박막 트랜지스터(T13)(그 게이트는 고주파클럭 신호(CK)에 연결되고, 소스와 드레인은 각각 Q(n)과 G(n)에 연결된다)를 이용하여 유지될 수 있으며, 비충전 기간 동안 G(n)의 저전위는 복구가 필요한 GOA 회로의 행 스캔라인(gate line, 게이트라인)의 타측과 연결된 GOA 회로 중 G(n) 전위를 유지하는 박막 트랜지스터를 통해 유지될 수 있다. 행 스캔라인 좌우 양단에 각각 하나의 GOA 유닛이 연결되기 때문에, 그 중 하나의 GOA 유닛이 정상적으로 작동하기만 한다면, 도 4에 따라 비정상적인 GOA 유닛을 복구할 수 있다. 따라서, 본 발명의 GOA 회로는 일정한 복구 능력을 지니며, 단단계 GOA 회로 중 절반 이상의 TFT 소자에 이상이 나타난 경우에도 레이저 용접과 레이저 용단을 통해 GOA 회로의 기능이 기본적으로 정상을 회복할 수 있는 기회가 있다.
도 5를 참조하면, 이는 Eldo-SPICE 소프트웨어를 사용한 본 발명의 평판 디스플레이용 리페어러블 GOA 회로의 복구 기능점검 결과도이다. Eldo-SPICE 소프트웨어를 이용하여 다단계 GOA 회로가 수평 스캔라인을 충전하는 상황을 시뮬레이션하였으며, 제 21단계 좌측의 GOA 회로 중 T53, T54, T63, T64, T32, T42, T33, T43, T52, T62 중의 일부 박막 트랜지스터에 이상이 나타났다고 가정하여, 제 21단계 좌측의 GOA 회로를 복구 후의 회로(복구 방법은 도 4 참조)로 교체하였다. 교체 후, 27℃와 80℃일 때 제 21단계 좌측의 Gate Driver 회로의 출력(G(21)_L), 그 이전의 제 19단계 좌측 GOA 회로의 출력(G(19)_L), 및 그 다음의 제 23단계 좌측의 GOA 회로의 출력(G(23)_L)은 모두 복구 전의 GOA 출력과 비교하여 미세한 편차만 있을 뿐, GOA 회로의 기능은 기본적으로 정상을 회복하였다.
결론적으로, 본 발명의 평판 디스플레이용 리페어러블 GOA 회로는 단단계 GOA 회로 중 절반 이상의 TFT 소자가 손상되었을 때 레이저 용접과 레이저 용단을 통해 복구할 수 있으며, 따라서 본 발명은 GOA 디스플레이 패널의 양품률을 향상시킬 수 있다. 본 발명의 GOA 회로를 운용하면 저렴한 비용의 내로우베젤 또는 무베젤 평판 디스플레이 제품을 제작할 수 있으며, GOA 디스플레이 패널의 양품률을 향상시킬 수 있다.
이상으로, 본 발명은 전술한 실시예에 국한하지 않고, 본 발명의 기술 사상이 허용되는 범위 내에서 다양하게 변형하여 실시할 수 있다.

Claims (15)

  1. 제 n 단계 GOA 유닛에 따라 디스플레이 영역의 제 n 단계 수평 스캔라인에 대한 충전을 제어하는 캐스케이드 연결된 복수의 GOA 유닛을 포함하는 평판 디스플레이용 리페어러블 GOA 회로에 있어서,
    상기 제 n 단계 수평 스캔라인의 양단에 각각 상기 제 n 단계 GOA 유닛이 연결되고, 상기 제 n 단계 GOA 유닛은 풀업회로, 풀다운회로, 풀다운 유지회로, 풀업 제어회로, 부스트커패시터 및 제1 박막 트랜지스터를 포함하며;
    상기 풀업회로, 풀다운회로, 풀다운 유지회로 및 부스트커패시터는 각각 게이트신호점 및 상기 제 n 단계 수평 스캔라인과 연결되고, 상기 풀업 제어회로는 상기 게이트신호점과 연결되며;
    상기 제 1 박막 트랜지스터의 게이트는 본 단계의 클럭신호를 입력하고, 드레인과 소스는 각각 상기 게이트신호점 및 상기 제 n 단계 수평 스캔라인에 연결되며;
    상기 제 n 단계 GOA 유닛이 정상 작동 시, 상기 제1 박막 트랜지스터의 드레인과 소스 중 적어도 하나는 상기 제 n 단계 GOA유닛과의 차단상태를 유지하고, 상기 풀다운 유지회로에 이상이 나타난 경우, 상기 풀다운 유지회로를 상기 제 n 단계 GOA 유닛으로부터 격리시키고, 또한 상기 제 1 박막 트랜지스터를 상기 제 n 단계 GOA 유닛에 완전히 연결시켜 복구를 완료하는 평판 디스플레이용 리페어러블 GOA 회로.
  2. 제 1항에 있어서,
    상기 풀다운 유지 회로는 레이저 용단 방식을 통해 상기 제 n 단계 GOA 유닛과 격리되는 평판 디스플레이용 리페어러블 GOA 회로.
  3. 제 1항에 있어서,
    상기 제 1 박막 트랜지스터의 드레인 또는 소스에 연결되는 금속라인은 절연층을 사이에 두고 대응되는 상기 게이트신호점 또는 상기 제 n 단계 수평 스캔라인에 연결되는 금속라인과 교차되는 평판 디스플레이용 리페어러블 GOA 회로.
  4. 제 3항에 있어서,
    상기 제 1 박막 트랜지스터는 레이저 용접 방식을 통해 상기 제 n 단계 GOA 유닛에 완전히 연결되는 평판 디스플레이용 리페어러블 GOA 회로.
  5. 제 1항에 있어서,
    상기 풀업 제어회로는,
    게이트는 제 n-2 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 제 n-2 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 2 박막 트랜지스터;
    게이트는 제 n-1 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 제 n-1 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 3 박막 트랜지스터; 를 포함하는 평판 디스플레이용 리페어러블 GOA 회로.
  6. 제 1항에 있어서,
    상기 풀다운 유지 회로는,
    게이트는 제 1 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n 단계 수평 스캔라인에 연결되고 직류 저전압이 입력되는 제 4 박막 트랜지스터;
    게이트는 제 2 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n 단계 수평 스캔라인에 연결되고 상기 직류 저전압이 입력되는 제 5 박막 트랜지스터;
    게이트는 상기 제 1 회로점에 연결되고, 드레인과 소스는 각각 제 n-1 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 6 박막 트랜지스터;
    게이트는 상기 제 2 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n-1 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 7 박막 트랜지스터;
    게이트는 상기 게이트신호점에 연결되고, 드레인과 소스는 각각 상기 제 1 회로점에 연결되고 상기 직류 저전압이 입력되는 제 8 박막 트랜지스터;
    게이트는 상기 게이트신호점에 연결되고, 드레인과 소스는 각각 상기 제 2 회로점에 연결되고 상기 직류 저전압이 입력되는 제 9 박막 트랜지스터;
    게이트는 제 1 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 1 클럭신호가 입력되고 상기 제 1 회로점에 연결되는 제 10 박막 트랜지스터;
    게이트는 제 2 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 1 클럭신호가 입력되고 상기 제 1 회로점에 연결되는 제 11 박막 트랜지스터;
    게이트는 상기 제 2 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 2 클럭신호가 입력되고 상기 제 2 회로점에 연결되는 제 12 박막 트랜지스터;
    게이트는 상기 제 1 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 2 클럭신호가 입력되고 상기 제 2 회로점에 연결되는 제 13 박막 트랜지스터; 를 포함하되,
    작동 시, 상기 제 1 클럭신호와 상기 제 2 클럭신호의 주파수는 상기 본 단계 클럭신호보다 낮고, 또한 상기 제 1 회로점과 상기 제 2 회로점은 교대로 상기 제 1 클럭신호와 상기 제 2 클럭신호의 충전을 받아 고전위에 처하는 평판 디스플레이용 리페어러블 GOA 회로.
  7. 제 1항에 있어서,
    상기 풀업회로는,
    게이트가 상기 게이트신호점에 연결되며, 드레인과 소스는 각각 상기 본 단계 클럭신호가 입력되고 상기 제 n 단계 수평 스캔라인에 연결되는 제 14 박막 트랜지스터를 포함하는 평판 디스플레이용 리페어러블 GOA 회로.
  8. 제 1항에 있어서,
    상기 풀다운회로는,
    게이트가 제 n+2 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 제 n 단계 수평 스캔라인에 연결되고 직류 저전압이 입력되는 제 15 박막 트랜지스터;
    게이트가 상기 제 n+2 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 게이트신호점에 연결되고 직류 저전압이 입력되는 제 16 박막 트랜지스터; 를 포함하는 평판 디스플레이용 리페어러블 GOA 회로.
  9. 제 6항에 있어서,
    상기 제 1 클럭신호, 상기 제 2 클럭신호 또는 상기 직류 저전압이 각각 공통된 금속라인을 통해 상기 캐스케이드 연결된 복수의 GOA 유닛에 입력되는 평판 디스플레이용 리페어러블 GOA 회로.
  10. 제 n 단계 GOA 유닛에 따라 디스플레이 영역의 제 n 단계 수평 스캔라인에 대한 충전을 제어하는 캐스케이드 연결된 복수의 GOA 유닛을 포함하는 평판 디스플레이용 리페어러블 GOA 회로에 있어서,
    상기 제 n 단계 수평 스캔라인의 양단에 각각 상기 제 n 단계 GOA 유닛이 연결되고, 상기 제 n 단계 GOA 유닛은 풀업회로, 풀다운회로, 풀다운 유지회로, 풀업 제어회로, 부스트커패시터 및 제1 박막 트랜지스터를 포함하며;
    상기 풀업회로, 풀다운회로, 풀다운 유지회로 및 부스트커패시터는 각각 게이트신호점 및 상기 제 n 단계 수평 스캔라인과 연결되고, 상기 풀업 제어회로는 상기 게이트신호점과 연결되며;
    상기 제 1 박막 트랜지스터의 게이트는 본 단계의 클럭신호가 입력되고, 드레인과 소스는 각각 상기 게이트신호점 및 상기 제 n 단계 수평 스캔라인에 연결되며;
    상기 제 n 단계 GOA 유닛이 정상 작동 시, 상기 제1 박막 트랜지스터의 드레인과 소스 중 적어도 하나는 상기 제 n 단계 GOA유닛과의 차단상태를 유지하고, 상기 풀다운 유지회로에 이상이 나타난 경우, 상기 풀다운 유지회로를 상기 제 n 단계 GOA 유닛으로부터 격리시키고, 또한 상기 제 1 박막 트랜지스터를 상기 제 n 단계 GOA 유닛에 완전히 연결시켜 복구를 완료하며;
    상기 풀다운 유지 회로는 레이저 용단 방식을 통해 상기 제 n 단계 GOA 유닛과 격리되고;
    상기 제 1 박막 트랜지스터의 드레인 또는 소스에 연결되는 금속라인은 절연층을 사이에 두고 대응되는 상기 게이트신호점 또는 상기 제 n 단계 수평 스캔라인에 연결되는 금속라인과 교차되며;
    상기 제 1 박막 트랜지스터는 레이저 용접 방식을 통해 상기 제 n 단계 GOA 유닛에 완전히 연결되고;
    상기 풀업 제어회로는,
    게이트는 제 n-2 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 제 n-2 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 2 박막 트랜지스터;
    게이트는 제 n-1 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 제 n-1 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 3 박막 트랜지스터; 를 포함하는 평판 디스플레이용 리페어러블 GOA 회로.
  11. 제 10항에 있어서,
    상기 풀다운 유지 회로는,
    게이트는 제 1 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n 단계 수평 스캔라인에 연결되고 직류 저전압이 입력되는 제 4 박막 트랜지스터;
    게이트는 제 2 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n 단계 수평 스캔라인에 연결되고 상기 직류 저전압이 입력되는 제 5 박막 트랜지스터;
    게이트는 상기 제 1 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n-1 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 6 박막 트랜지스터;
    게이트는 상기 제 2 회로점에 연결되고, 드레인과 소스는 각각 상기 제 n-1 단계 수평 스캔라인 및 상기 게이트신호점에 연결되는 제 7 박막 트랜지스터;
    게이트는 상기 게이트신호점에 연결되고, 드레인과 소스는 각각 상기 제 1 회로점에 연결되고 상기 직류 저전압이 입력되는 제 8 박막 트랜지스터;
    게이트는 상기 게이트신호점에 연결되고, 드레인과 소스는 각각 상기 제 2 회로점에 연결되고 상기 직류 저전압이 입력되는 제 9 박막 트랜지스터;
    게이트는 제 1 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 1 클럭신호가 입력되고 상기 제 1 회로점에 연결되는 제 10 박막 트랜지스터;
    게이트는 제 2 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 1 클럭신호가 입력되고 상기 제 1 회로점에 연결되는 제 11 박막 트랜지스터;
    게이트는 상기 제 2 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 2 클럭신호가 입력되고 상기 제 2 회로점에 연결되는 제 12 박막 트랜지스터;
    게이트는 상기 제 1 클럭신호가 입력되고, 드레인과 소스는 각각 상기 제 2 클럭신호가 입력되고 상기 제 2 회로점에 연결되는 제 13 박막 트랜지스터; 를 포함하고,
    작동 시, 상기 제 1 클럭신호와 상기 제 2 클럭신호의 주파수는 상기 본 단계 클럭신호보다 낮고, 또한 상기 제 1 회로점과 상기 제 2 회로점은 교대로 상기 제 1 클럭신호와 상기 제 2 클럭신호의 충전을 받아 고전위에 처하는 평판 디스플레이용 리페어러블 GOA 회로.
  12. 제 10항에 있어서,
    상기 풀업회로는,
    게이트가 상기 게이트신호점에 연결되며, 드레인과 소스는 각각 상기 본 단계 클럭신호가 입력되고 상기 제 n 단계 수평 스캔라인에 연결되는 제 14 박막 트랜지스터를 포함하는 평판 디스플레이용 리페어러블 GOA 회로.
  13. 제 10항에 있어서,
    상기 풀다운회로는,
    게이트가 제 n+2 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 제 n 단계 수평 스캔라인에 연결되고 직류 저전압이 입력되는 제 15 박막 트랜지스터;
    게이트가 상기 제 n+2 단계 수평 스캔라인에 연결되고, 드레인과 소스는 각각 상기 게이트신호점에 연결되고 직류 저전압이 입력되는 제 16 박막 트랜지스터; 를 포함하는 평판 디스플레이용 리페어러블 GOA 회로.
  14. 제 11항에 있어서,
    상기 제 1 클럭신호, 상기 제 2 클럭신호 또는 상기 직류 저전압이 각각 공통된 금속라인을 통해 상기 캐스케이드 연결된 복수의 GOA 유닛에 입력되는 평판 디스플레이용 리페어러블 GOA 회로.
  15. 제 1항에 있어서의 평판 디스플레이용 리페어러블 GOA 회로를 포함하는 디스플레이 장치.
KR1020167014122A 2013-12-26 2014-01-21 평판 디스플레이용 리페어러블 goa회로 및 디스플레이 장치 KR101837326B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310733733.1 2013-12-26
CN201310733733.1A CN103680388B (zh) 2013-12-26 2013-12-26 用于平板显示的可修复的goa电路及显示装置
PCT/CN2014/070955 WO2015096246A1 (zh) 2013-12-26 2014-01-21 用于平板显示的可修复的goa电路及显示装置

Publications (2)

Publication Number Publication Date
KR20160079044A KR20160079044A (ko) 2016-07-05
KR101837326B1 true KR101837326B1 (ko) 2018-04-19

Family

ID=50317773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167014122A KR101837326B1 (ko) 2013-12-26 2014-01-21 평판 디스플레이용 리페어러블 goa회로 및 디스플레이 장치

Country Status (6)

Country Link
US (1) US9286847B2 (ko)
JP (1) JP6261754B2 (ko)
KR (1) KR101837326B1 (ko)
CN (1) CN103680388B (ko)
GB (1) GB2533540B (ko)
WO (1) WO2015096246A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956146B (zh) * 2014-04-17 2017-04-12 深圳市华星光电技术有限公司 一种液晶面板驱动电路、液晶显示装置及一种驱动方法
US9741301B2 (en) 2014-04-17 2017-08-22 Shenzhen China Star Optoelectronics Technology Co., Ltd Driving circuit of display panel, display device, and method for driving the driving circuit of the display panel
CN103928008B (zh) * 2014-04-24 2016-10-05 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104008740B (zh) * 2014-05-20 2016-09-21 深圳市华星光电技术有限公司 一种扫描驱动电路和一种液晶显示装置
CN103985369B (zh) * 2014-05-26 2017-02-15 深圳市华星光电技术有限公司 阵列基板行驱动电路及液晶显示装置
CN104167191B (zh) * 2014-07-04 2016-08-17 深圳市华星光电技术有限公司 用于平板显示的互补型goa电路
CN104078019B (zh) * 2014-07-17 2016-03-09 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104464657B (zh) * 2014-11-03 2017-01-18 深圳市华星光电技术有限公司 基于低温多晶硅半导体薄膜晶体管的goa电路
US9407260B2 (en) * 2014-11-03 2016-08-02 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit based on LTPS semiconductor TFT
CN104392701B (zh) * 2014-11-07 2016-09-14 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104376824A (zh) * 2014-11-13 2015-02-25 深圳市华星光电技术有限公司 用于液晶显示的goa电路及液晶显示装置
CN104409057B (zh) * 2014-11-14 2017-09-29 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104505033A (zh) * 2014-12-18 2015-04-08 深圳市华星光电技术有限公司 栅极驱动电路、阵列基板及显示装置
CN104485079B (zh) * 2014-12-31 2017-01-18 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路
CN104766576B (zh) * 2015-04-07 2017-06-27 深圳市华星光电技术有限公司 基于p型薄膜晶体管的goa电路
CN104766581B (zh) * 2015-04-27 2017-05-31 深圳市华星光电技术有限公司 Goa电路修复方法
CN105044946B (zh) 2015-09-09 2018-09-04 京东方科技集团股份有限公司 阵列基板、显示装置及修复方法
CN105118465B (zh) * 2015-09-23 2018-01-30 深圳市华星光电技术有限公司 一种goa电路及其驱动方法、液晶显示器
CN105304044B (zh) * 2015-11-16 2017-11-17 深圳市华星光电技术有限公司 液晶显示设备及goa电路
CN105869593B (zh) * 2016-06-01 2018-03-13 深圳市华星光电技术有限公司 一种显示面板及其栅极驱动电路
CN106128380B (zh) * 2016-08-16 2019-01-01 深圳市华星光电技术有限公司 Goa电路
CN106782358B (zh) * 2016-11-29 2020-01-17 武汉华星光电技术有限公司 一种goa驱动电路
CN106652948B (zh) * 2016-12-27 2019-04-12 深圳市华星光电技术有限公司 一种驱动电路及显示面板
CN106847227B (zh) * 2017-04-17 2018-11-02 深圳市华星光电半导体显示技术有限公司 Goa电路驱动架构
CN107134271B (zh) * 2017-07-07 2019-08-02 深圳市华星光电技术有限公司 一种goa驱动电路
CN107393473B (zh) * 2017-08-25 2018-11-23 深圳市华星光电半导体显示技术有限公司 Goa电路
CN107818770A (zh) * 2017-10-25 2018-03-20 惠科股份有限公司 显示面板的驱动装置及方法
CN107808650B (zh) * 2017-11-07 2023-08-01 深圳市华星光电半导体显示技术有限公司 Goa电路
CN107863077B (zh) * 2017-11-16 2020-07-31 深圳市华星光电半导体显示技术有限公司 一种改善goa电路开机大电流的方法
KR102507830B1 (ko) * 2017-12-29 2023-03-07 엘지디스플레이 주식회사 디스플레이 장치
TWI643173B (zh) * 2018-01-19 2018-12-01 友達光電股份有限公司 閘極驅動裝置
TWI682374B (zh) * 2018-05-28 2020-01-11 友達光電股份有限公司 閘極驅動電路
CN108877633B (zh) * 2018-08-06 2020-11-06 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN109445137B (zh) * 2018-12-25 2020-04-14 惠科股份有限公司 一种显示装置的制造方法、修复方法和显示装置
KR102656012B1 (ko) 2019-03-19 2024-04-11 삼성전자주식회사 Led 디스플레이 패널 및 수리 방법.
CN110189666A (zh) * 2019-05-30 2019-08-30 京东方科技集团股份有限公司 Goa测试电路、阵列基板、显示面板和goa测试方法
TWI721473B (zh) * 2019-06-28 2021-03-11 友達光電股份有限公司 元件基板
CN111403311B (zh) * 2020-04-07 2022-12-06 深圳市华星光电半导体显示技术有限公司 Goa电路、显示面板及修复方法
CN111474782B (zh) * 2020-04-29 2022-08-23 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670953B1 (en) 1998-10-16 2003-12-30 Seiko Epson Corporation Electro-optical device substrate, active matrix substrate and method for inspecting electro-optical device substrate
KR100569276B1 (ko) 2004-10-26 2006-04-10 비오이 하이디스 테크놀로지 주식회사 리페어가 가능한 액정표시장치의 게이트 구동회로
US20070164972A1 (en) 2006-01-18 2007-07-19 Samsung Electronics Co., Ltd. Liquid crystal display and method of repairing the same
US20100201902A1 (en) 2009-02-10 2010-08-12 Je-Hao Hsu Display Device and Repairing Method Therefor
US20110199363A1 (en) 2010-02-17 2011-08-18 Hong-Woo Lee Gate drive circuit and display apparatus having the same
US20140103983A1 (en) 2012-10-11 2014-04-17 Au Optronics Corp. Gate driving circuit
US20140176410A1 (en) 2012-12-26 2014-06-26 Hefei Boe Optoelectronics Technology Co., Ltd. Gate driving circuit, display module and display device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR20040097503A (ko) * 2003-05-12 2004-11-18 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
JP2005031135A (ja) * 2003-07-07 2005-02-03 Mitsubishi Electric Corp 駆動回路およびそれを用いた液晶表示装置
KR20060127316A (ko) * 2005-06-07 2006-12-12 삼성전자주식회사 표시 장치
US8514163B2 (en) * 2006-10-02 2013-08-20 Samsung Display Co., Ltd. Display apparatus including a gate driving part having a transferring stage and an output stage and method for driving the same
WO2009107469A1 (ja) * 2008-02-28 2009-09-03 シャープ株式会社 駆動回路および表示装置
KR101341909B1 (ko) * 2009-02-25 2013-12-13 엘지디스플레이 주식회사 쉬프트 레지스터
TWI414032B (zh) * 2009-06-15 2013-11-01 Au Optronics Corp 驅動電路結構
WO2011007464A1 (ja) * 2009-07-15 2011-01-20 シャープ株式会社 シフトレジスタ
TWI384756B (zh) * 2009-12-22 2013-02-01 Au Optronics Corp 移位暫存器
US8537094B2 (en) * 2010-03-24 2013-09-17 Au Optronics Corporation Shift register with low power consumption and liquid crystal display having the same
US8325127B2 (en) * 2010-06-25 2012-12-04 Au Optronics Corporation Shift register and architecture of same on a display panel
TWI451383B (zh) * 2011-12-05 2014-09-01 Au Optronics Corp 平面顯示器、位移暫存器及其控制方法
CN102779494B (zh) * 2012-03-29 2015-08-05 北京京东方光电科技有限公司 一种栅极驱动电路、方法及液晶显示器
CN102708926B (zh) * 2012-05-21 2015-09-16 京东方科技集团股份有限公司 一种移位寄存器单元、移位寄存器、显示装置和驱动方法
CN103268757B (zh) * 2012-06-29 2016-05-04 上海天马微电子有限公司 一种液晶显示面板的栅极驱动模组及液晶显示面板
CN103077689B (zh) * 2013-01-15 2015-06-03 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路、数据驱动电路及显示器
CN103474038B (zh) * 2013-08-09 2016-11-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器与显示装置
CN103680451B (zh) * 2013-12-18 2015-12-30 深圳市华星光电技术有限公司 用于液晶显示的goa电路及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670953B1 (en) 1998-10-16 2003-12-30 Seiko Epson Corporation Electro-optical device substrate, active matrix substrate and method for inspecting electro-optical device substrate
KR100569276B1 (ko) 2004-10-26 2006-04-10 비오이 하이디스 테크놀로지 주식회사 리페어가 가능한 액정표시장치의 게이트 구동회로
US20070164972A1 (en) 2006-01-18 2007-07-19 Samsung Electronics Co., Ltd. Liquid crystal display and method of repairing the same
US20100201902A1 (en) 2009-02-10 2010-08-12 Je-Hao Hsu Display Device and Repairing Method Therefor
US20110199363A1 (en) 2010-02-17 2011-08-18 Hong-Woo Lee Gate drive circuit and display apparatus having the same
US20140103983A1 (en) 2012-10-11 2014-04-17 Au Optronics Corp. Gate driving circuit
US20140176410A1 (en) 2012-12-26 2014-06-26 Hefei Boe Optoelectronics Technology Co., Ltd. Gate driving circuit, display module and display device

Also Published As

Publication number Publication date
JP6261754B2 (ja) 2018-01-17
US9286847B2 (en) 2016-03-15
JP2017500615A (ja) 2017-01-05
WO2015096246A1 (zh) 2015-07-02
CN103680388B (zh) 2015-11-11
US20150294636A1 (en) 2015-10-15
GB2533540B (en) 2020-06-17
KR20160079044A (ko) 2016-07-05
CN103680388A (zh) 2014-03-26
GB2533540A (en) 2016-06-22

Similar Documents

Publication Publication Date Title
KR101837326B1 (ko) 평판 디스플레이용 리페어러블 goa회로 및 디스플레이 장치
KR101817027B1 (ko) 액정 디스플레이용 goa회로 및 디스플레이 장치
KR101933332B1 (ko) 산화물 반도체 박막 트랜지스터에 의한 goa회로
US10417985B2 (en) Double-side gate driver on array circuit, liquid crystal display panel, and driving method
KR101818384B1 (ko) Goa회로구조
JP6498772B2 (ja) Ｇｏａ回路及び液晶表示装置
JP6216071B2 (ja) 自己修復型ゲート駆動回路
WO2018040321A1 (zh) 一种goa驱动单元及驱动电路
WO2018120330A1 (zh) 栅极驱动电路以及液晶显示装置
WO2018040322A1 (zh) 一种goa驱动单元及驱动电路
US9858880B2 (en) GOA circuit based on oxide semiconductor thin film transistor
US20180190228A1 (en) Goa circuit and liquid crystal display
WO2016173017A1 (zh) 具有正反向扫描功能的goa电路
JP6861279B2 (ja) 駆動回路及び表示パネル
JP2017534924A (ja) 液晶表示用ｇｏａ回路及び液晶表示装置
US9721513B2 (en) NAND gate latched driving circuit and NAND gate latched shift register
CN103680386A (zh) 用于平板显示的goa电路及显示装置
JP6440224B2 (ja) 酸化物半導体薄膜トランジスタに用いる行駆動回路
US8139708B2 (en) Shift register
US10204586B2 (en) Gate driver on array (GOA) circuits and liquid crystal displays (LCDs)
US20180336835A1 (en) Gate driving unit and gate driving circuit
WO2016149994A1 (zh) Pmos栅极驱动电路
WO2020133823A1 (zh) Goa电路
WO2020015111A1 (zh) Goa电路及包括其的显示面板和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant