KR20060127316A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20060127316A
KR20060127316A KR1020050048299A KR20050048299A KR20060127316A KR 20060127316 A KR20060127316 A KR 20060127316A KR 1020050048299 A KR1020050048299 A KR 1020050048299A KR 20050048299 A KR20050048299 A KR 20050048299A KR 20060127316 A KR20060127316 A KR 20060127316A
Authority
KR
South Korea
Prior art keywords
terminal
gate
voltage
terminal connected
switching element
Prior art date
Application number
KR1020050048299A
Other languages
English (en)
Inventor
전형일
장재혁
박대진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050048299A priority Critical patent/KR20060127316A/ko
Priority to JP2006156997A priority patent/JP5154033B2/ja
Priority to US11/449,114 priority patent/US20060274021A1/en
Priority to TW095120197A priority patent/TWI406214B/zh
Priority to CN2006100996319A priority patent/CN1877688B/zh
Publication of KR20060127316A publication Critical patent/KR20060127316A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시 장치에 관한 것으로서, 특히 레이저를 사용하지 않고 게이트선을 수리할 수 있는 표시 장치에 관한 것이다.
이 표시 장치는 스위칭 소자를 각각 포함하는 복수의 화소, 상기 스위칭 소자에 연결되어 있는 게이트선, 그리고 서로 연결되어 있으며 차례대로 출력 신호를 생성하는 복수의 스테이지를 각각 포함하는 제1 및 제2 게이트 구동부를 포함하며, 상기 제1 게이트 구동부의 스테이지 중 어느 하나는 상기 제2 게이트 구동부의 스테이지 중 어느 하나와 동일한 게이트선에 연결되어 있다.
이러한 방식으로, 하나의 게이트선에 동일한 출력을 생성하는 게이트 구동부를 좌우에 두어 레이저를 사용하지 않고 단선된 게이트선을 수리할 수 있다.
표시장치, 수리, 레이저, 스테이지, 중소형, 스위칭소자

Description

표시 장치 {DISPLAY DEVICE}
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 상세하게 설명함으로써 본 발명을 분명하게 하고자 한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개략도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 4는 본 발명의 한 실시예에 따른 게이트 구동부의 블록도이다.
도 5는 도 4에 도시한 게이트 구동부용 시프트 레지스터의 j 번째 스테이지의 회로도의 한 예이다.
도 6은 도 4에 도시한 게이트 구동부의 신호 파형도이다.
<도면 부호에 대한 설명>
3: 액정층 100: 하부 표시판
191: 화소 전극 200: 상부 표시판
230: 색 필터 270: 공통 전극
300: 액정 표시판 조립체
400, 400RM, 400LM, 400S: 게이트 구동부
500: 데이터 구동부 600: 신호 제어부
650: 주 FPC 660: 입력부
680: 보조 FPC 690: 개구부
700: 통합 칩 800: 계조 전압 생성부
R, G, B: 입력 영상 데이터 DE: 데이터 인에이블 신호
MCLK: 메인 클록 Hsync: 수평 동기 신호
Vsync: 수직 동기 신호 CONT1: 게이트 제어 신호
CONT2: 데이터 제어 신호 DAT: 출력 영상 신호
PX: 화소 CLC: 액정 축전기
CST: 유지 축전기 Q: 스위칭 소자
STV: 주사 시작 신호 CLK1, CLK2: 제1 및 제2 클록 신호
S: 세트 단자 R: 리세트 단자
GV: 게이트 전압 단자 OUT1, OUT2: 출력 단자
op: 단선 부위
본 발명은 표시 장치에 관한 것으로서, 특히 레이저를 사용하지 않고 게이트선을 수리할 수 있는 표시 장치에 관한 것이다.
최근, 무겁고 큰 음극선관(cathode ray tube, CRT)을 대신하여 유기 발광 표시 장치(organic light emitting diode display), 플라스마 표시 장치(plasma display panel, PDP), 액정 표시 장치(liquid crystal display, LCD)와 같은 평판 표시 장치가 활발히 개발 중이다.
PDP는 기체 방전에 의하여 발생하는 플라스마를 이용하여 문자나 영상을 표시하는 장치이며, 유기 발광 표시 장치는 특정 유기물 또는 고분자들의 전계 발광을 이용하여 문자 또는 영상을 표시한다. 액정 표시 장치는 두 표시판의 사이에 들어 있는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.
이러한 표시 장치 중에서, 특히 핸드폰 등에 사용되는 중소형 표시 장치로서 외부와 내부에 각각 표시판부를 구비하는 듀얼 표시 장치가 활발히 개발 중이다.
이러한 듀얼 표시 장치는 내부에 장착되는 주 표시판부, 외부에 장착되는 부 표시판부, 외부로부터의 입력 신호를 전달하는 배선이 구비된 구동 가요성 인쇄 회로막(flexible printed circuit film, FPC), 주 표시판부와 부 표시판부를 연결하는 보조 FPC, 그리고 이들을 제어하기 위한 통합 칩(integrated chip)을 포함한다.
듀얼 표시 장치 중에서 예를 들어 액정 표시 장치와 유기 발광 표시 장치는 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 표시판, 그리고 표시 신호선 중 게이트선에 게이트 온 전압과 게이트 오프 전압을 내보내어 화소의 스위칭 소자를 턴온/오프시키는 게이트 구동부와 표시 신호선 중 데이터선에 데이터 전압을 내보내어 턴온된 스위칭 소자를 통하여 화소에 인가하는 데이터 구동부를 포함하고, 통합 칩은 주 표시판부와 부 표시판부의 게이트 구동부와 데이터 구동부를 제어하기 위한 제어 신호 및 구동 신호를 생성하며, 주로 주 표시판부에 COG(chip on glass) 형태로 장착되어 있다.
한편, 이러한 중소형 표시 장치는 물론 대형 표시 장치에서 원가 절감 등을 위하여 게이트 구동부가 화소의 스위칭 소자와 동일한 공정으로 형성되어 표시판부에 집적되어 있는 경우가 있다.
게이트 구동부는 실질적으로 시프트 레지스터로서 서로 연결되어 있으며 일렬로 배열되어 있는 복수의 스테이지를 포함하고, 첫 번째 스테이지가 주사 시작 신호를 인가받아 게이트 출력을 내보내는 동시에 다음 스테이지에 캐리 출력(carry output)을 내보내어 순차적으로 게이트 출력을 생성한다.
한편, 신호선, 예를 들어 게이트선이 단선 등의 결함이 있는 경우, 이러한 결함을 수리하기 위하여 표시 영역 바깥의 주변 영역에 복수의 수리선을 두고 이 수리선과 단선된 게이트선의 좌우에 연결하여 게이트 신호를 인가한다.
그런데, 중소형 표시 장치의 경우에는 화소의 크기가 작아 육안으로 식별하기 곤란하여 확대경을 사용하여 단선 부위를 찾고 또한 레이저를 조사하여 수리하므로 시간이 많이 걸리는 것은 물론이고, 주변 영역에 둘 수 있는 수리선의 수효에는 한계가 있으므로 단선된 부위가 많을 경우에는 수리가 불가능하다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 레이저를 사용하지 않고 게이트선을 수리할 수 있는 표시 장치를 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 특징에 따른 표시 장치는, 스위칭 소자를 각각 포함하는 복수의 화소, 상기 스위칭 소자에 연결되어 있는 게이트선, 그리고 서로 연결되어 있으며 차례대로 출력 신호를 생성하는 복수의 스테이지를 각각 포함하는 제1 및 제2 게이트 구동부를 포함하며, 상기 제1 게이트 구동부의 스테이지 중 어느 하나는 상기 제2 게이트 구동부의 스테이지 중 어느 하나와 동일한 게이트선에 연결되어 있다.
상기 동일한 게이트선에 연결되어 있는 제1 및 제2 게이트 구동부의 스테이지는 동일한 시간에 출력을 생성할 수 있다.
상기 각 스테이지는 세트 단자, 리세트 단자, 게이트 전압 단자, 제1 및 제2 출력 단자와 제1 및 제2 클록 단자를 가질 수 있다.
상기 각 스테이지는, 상기 제1 클록 단자에 연결되어 있는 제1 단자, 제1 접점에 연결되어 있는 제2 단자, 그리고 상기 제1 출력 단자에 연결되어 있는 제3 단자를 갖는 제1 스위칭 소자,
상기 세트 단자에 공통적으로 연결되어 있는 제1 및 제2 단자와 상기 제1 접점에 연결되어 있는 제3 단자를 갖는 제2 스위칭 소자,
상기 제1 접점에 연결되어 있는 제1 단자, 상기 리세트 단자에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제3 스위칭 소자,
상기 제1 접점에 연결되어 있는 제1 단자, 제2 접점에 연결되어 있는 제2 단 자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제4 스위칭 소자,
상기 제1 출력 단자에 연결되어 있는 제1 단자, 상기 제2 접점에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제5 스위칭 소자,
상기 제1 출력 단자에 연결되어 있는 제1 단자, 상기 제2 클록 단자에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제6 스위칭 소자,
상기 제2 접점에 연결되어 있는 제1 단자, 상기 제1 접점에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제7 스위칭 소자,
상기 제1 클록 단자에 연결되어 있는 제1 단자, 제1 접점에 연결되어 있는 제2 단자, 그리고 상기 제2 출력 단자에 연결되어 있는 제3 단자를 갖는 제8 스위칭 소자,
상기 제2 출력 단자에 연결되어 있는 제1 단자, 상기 제2 클록 단자에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제9 스위칭 소자,
상기 제2 출력 단자에 연결되어 있는 제1 단자, 상기 제2 접점에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제10 스위칭 소자,
상기 제1 클록 단자와 상기 제2 접점 사이에 연결되어 있는 제1 축전기,
상기 제1 접점과 상기 제1 출력 단자 사이에 연결되어 있는 제2 축전기, 그리고
상기 제1 접점과 상기 제2 출력 단자 사이에 연결되어 있는 제3 축전기를 포함할 수 있다.
상기 제1 내지 제10 스위칭 소자는 비정질 규소로 이루어질 수 있다.
상기 표시 장치는, 상기 화소 및 신호선이 구비되어 있는 표시판부를 더 포함하고, 상기 제1 및 제2 게이트 구동부는 상기 표시판부에 집적되어 있을 수 있다.
또한, 상기 표시 장치는, 상기 표시판부에 장착되어 있는 구동 회로 칩을 더 포함할 수 있으며, 상기 화소에 연결되어 있는 데이터선, 데이터 전압을 생성하여 상기 데이터선에 인가하는 데이터 구동부, 그리고 상기 게이트 구동부 및 데이터 구동부를 제어하기 위한 제어 신호를 생성하는 신호 제어부를 더 포함할 수 있다. 이 때, 상기 구동 회로 칩은 상기 데이터 구동부 및 신호 제어부를 포함할 수 있다.
상기 표시 장치는 액정 표시 장치일 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 표시 장치에 대하여 첨부한 도면을 참고로 하여 상세하게 설명하며, 액정 표시 장치를 한 예로 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개략도이며, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
아래에서 게이트 구동부(400)는 특별한 언급한 없으면 게이트 구동부(400RM), 게이트 구동부(400LM) 또는 게이트 구동부(400S)일 수 있다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 표시 장치는 주 표시판부(300M)와 부 표시판부(300S), 주 표시판부(300M)에 부착된 FPC(flexible printed circuit film)(650), 주 표시판부(300M)와 부 표시판부(300S) 사이에 부착된 보조 FPC(680), 그리고 표시판부(300M) 위에 장착된 통합 칩(integration chip)(700)을 포함한다.
FPC(650)는 주 표시판부(300M)의 한 변 부근에 부착되어 있다. 또한, 조립 상태에서 FPC(650)를 접었을 때 주 표시판부(300M)의 일부를 드러내는 개구부(690)를 가지고 있다. 개구부(690)의 아래쪽에는 외부로부터의 신호가 입력되는 입력부 (660)가 구비되어 있으며 기타 입력부(660)와 통합 칩(700), 통합 칩(700)과 주 표시판부(300M)의 전기적 연결을 위한 다수의 신호선(도시하지 않음)을 갖추고 있는데, 이들 신호선은 통합 칩(700)과 연결되는 지점 및 주 표시판부(300M)와 부착되는 지점에서 대체적으로 폭이 넓어져 패드(도시하지 않음)를 이룬다.
보조 FPC(680)는 주 표시판부(300M)의 다른 변과 부 표시판부(300S)의 한 변 사이에 부착되어 있으며, 통합 칩(700)과 부 표시판부(300S)의 전기적 연결을 위한 신호선(SL2, DL)을 구비한다.
각 표시판부(300M, 300S)는 화면을 이루는 표시 영역(310M, 310S)과 주변 영역(320M, 320S)을 포함하고, 주변 영역(320M, 320S)에는 빛을 차단하기 위한 차광층(도시하지 않음)("블랙 매트릭스")이 구비될 수 있다. FPC(650) 및 보조 FPC(680)는 이 차광 영역(320M, 320S)에 부착되어 있다.
도 2에 도시한 것처럼, 각 표시판부(300M, 300S)는 복수의 게이트선(G1-Gn)과 복수의 데이터선(D1-Dm)을 포함하는 복수의 표시 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX), 그리고 게이트선(G1-Gn)에 신호를 공급하는 게이트 구동부(400)를 포함하며, 화소와 표시 신호선(G1-Gn, D1-Dm)의 대부분은 표시 영역(310M, 310S) 내에 위치하고, 게이트 구동부(400M, 400S)는 주변 영역(320M, 320S)에 각각 위치한다. 게이트 구동부(400M, 400S)가 위치한 쪽의 주변 영역(320M, 320S)은 좀더 큰 폭을 갖는다.
또한, 도 1에 도시한 것처럼 주 표시판부(300M)의 데이터선(D1-Dm) 중 일부는 보조 FPC(680)를 통하여 부 표시판부(300S)에 연결되어 있다. 즉, 두 표시판부(300M, 300S)는 데이터선(D1-Dm) 중 일부를 공유하는 형태이며, 도면에는 그 중 하나(DL)를 나타내었다.
상부 표시판(200)은 하부 표시판(100)보다 크기가 작아서 하부 표시판(100)의 일부 영역이 노출되며 이 영역으로 데이터선(D1-Dm)이 연장되어 데이터 구동부(500)와 연결된다. 게이트선(G1-Gn)은 또한 주변 영역(320M, 320S)으로 가려진 영역으로 연장되어 게이트 구동부(400RM, 400LM, 400S)와 연결된다.
표시 신호선(G1-Gn, D1-Dm)은 FPC(650, 680)와 연결되는 지점에서 대체로 폭이 넓어져 패드(도시하지 않음)를 이루며, 표시판부(300M, 300S)와 FPC(650, 680)는 이들 패드의 전기적 접속을 위한 이방성 도전막(도시하지 않음)으로 부착되어 있다.
각 화소(PX), 예를 들면 i번째(i=1, 2, , n) 게이트선(Gi)과 j번째(j=1, 2, , m) 데이터선(Dj)에 연결된 화소(PX)는 신호선(Gi Dj)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 유지 축전기(CST)는 필요에 따라 생략할 수 있다.
스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(Gi)과 연결되어 있고, 입력 단자는 데이터선(Dj)과 연결되어 있으며, 출력 단자는 액정 축전기(CLC) 및 유지 축전기(CST)와 연결되어 있다.
액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있 다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다.
액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(도시하지 않음)가 부착되어 있다.
계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(400RM, 400LM, 400S)는 게이트선(G1-Gn)에 연결되어 스위칭 소자(Q)를 턴온시킬 수 있는 게이트 온 전압(Von)과 스위칭 소자(Q)를 턴오프시킬 수 있는 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다. 여기서, 게이트 구동부(400RM, 400LM, 400S)는 화소의 스위칭 소자(Q)와 동일한 공정으로 형성되어 집적되어 있으며, 신호선(SL1, SL2)을 통하여 통합 칩(700)과 각각 연결되어 있다.
여기서, 주 표시판부(300M)의 게이트 구동부(400RM, 400LM)는 좌우에 배치되어 통합 칩(700)으로부터 동일한 신호를 인가받아 동일한 동작을 행하며, 동일한 게이트선(G1-Gn)에 연결되어 있다. 부 표시판(300S)에도 게이트 구동부(400S)가 오른쪽에 배치될 수 있다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D1-Dm)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.
통합 칩(700)은 연결부(660)와 FPC(650)에 구비된 신호선을 통하여 외부의 신호를 입력받고 처리한 신호를 주 표시판부(300M)의 주변 영역(320M)과 보조 FPC(680)에 구비된 배선을 통하여 주 표시판부(300M) 및 부 표시판부(300S)에 공급함으로써 이들을 제어하는데, 도 2에 도시한 계조 전압 생성부(800), 데이터 구동부(500) 및 신호 제어부(600) 등을 포함한다.
그러면 이러한 액정 표시 장치의 표시 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입 력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.
화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.
1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).
그러면 본 발명의 한 실시예에 따른 표시 장치에 대하여 도 4 내지 도 6을 참고로 하여 상세히 설명한다.
도 4는 본 발명의 한 실시예에 따른 게이트 구동부의 블록도이다. 도 5는 도 4에 도시한 게이트 구동부용 시프트 레지스터의 j 번째 스테이지의 회로도의 한 예이며, 도 6은 도 4에 도시한 게이트 구동부의 신호 파형도이다.
도 4에 도시한 게이트 구동부(400L, 400R)는 좌우에 일렬로 배열되어 있으며 게이트선(G1-Gn)에 각각 연결되어 있는 복수의 스테이지(410L, 410R)를 포함하는 시프트 레지스터로서, 주사 시작 신호(STV), 복수의 클록 신호(CLK1, CLK2) 및 게이트 오프 전압(Voff)이 각각 입력된다.
각 스테이지(410L, 410R)는 세트 단자(S), 게이트 전압 단자(GV), 한 쌍의 클록 단자(CK1, CK2), 리세트 단자(R), 그리고 게이트 출력 단자(OUT1) 및 캐리 출력 단자(OUT2)를 가지며, 두 출력 단자(OUT1, OUT2)는 각각 버퍼(BF1, BF2)에 각각 연결되어 있다.
각 스테이지, 예를 들면 왼쪽 또는 오른쪽에 위치한 j번째 스테이지(STj)의 세트 단자(S)에는 전단 스테이지[ST(j-1)]의 캐리 출력, 즉 전단 캐리 출력[Cout(j-1)]이, 리세트 단자(R)에는 후단 스테이지[ST(j+1)]의 캐리 출력, 즉 후단 캐리 출력[Cout(j+1)]이 입력되고, 클록 단자(CK1, CK2)에는 클록 신호(CLK1, CLK2)가 입력되며, 게이트 전압 단자(GV)에는 게이트 오프 전압(Voff)이 입력된다. 두 개의 출력 단자(OUT1, OUT2)는 게이트 버퍼(BUF) 및 캐리 버퍼(CARRY)를 통하여 게이트 출력[Gout(N)]과 캐리 출력[Cout(N)]을 각각 내보낸다. 게이트 출력 [Gout(j)]은 이에 연결되어 있는 게이트선(G1-Gn)으로 출력되며, 캐리 출력[Cout(j)]은 전단 및 후단 스테이지[ST(j-1), ST(j+1)]로 출력된다.
단, 첫 번째 스테이지(ST1)에는 전단 게이트 출력 대신 주사 시작 신호(STV)가 입력된다. j 번째 스테이지[ST(j)]의 클록 단자(CK1)에 클록 신호(CLK1)가, 클록 단자(CK2)에 클록 신호(CLK2)가 입력되는 경우, 이에 인접한 (j-1)번째 및 (j+1)번째 스테이지[ST(j-1), ST(j+1)]의 클록 단자(CK1)에는 클록 신호(CLK2)가, 클록 단자(CK2)에는 클록 신호(CLK1)가 입력된다.
각 클록 신호(CLK1, CLK2)는 화소의 스위칭 소자(Q)를 구동할 수 있도록 전압 레벨이 하이인 경우는 게이트 온 전압(Von)과 같고 로우인 경우는 게이트 오프 전압(Voff)과 같은 것이 바람직하다. 도 6에 도시한 바와 같이 각 클록 신호(CLK1, CLK2)는 듀티비가 50%이고 두 클록 신호(CLK1, CLK2)의 위상차는 180°일 수 있다.
도 5를 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부(400)의 각 스테이지, 예를 들면 j 번째 스테이지는 복수의 NMOS 트랜지스터(T1-T10)와 축전기(C1-C3)를 포함한다. 그러나 NMOS 트랜지스터 대신 PMOS 트랜지스터를 사용할 수도 있다. 또한, 축전기(C1-C3)는 실제로, 공정시에 형성되는 게이트와 드레인/소스간 기생 용량(parasitic capacitance)일 수 있다.
트랜지스터(T1)는 클록 단자(CK1)와 출력단(OUT1) 사이에 연결되어 있으며, 제어 단자는 접점(J1)에 연결되어 있다.
트랜지스터(T2)의 입력 단자와 제어 단자는 세트 단자(S)에 공통적으로 연결 되어 있으며, 출력 단자는 접점(J1)에 연결되어 있다.
트랜지스터(T3, T4)는 접점(J1)과 게이트 전압 단자(GV) 사이에 병렬로 연결되어 있으며, 트랜지스터(T3)의 제어 단자는 리세트 단자(R)에 연결되어 있고, 트랜지스터(T4)의 제어 단자는 접점(J2)에 연결되어 있다.
트랜지스터(T5, T6)는 출력단(OUT1)과 게이트 전압 단자(GV) 사이에 병렬로 연결되어 있으며, 트랜지스터(T5)의 제어 단자는 접점(J2)에, 트랜지스터(T6)의 제어 단자는 클록 단자(CK2)에 연결되어 있다.
트랜지스터(T7)는 접점(J2)과 게이트 전압 단자(GV) 사이에 연결되어 있으며, 제어 단자는 접점(J1)에 연결되어 있다.
트랜지스터(T8)는 클록 단자(CK1)와 출력단(OUT2) 사이에 연결되어 있으며, 제어 단자는 접점(J1)에 연결되어 있다.
트랜지스터(T9, T10)는 출력단(OUT2)과 게이트 전압 단자(GV) 사이에 병렬로 연결되어 있으며, 트랜지스터(T9)의 제어 단자는 클록 단자(CK2)에, 트랜지스터(T10)의 제어 단자는 접점(J2)에 연결되어 있다.
축전기(C1)는 클록 단자(CK1)와 접점(J2) 사이에, 축전기(C2)는 접점(J1)과 출력단(OUT1) 사이에, 그리고 축전기(C3)는 접점(J1)과 출력단(OUT2) 사이에 연결되어 있다.
그러면 이러한 스테이지의 동작에 대하여 j번째 스테이지(STj)를 예를 들어 설명한다.
설명의 편의를 위하여 클록 신호(CLK1, CLK2)의 하이 레벨에 해당하는 전압 을 고전압이라 하고, 클록 신호(CLK1, CLK2)의 로우 레벨에 해당하는 전압의 크기는 게이트 오프 전압(Voff)과 동일하고 이를 저전압이라 한다.
먼저, 클록 신호(CLK2) 및 전단 게이트 출력[Gout(j-1)]이 하이가 되면, 트랜지스터(T2, T6, T9)가 턴온된다. 그러면 트랜지스터(T2)는 고전압을 접점(J1)으로 전달하여 트랜지스터(T7)를 턴온시킨다. 트랜지스터(T6, T9)는 저전압을 각각 출력단(OUT1, OUT2)으로 전달하며, 턴온된 트랜지스터(T7)는 저전압을 접점(J2)으로 전달한다. 이로 인해, 트랜지스터(T1, T8)가 턴온되어 클록 신호(CLK1)가 출력단(OUT1, OUT2)으로 출력되는데, 이 때 클록 신호(CLK1)가 저전압이므로, 게이트 출력[Gout(j)] 및 캐리 출력[Cout(j)]은 저전압이 된다. 이와 동시에, 축전기(C1)는 양단의 전압이 동일하여 충전이 이루어지지 않는 반면, 축전기(C2, C3)는 고전압과 저전압의 차에 해당하는 크기의 전압을 충전한다.
이 때, 클록 신호(CLK1) 및 후단 캐리 출력[Cout(j+1)]은 로우이고 접점(J2) 또한 로우이므로, 이에 제어 단자가 연결되어 있는 트랜지스터(T3, T4, T5, T10)는 모두 오프 상태이다.
이어, 클록 신호(CLK2) 및 전단 캐리 출력[Cout(j-1)]이 로우가 되면 트랜지스터(T6, T9) 및 트랜지스터(T2)가 턴오프된다. 이에 따라, 접점(J2)에 일단이 연결되어 있는 두 축전기(C2, C3)가 부유 상태가 되어 트랜지스터(T1, T8)는 턴온 상태를 유지한다.
이 때, 클록 신호(CLK1)가 하이가 되므로 두 출력단(OUT1, OUT2)의 전압은 하이로 바뀌고 접점(J1)의 전위는 축전기(C2, C3)에 의하여 고전압만큼 전위가 더 상승한다. 도 6에는 이전 전압과 동일한 것으로 나타내었지만, 실제로는 고전압만큼 더 상승한다.
이 때, 후단 캐리 출력[Cout(j+1)] 및 접점(J2)이 로우이므로 트랜지스터(T5, T6, T9, T10) 또한 턴오프 상태이다. 따라서, 두 출력단(OUT1, OUT2)은 클록 신호(CLK1)에만 연결되고 저전압과는 차단되어 고전압을 내보낸다.
한편, 축전기(C1)는 양단의 전위차에 해당하는 전압을 충전한다.
이어, 후단 캐리 출력[Cout(j+1)] 및 클록 신호(CLK2)가 하이가 되고 클록 신호(CLK1)가 로우가 되면, 트랜지스터(T3)가 턴온되어 접점(J1)으로 저전압을 전달한다. 이에 따라, 접점(J1)에 제어 단자가 연결되어 있는 트랜지스터(T7)가 턴오프되어 축전기(C1)가 부유 상태가 되고, 접점(J2)은 이전 전압인 저전압을 유지한다. 이 때, 클록 신호(CLK1)가 로우이므로 축전기(C1) 양단의 전압은 0V가 된다.
이와 동시에, 두 출력단(OUT1, OUT2)은 트랜지스터(T1, T8)가 각각 턴오프되어 클록 신호(CLK1)와 연결이 차단되는 반면, 트랜지스터(T6, T9)가 턴온되어 저전압에 각각 연결되므로 저전압을 내보낸다.
다음, 클록 신호(CLK1)가 하이가 되면, 축전기(C1)의 일단의 전압이 고전압으로 바뀌면서 축전기(C1)의 타단, 즉 접점(J2)의 전압도 고전압으로 바뀌어 축전기(C1)의 양단 전압을 0V로 유지한다. 이에 따라, 트랜지스터(T4)가 턴온되면서 접점(J1)으로 저전압을 전달하므로 두 트랜지스터(T1, T8)는 계속하여 턴오프 상태 를 유지하고, 두 트랜지스터(T5, T10)가 턴온되어 저전압을 각각 두 출력단(OUT1, OUT2)으로 전달하므로 출력단(OUT1, OUT2)은 저전압을 계속해서 내보낸다.
이후에는 전단 캐리 출력[Cout(j-1)]이 하이가 될 때까지 접점(J1)의 전압은 저전압을 유지하며, 접점(J2)의 전압은 축전기(C1)로 인해 클록 신호(CLK1)와 동기되어 변한다. 따라서, 출력단(OUT1, OUT2)은 클록 신호(CLK1)가 하이이고 클록 신호(CLK2)가 로우일 때는 트랜지스터(T5, T10)를 저전압과 연결되고, 그 반대의 경우에는 트랜지스터(T6, T9)를 통하여 저전압과 연결된다.
이러한 방식으로, 각 스테이지(410L, 410R)는 전단 캐리 신호[Cout(j-1)] 및 후단 캐리 신호[Cout(j+1)]에 기초하고 클록 신호(CLK1, CLK2)에 동기하여 게이트 신호[Gout(j)]를 생성한다.
한편, 도 4를 다시 참고하면, 왼쪽에 위치한 게이트 구동부(400L)와 오른쪽에 위치한 게이트 구동부(400R)는 서로 대칭을 이루면서 배치되어 있으며, 왼쪽에 위치한 게이트 구동부(400L)의 각 스테이지(410L)는 마주보는 오른쪽 게이트 구동부(400R)의 각 스테이지(410R)와 동일한 게이트선(G1-Gj+1)에 연결되어 있다.
이 때, 예를 들어, 도 4에 나타낸 것처럼, 세 번째 게이트선(G3)과 (j+1)번째 게이트선(Gj+1)이 단선된 경우, 단선 부위(op)를 중심으로 좌우에서 동일한 신호가 인가되는 것을 알 수 있다.
따라서, 게이트선(G1-Gn)의 수리를 위한 별도의 공정, 즉 레이저를 사용한 수리를 필요로 하지 않는다. 이로 인해, 수리선 이상의 게이트선(G1-Gn)이 단선되더라도, 예를 들어 모든 게이트선(G1-Gn)이 단선되더라도 수리가 가능하다. 따라서, 수리에 드는 시간 및 비용을 절약할 수 있고, 생산성을 향상시킬 수 있다.
또한, 기판이 유리가 아닌 재질, 예를 들어 플라스틱을 사용하는 경우에는 레이저 조사를 통한 수리가 용이하지 않으리라 예상되는데, 본 발명에 따르면 이러한 문제를 해결할 수 있다.
앞에서 설명한 것처럼, 하나의 게이트선(G1-Gn)에 동일한 출력을 생성하는 게이트 구동부(400L, 400R)를 좌우에 두어 레이저를 사용하지 않고 단선된 게이트선(G1-Gn)을 수리할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. 스위칭 소자를 각각 포함하는 복수의 화소,
    상기 스위칭 소자에 연결되어 있는 게이트선, 그리고
    서로 연결되어 있으며 차례대로 출력 신호를 생성하는 복수의 스테이지를 각각 포함하는 제1 및 제2 게이트 구동부
    를 포함하며,
    상기 제1 게이트 구동부의 스테이지 중 어느 하나는 상기 제2 게이트 구동부의 스테이지 중 어느 하나와 동일한 게이트선에 연결되어 있는
    표시 장치.
  2. 제1항에서,
    상기 동일한 게이트선에 연결되어 있는 제1 및 제2 게이트 구동부의 스테이지는 동일한 시간에 출력을 생성하는 표시 장치.
  3. 제2항에서,
    상기 각 스테이지는 세트 단자, 리세트 단자, 게이트 전압 단자, 제1 및 제2 출력 단자와 제1 및 제2 클록 단자를 갖는 표시 장치.
  4. 제3항에서,
    상기 각 스테이지는
    상기 제1 클록 단자에 연결되어 있는 제1 단자, 제1 접점에 연결되어 있는 제2 단자, 그리고 상기 제1 출력 단자에 연결되어 있는 제3 단자를 갖는 제1 스위칭 소자,
    상기 세트 단자에 공통적으로 연결되어 있는 제1 및 제2 단자와 상기 제1 접점에 연결되어 있는 제3 단자를 갖는 제2 스위칭 소자,
    상기 제1 접점에 연결되어 있는 제1 단자, 상기 리세트 단자에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제3 스위칭 소자,
    상기 제1 접점에 연결되어 있는 제1 단자, 제2 접점에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제4 스위칭 소자,
    상기 제1 출력 단자에 연결되어 있는 제1 단자, 상기 제2 접점에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제5 스위칭 소자,
    상기 제1 출력 단자에 연결되어 있는 제1 단자, 상기 제2 클록 단자에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제6 스위칭 소자,
    상기 제2 접점에 연결되어 있는 제1 단자, 상기 제1 접점에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제7 스위칭 소자,
    상기 제1 클록 단자에 연결되어 있는 제1 단자, 제1 접점에 연결되어 있는 제2 단자, 그리고 상기 제2 출력 단자에 연결되어 있는 제3 단자를 갖는 제8 스위칭 소자,
    상기 제2 출력 단자에 연결되어 있는 제1 단자, 상기 제2 클록 단자에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제9 스위칭 소자,
    상기 제2 출력 단자에 연결되어 있는 제1 단자, 상기 제2 접점에 연결되어 있는 제2 단자, 그리고 상기 게이트 오프 전압 단자에 연결되어 있는 제3 단자를 갖는 제10 스위칭 소자,
    상기 제1 클록 단자와 상기 제2 접점 사이에 연결되어 있는 제1 축전기,
    상기 제1 접점과 상기 제1 출력 단자 사이에 연결되어 있는 제2 축전기, 그리고
    상기 제1 접점과 상기 제2 출력 단자 사이에 연결되어 있는 제3 축전기
    를 포함하는
    표시 장치.
  5. 제4항에서,
    상기 제1 내지 제10 스위칭 소자는 비정질 규소로 이루어지는 표시 장치.
  6. 제5항에서,
    상기 화소 및 신호선이 구비되어 있는 표시판부를 더 포함하고,
    상기 제1 및 제2 게이트 구동부는 상기 표시판부에 집적되어 있는
    표시 장치.
  7. 제6항에서,
    상기 표시판부에 장착되어 있는 구동 회로 칩을 더 포함하는 표시 장치.
  8. 제7항에서,
    상기 화소에 연결되어 있는 데이터선,
    데이터 전압을 생성하여 상기 데이터선에 인가하는 데이터 구동부, 그리고
    상기 게이트 구동부 및 데이터 구동부를 제어하기 위한 제어 신호를 생성하는 신호 제어부
    를 더 포함하는 표시 장치.
  9. 제8항에서,
    상기 구동 회로 칩은 상기 데이터 구동부 및 신호 제어부를 포함하는 표시 장치.
  10. 제9항에서,
    상기 표시 장치는 액정 표시 장치인 표시 장치.
KR1020050048299A 2005-06-07 2005-06-07 표시 장치 KR20060127316A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050048299A KR20060127316A (ko) 2005-06-07 2005-06-07 표시 장치
JP2006156997A JP5154033B2 (ja) 2005-06-07 2006-06-06 表示装置
US11/449,114 US20060274021A1 (en) 2005-06-07 2006-06-07 Display device
TW095120197A TWI406214B (zh) 2005-06-07 2006-06-07 顯示器裝置
CN2006100996319A CN1877688B (zh) 2005-06-07 2006-06-07 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050048299A KR20060127316A (ko) 2005-06-07 2005-06-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20060127316A true KR20060127316A (ko) 2006-12-12

Family

ID=37510101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050048299A KR20060127316A (ko) 2005-06-07 2005-06-07 표시 장치

Country Status (2)

Country Link
KR (1) KR20060127316A (ko)
CN (1) CN1877688B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423235B1 (ko) * 2008-01-04 2014-07-25 삼성디스플레이 주식회사 화소 구동 회로 및 이를 갖는 표시 장치
KR101428713B1 (ko) * 2006-12-11 2014-09-30 삼성디스플레이 주식회사 게이트 구동 회로 및 그것을 사용하는 액정 표시 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409055B (zh) * 2007-10-09 2013-02-06 奇美电子股份有限公司 平面显示器及其驱动方法
JP2011164328A (ja) * 2010-02-09 2011-08-25 Sony Corp 表示装置および電子機器
CN103295643B (zh) * 2012-12-21 2017-10-24 上海中航光电子有限公司 移位寄存器
CN103680388B (zh) * 2013-12-26 2015-11-11 深圳市华星光电技术有限公司 用于平板显示的可修复的goa电路及显示装置
CN104318890A (zh) * 2014-11-18 2015-01-28 合肥鑫晟光电科技有限公司 一种阵列基板及其驱动方法、显示装置
KR102581490B1 (ko) * 2016-08-30 2023-09-21 삼성디스플레이 주식회사 표시 장치
CN110133927A (zh) * 2019-04-30 2019-08-16 深圳市华星光电半导体显示技术有限公司 显示面板及其修复方法
CN111445828A (zh) * 2020-04-20 2020-07-24 深圳市华星光电半导体显示技术有限公司 显示驱动电路及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW277129B (ko) * 1993-12-24 1996-06-01 Sharp Kk
JP3822060B2 (ja) * 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
KR100951357B1 (ko) * 2003-08-19 2010-04-08 삼성전자주식회사 액정 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101428713B1 (ko) * 2006-12-11 2014-09-30 삼성디스플레이 주식회사 게이트 구동 회로 및 그것을 사용하는 액정 표시 장치
KR101423235B1 (ko) * 2008-01-04 2014-07-25 삼성디스플레이 주식회사 화소 구동 회로 및 이를 갖는 표시 장치

Also Published As

Publication number Publication date
CN1877688A (zh) 2006-12-13
CN1877688B (zh) 2010-09-01

Similar Documents

Publication Publication Date Title
KR101152129B1 (ko) 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
TWI406214B (zh) 顯示器裝置
KR101143004B1 (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
JP5661156B2 (ja) 液晶表示装置とその駆動方法
KR101623593B1 (ko) 액정표시장치
KR20060127316A (ko) 표시 장치
KR101090255B1 (ko) 표시 장치용 표시판 및 표시 장치의 검사 방법
US20050041006A1 (en) Liquid crystal display apparatus and driving method thereof
KR20080030212A (ko) 표시 장치의 구동 장치
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
KR20070075584A (ko) 액정 표시 장치
KR20070013013A (ko) 표시 장치
KR20080028079A (ko) 액정 표시 장치
KR20070040505A (ko) 표시 장치 및 이의 검사 방법
KR20080106640A (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
US20080024471A1 (en) Driving apparatus for display device and display device including the same
KR20060088975A (ko) 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
KR101337258B1 (ko) 액정 표시 장치
KR20070093540A (ko) 표시 장치
KR20080075612A (ko) 표시 장치
KR20080057442A (ko) 액정 표시 장치
KR20070020746A (ko) 표시 장치
KR20070094263A (ko) 액정 표시 장치
KR20050102704A (ko) 수리 수단을 가지는 표시 장치
KR20060022498A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application