TWI571057B

TWI571057B - 移位暫存電路

Info

Publication number: TWI571057B
Application number: TW105108998A
Authority: TW
Inventors: 鄭詩婷; 陳冠宇
Original assignee: 友達光電股份有限公司
Priority date: 2016-03-23
Filing date: 2016-03-23
Publication date: 2017-02-11
Also published as: TW201735543A; CN105825828B; CN105825828A

Description

移位暫存電路

本發明係關於一種移位暫存電路，特別是一種適用於觸控顯示裝置的移位暫存電路及驅動方法。

在目前的顯示面板技術中，大多採用移位暫存電路（shift register）作為液晶顯示的驅動元件，以致於現在的顯示面板可以符合降低生產成本、提升品質及縮短生產週期等生產因素上的考量。

移位暫存電路中通常具有多級移位暫存器，移位暫存器用以在一個畫面週期中輸出掃描訊號來驅動畫素單元，以將資料電壓寫入被驅動的畫素單元中。每一級移位暫存器除了依據時脈訊控制器提供的時脈訊號來決定是否輸出掃描訊號驅動畫素單元外，移位暫存器亦依據其他級移位暫存器輸出的掃描訊號來控制輸出。然而，當本級移位暫存器接收到另一級移位暫存器的掃描訊號以進行輸出掃描訊號時，另一級移位暫存器通常已完成驅動，而停止輸出掃描訊號至畫素電路，或輸出的掃描訊號已經改變電壓位準。此時，本級移位暫存器就可能會受到另一級移位暫存器的掃描訊號影響，而未正確地輸出掃描訊號。

本發明在於提供一種移位暫存電路，藉以減少移位暫存器可能會受到其他級移位暫存器的影響，而未正確地輸出掃描訊號的問題。

本發明所揭露的移位暫存電路具有多級移位暫存器，每一級移位暫存器具有輸入模組、上拉模組及第一下拉模組。輸入模組電性連接第一節點，且具有輸入單元、第一控制單元及第二控制單元。輸入單元電性連接第一節點，用以依據第二節點的電壓位準，提供控制訊號至第一節點。第一控制單元電性連接第二節點，用以依據控制訊號調整第二節點的電壓位準。第二控制單元電性連接第二節點，用以依據第一時脈訊號調整第二節點的電壓位準。上拉模組電性連接第一節點，接收第一時脈訊號，用以依據第一節點的電壓上拉輸出節點的電壓位準。第一下拉模組電性連接輸出節點，用以依據第一下拉訊號，下拉輸出節點的電壓位準。

根據上述本發明所揭露的移位暫存電路具有多級移位暫存器，每一級移位暫存器具有輸入模組、上拉模組及第一下拉模組。輸入模組具有第一開關單元、第二開關單元及第三開關單元。第一開關單元的第一端電性連接第一節點，第一開關單元的第二端電性連接控制訊號端，第一開關單元的控制端電性連接第二節點。第一開關單元依據第二節點的電壓位準，導通第一節點與控制訊號端。第二開關單元的第一端電性連接第二節點，第二開關單元的第二端及控制端電性連接控制訊號端，第二開關單元依據控制訊號端的電壓位準，導通第二節點與控制訊號端。第三開關單元的第一端電性連接參考訊號端，第三開關單元的第二端電性連接第二節點，第三開關的控制端電性連接第一時脈訊號端，第三開關單元依據第一時脈訊號端的電壓位準，導通第二節點與參考訊號端。上拉模組電性連接第一時脈訊號端、第一節點及輸出節點，用以依據第一節點的電壓位準，導通第一時脈訊號端與輸出節點。第一下拉模組電性連接輸出節點及參考訊號端，用以依據第一下拉訊號，導通輸出節點與參考訊號端。

本發明所揭露的移位暫存電路，藉由輸入模組中的第一控制單元及第二控制單元來控制第二節點的電壓位準，並令輸入單元依據第二節點的電壓位準，將其他級移位暫存器輸出的訊號輸入本級移位暫存器中，使得當本級移位暫存器開始執行輸出掃描訊號時，輸入單元能截止本級移位暫存器接收其他級移位暫存器的傳輸路徑，以避免其他級移位暫存器輸出的訊號影響本級移位暫存器，藉以解決本級移位暫存器會受到其他級移位暫存器的影響的問題，減少移位暫存器未正確地輸出掃描訊號的可能性。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參照圖1，圖1根據本發明一實施例所繪示之移位暫存電路的示意圖。如圖1所示，移位暫存電路10具有多級移位暫存器，移位暫存電路10接收時脈控制器12提供的起始訊號ST及時脈訊號HC，使每一級移位暫存器依序地產生掃描訊號G(n)，以依序地驅動畫素電路11中的畫素單元，使畫素單元寫入資料訊號D1～Dm。移位暫存電路10中的每一級移位暫存器至少具有輸入模組、上拉模組及下拉模組，且輸入模組至少具有輸入單元、第一控制單元及第二控制單元，以下將說明移位暫存器的多種實施例。

請參照圖2，圖2係根據本發明一實施例所繪示之移位暫存器的示意圖。如圖2所示，移位暫存器20具有輸入模組21、上拉模組23及第一下拉模組25。輸入模組21電性連接第一節點a1，且具有輸入單元211、第一控制單元212及第二控制單元213。輸入單元211電性連接第一節點a1，用以依據第二節點a2的電壓位準，提供掃描訊號G(n-2)至第一節點a1。第一控制單元212電性連接第二節點a2，用以依據掃描訊號G(n-2)調整第二節點a2的電壓位準。第二控制單元213電性連接第二節點a2，用以依據第一時脈訊號HC(m)調整第二節點a2的電壓位準。上拉模組23電性連接第一節點a1，且接收第一時脈訊號HC(m)，用以依據第一節點a1的電壓，上拉輸出節點out的電壓位準。第一下拉模組25電性連接輸出節點out，用以依據第一下拉訊號，下拉輸出節點out的電壓位準。

於一個實施例中，輸入單元211、第一控制單元212及第二控制單元213以電晶體實現。輸入單元211的第一端電性連接第一節點a1，輸入單元211的第二端電性連接第(n-2)級移位暫存器的輸出節點，輸入單元211的控制端電性連接第二節點a2。第一控制單元212的第一端電性連接第二節點a2，第一控制單元212的第二端及控制端電性連接第(n-2)級移位暫存器的輸出節點。第二控制單元213的第一端電性連接參考訊號端，以接收參考訊號端的參考訊號VSS。第二控制單元213的第二端電性連接第二節點a2，第二控制單元213的控制端電性連接第一時脈訊號端，以接收第一時脈訊號端的第一時脈訊號HC(m)。

移位暫存器20的運作方式如圖3所示，於時間區間t1中，第(n-2)級移位暫存器輸出掃描訊號G(n-2)，並提供至第一控制單元212的第二端及控制端。第一控制單元212的第二端和控制端電性連接，以二極體連接形式（diode-connected）將掃描訊號G(n-2)提供至第二節點a2，第二節點a2的電壓時序圖如電壓Va2所示。當第二節點a2的電壓位準提升時，輸入單元211導通，掃描訊號G(n-2)被提供至第一節點a1，第一節點a1的電壓時序圖如電壓Va1所示。當第一節點a1的電壓位準提升時，上拉模組23依據第一節點a1的電壓位準導通，此時，第一時脈訊號HC(m)被提供至輸出節點out，輸出節點out上的電壓即為掃描訊號G(n)。

於時間區間t2中，當第一時脈訊號HC(m)的電壓位準提升，第一節點a1的電壓位準受到上拉模組23的寄生電容耦合而提升電壓位準。第一時脈訊號HC(m)被提供至輸出節點out，輸出節點out的電壓位準提升。第n級移位暫存器輸出掃描訊號G(n)。第二控制單元213依據第一時脈訊號HC(m)的電壓位準導通，參考訊號端的參考訊號VSS被提供至第二節點a2，亦即第二節點a2的電壓位準下降，輸入單元211截止，第一節點a1與第(n-2)級移位暫存器的輸出節點不導通，第一節點a1不被提供掃描訊號G(n-2)。此時，第一節點a1的電壓位準不會受到掃描訊號G(n-2)的影響，也就是說，於時間區間t2中，雖然掃描訊號G(n-2)電壓位準下降，透過輸入單元211的截止，第一節點a1的電壓位準不會再隨著掃描訊號G(n-2)的電壓位準下降，藉以解決第n級移位暫存器以往會受到其他級移位暫存器的掃描訊號影響，而未能正確地輸出掃描訊號的問題。

於時間區間t3中，當第一時脈訊號H(m+2)的電壓位準上升，第n+2級移位暫存器開始輸出掃描訊號G(n+2)時，第一下拉模組25依據第一下拉訊號HC(m+2)，導通輸出節點out和參考電壓端，提供參考電壓VSS至輸出節點out，以下拉輸出節點out的電壓位準。

於圖2及圖3所示的實施例中，輸入單元211的第二端和第一控制單元212的第二端及控制端所接收的控制訊號，係以第(n-2)級移位暫存器的輸出節點輸出的掃描訊號G(n-2)為例。於其他實施例中，控制訊號亦可以是其他級移位暫存器輸出的時脈訊號、掃描訊號或其他合適的訊號。此外，於圖2中，第一下拉模組25所依據的第一下拉訊號係由時脈控制器輸出的時脈訊號，亦即相同於其他級移位暫存器的第一時脈訊號，如第n+2級移位暫存器的第一時脈訊號HC(m+2)。當第一下拉模組25所依據的第一下拉訊號係第一時脈訊號HC(m+2)時，可以縮短掃描訊號G(n)的電壓位準下降時間（falling time），亦可以避免應力（Stress）的狀況。於其他實施例中，第一下拉模組25亦可以依據其他級移位暫存器的輸出節點輸出的掃描訊號來下拉輸出節點out的電壓位準，例如依據第n-2級移位暫存器輸出的掃描訊號G(n-2)或其他合適的訊號，本實施例不予限制。

於其他實施例中，輸入模組21和上拉模組26之間可以更設置有其他補償電壓的電路結構，據以補償第一節點a1的電壓位準，使得移位暫存器能夠正確地輸出掃描訊號，本實施例不予限制。

接下來，請參照圖4，圖4係根據本發明另一實施例所繪示之移位暫存器的示意圖，如圖4所示，移位暫存器30具有輸入模組31、上拉模組32、第一下拉模組33、第二下拉模組34、輔助下拉模組35及下拉控制模組36。輸入模組31、上拉模組32、第一下拉模組33與前述實施例大致上相同，不再加以贅述。當第二下拉模組34以電晶體實現時，第二下拉模組34的第一端電性連接第一節點b1，第二下拉模組34的第二端電性連接參考電壓端，第二下拉模組34的控制端電性連接其他級移位暫存器的輸出節點，如第n+4級移位暫存器的輸出節點，以依據第n+4級移位暫存器輸出的掃描訊號G(n+4)，下拉第一節點b1的電壓位準。

輔助下拉模組35及下拉控制模組36，輔助下拉模組35以電晶體實現時，輔助下拉模組35的第一端電性連接第一節點b1，輔助下拉模組35的第二端電性連接參考電壓端，輔助下拉模組35的控制端電性連接下拉控制模組36。輔助下拉模組35依據第三節點b3的電壓位準下拉第一節點b1的電壓位準。第三節點b3介於輔助下拉模組35及下拉控制模組36之間。

下拉控制模組36具有開關單元361、開關單元362及開關單元363，開關單元361的第一端和控制端接收第一時脈訊號HC(m-1)，開關單元361的第二端電性連接開關單元362的控制端，開關單元362的第一端電性連接開關單元361的第一端，開關單元362的第二端電性連接第三節點b3，開關單元363的第一端電性連接第三節點b3，開關單元363的第二端電性連接參考電壓端，開關單元363的控制端接收第一節點b1的電壓。具體來說，當第一節點b1的電壓位準上升時，提供參考電壓VSS至第三節點b3，輔助下拉模組35截止。當第一時脈訊號HC(m-1)電壓位準上升，第三節點b3的電壓位準隨之上升，此時，輔助下拉模組35導通，提供參考電壓訊號VSS至第一節點b1，第一節點b1的電壓位準下降。

於本實施例中，下拉控制模組36的開關單元361係接收相同於其他移位暫存器的第一時脈訊號HC(m-1)，於其他實施例中，開關單元的第一端和控制端亦可以接收第二時脈訊號LC(k)，以依據第二時脈訊號LC(k)的電壓位準調整該第三節點的電壓位準，本實施例不予限制。

接下來，請參照圖5，圖5係根據本發明再一實施例所繪示之移位暫存器的示意圖。如圖5所示，移位暫存電路40具有輸入模組41、上拉模組42、第一下拉模組43、第二下拉模組44、輔助下拉模組45及下拉控制模組46、第三下拉模組47及下傳模組48，其中輸入模組41、上拉模組42、第一下拉模組43、第二下拉模組44與前一個實施例大致上相同。

與前一個實施例不同的是，輔助下拉模組45具有開關單元451和開關單元452，開關單元451依據第三節點c3的電壓位準下拉第一輸出節點c1的電壓位準，開關單元452依據第三節點c3的電壓位準下拉輸出節點out的電壓位準。下拉控制模組46除了與前述同樣地依據第一節點的電壓位準調整第三節點c3的電壓位準，更依據其他級移位暫存器，例如第n-2級移位暫存器和第n+2級移位暫存器的第一節點的電壓位準調整第三節點c3的電壓位準。

第三下拉模組47具有開關單元471和開關單元472，開關單元471依據其他級移位暫存器，如第n-2級移位暫存器的第三節點的電壓位準下拉第一輸出節點c1的電壓位準，開關單元472依據第n-2級移位暫存器的第三節點的電壓位準下拉輸出節點out的電壓位準。

下傳模組48用以依據第一節點c1的電壓位準輸出下一級移位暫存器的控制訊號。下傳模組48以電晶體實現時，下傳模組48的第一端電性連接第一時脈訊號HC(m)，下傳模組48的第二端電性連接其他級移位暫存器的輸入模組，下傳模組48的控制端電性連接第一節點c1。下傳模組例如依據第一節點c1的電壓位準提供控制訊號至第n+2級移位暫存器的輸入模組。換言之，當移位暫存器40設置下傳模組48時，其他級移位暫存器的輸入模組則藉由下傳模組48來接收控制訊號。例如本實施例中，輸入模組41係接收第n-2級移位暫存器的下傳模組所輸出的控制訊號F(n-2)，而移位暫存器40的下傳模組48所輸出的控制訊號F(n)將輸出至第n+2級移位暫存器的輸入模組，但不以此為限。

前述的實施例中，為了方便說明，將第二下拉模組44、輔助下拉模組45及下拉控制模組46、第三下拉模組47及下傳模組48一併設置於移位暫存器40中一併說明和圖示。實際上，於所屬技術領域具有通常知識者可以依據實際的需要，依據前述的實施例，決定是否設置第二下拉模組44、輔助下拉模組45及下拉控制模組46、第三下拉模組47或傳模組48，且上述模組所接收的訊號僅為方便說明之用，並非加以限制本發明可行的其他實施例。

於前述的例子中，輸入模組中輸入單元、第一控制單元及第二控制單元的尺寸具有一個大致上的比例關係，例如輸入單元≧第一控制單元≧第二控制單元。根據另一實施方式，輸入單元、第一控制單元及第二控制單元的通道長寬比或通道長度的比例關係大致上為 9:3:1，但不以此為限。

請參照圖6，圖6係根據本發明又一實施例所繪示之移位暫存器的示意圖。如圖6所示，移位暫存器50具有輸入模組51、上拉模組53及第一下拉模組55。輸入模組51具有第一開關單元511、第二開關單元512、第三開關單元513。第一開關單元511的第一端電性連接第一節點d1，第一開關單元511的第二端電性連接控制訊號端，第一開關單元511的511控制端電性連接第二節點d2，第一開關單元511依據第二節點d2的電壓位準，導通第一節點d1與控制訊號端。第二開關單元512的第一端電性連接第二節點d2，第二開關單元512的第二端及控制端電性連接控制訊號端，第二開關單元512依據控制訊號端的電壓位準，導通第二節點d2與控制訊號端。第三開關單元513的第一端電性連接參考訊號端，第三開關單元513的第二端電性連接第二節點d2，第三開關單元513的控制端電性連接第一時脈訊號端，第三開關單元513依據第一時脈訊號端的電壓位準，導通第二節點d2與參考訊號端。

上拉模組53電性連接第一時脈訊號端、第一節點d1及輸出節點out，用以依據第一節點d1的電壓位準，導通第一時脈訊號端與輸出節點out。第一下拉模組55電性連接輸出節點out及參考訊號端，用以依據第一下拉訊號，導通輸出節點out與參考訊號端。圖6所述之移位暫存器50實際上均已經揭露在前述記載的實施例中，本實施例在此不重複說明。

綜合以上所述，本發明實施例提供一種移位暫存電路，藉由輸入模組的設置可以避免其他級移位暫存器輸出的訊號影響本級移位暫存器，也就是說，輸入模組中的第一控制單元及第二控制單元用來控制第二節點的電壓位準，並令輸入單元依據第二節點的電壓位準，將其他級移位暫存器輸出的訊號輸入本級移位暫存器中，使得當本級移位暫存器開始執行輸出掃描訊號時，輸入模組能截止本級移位暫存器接收其他級移位暫存器的傳輸路徑，進而避免當其他級移位暫存器輸出訊號的電壓位準下降時，本級移位暫存器的第一節點的電壓位準亦跟著下降。藉以解決本級移位暫存器會受到其他級移位暫存器的影響的問題，減少移位暫存器未正確地輸出掃描訊號的可能性。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

10‧‧‧移位暫存電路
12‧‧‧時脈控制器
20、30、40、50‧‧‧移位暫存器
21、31、41、51‧‧‧輸入模組
211、311、411、511‧‧‧輸入單元
212、312、412、512‧‧‧第一控制單元
213、313、413、513‧‧‧第二控制單元
23、32、42、53‧‧‧上拉模組
25、33、43、55‧‧‧第一下拉模組
34、44‧‧‧第二下拉模組
35、45‧‧‧輔助下拉模組
36、46‧‧‧下拉控制模組
361、362、363、471、472‧‧‧開關單元
47‧‧‧第三下拉模組
48‧‧‧下傳模組
a1、b1、c1、d1‧‧‧第一節點
a2、b2、c2、d2‧‧‧第二節點
b3、c3‧‧‧第三節點
out‧‧‧輸出節點
ST‧‧‧起始訊號
HC‧‧‧時脈訊號
HC(m)、H(m+2)、HC(m-1)‧‧‧第一時脈訊號
LC(k)‧‧‧第二時脈訊號
G(n)、G(n-2)、G(n+2)‧‧‧掃描訊號
F(n-2)、F(n)‧‧‧控制訊號
D1～Dm‧‧‧資料訊號
VSS‧‧‧參考訊號
Va1、Va2‧‧‧電壓

圖1係根據本發明一實施例所繪示之移位暫存電路的示意圖。圖2係根據本發明一實施例所繪示之移位暫存器的示意圖。圖3係根據本發明圖2實施例所繪示之電壓時序圖。圖4係根據本發明另一實施例所繪示之移位暫存器的示意圖。圖5係根據本發明再一實施例所繪示之移位暫存器的示意圖。圖6係根據本發明又一實施例所繪示之移位暫存器的示意圖。

20‧‧‧移位暫存器

21‧‧‧輸入模組

211‧‧‧輸入單元

212‧‧‧第一控制單元

213‧‧‧第二控制單元

23‧‧‧上拉模組

25‧‧‧第一下拉模組

a1‧‧‧第一節點

a2‧‧‧第二節點

out‧‧‧輸出節點

HC(m)、H(m+2)‧‧‧第一時脈訊號

G(n)、G(n-2)‧‧‧掃描訊號

VSS‧‧‧參考訊號

Claims

一種移位暫存電路，包含多級移位暫存器，每一該移位暫存器包括：一輸入模組，電性連接一第一節點，該輸入模組包括：一輸入單元，電性連接該第一節點，用以依據一第二節點的電壓位準，提供一控制訊號至該第一節點；一第一控制單元，電性連接該第二節點，用以依據該控制訊號調整該第二節點的電壓位準；以及一第二控制單元，電性連接該第二節點，用以依據一第一時脈訊號調整該第二節點的電壓位準；一上拉模組，電性連接該第一節點，接收該第一時脈訊號，用以依據該第一節點的電壓上拉一輸出節點的電壓位準；以及一第一下拉模組，電性連接該輸出節點，用以依據一第一下拉訊號，下拉該輸出節點的電壓位準。
如請求項1所述的移位暫存電路，其中該第一下拉訊號相同於其他級移位暫存器其中之一的該第一時脈訊號。
如請求項1所述的移位暫存電路，更包括一第二下拉模組，用以依據其他級移位暫存器其中之一的該輸出節點的電壓位準，下拉該第一節點的電壓位準。
如請求項3所述的移位暫存電路，更包括一輔助下拉模組及一下拉控制模組，該輔助下拉模組依據一第三節點的電壓位準下拉該第一節點的電壓位準，該下拉控制模組依據一第二時脈訊號及該第一節點的電壓位準調整該第三節點的電壓位準。
如請求項4所述的移位暫存電路，其中該第二時脈訊號相同於其他級移位暫存器其中之一的該第一時脈訊號。
如請求項4所述的移位暫存電路，更包括一第三下拉模組，用以依據其他級移位暫存器其中之一的該第三節點的電壓位準，下拉該輸出節點及該第一節點的電壓位準。
如請求項6所述的移位暫存電路，其中該輔助下拉模組更依據該第三節點的電壓位準下拉該輸出節點的電壓位準。
如請求項7所述的移位暫存電路，其中該下拉控制模組更依據其他級移位暫存器其中至少一的該第一節點的電壓位準調整該第三節點的電壓位準。
如請求項1所述的移位暫存電路，其中該輸入單元、該第一控制單元及該第二控制單元的尺寸具有一比例關係。
如請求項1所述的移位暫存電路，更包括一下傳模組，該下傳模組接收該第一時脈訊號，並依據該第一節點的電壓位準輸出其他級移位暫存器的該控制訊號。
一種移位暫存電路，包含多級移位暫存器，每一該移位暫存器包括：一輸入模組，包括：一第一開關單元，該第一開關單元的一第一端電性連接一第一節點，該第一開關單元的一第二端電性連接一控制訊號端，該第一開關單元的一控制端電性連接一第二節點，該第一開關單元依據該第二節點的電壓位準，導通該第一節點與該控制訊號端；一第二開關單元，該第二開關單元的一第一端電性連接該第二節點，該第二開關單元的一第二端及一控制端電性連接該控制訊號端，該第二開關單元依據該控制訊號端的電壓位準，導通該第二節點與該控制訊號端；以及一第三開關單元，該第三開關單元的一第一端電性連接一參考訊號端，該第三開關單元的一第二端電性連接該第二節點，該第三開關單元的一控制端電性連接一第一時脈訊號端，該第三開關單元依據該第一時脈訊號端的電壓位準，導通該第二節點與該參考訊號端；一上拉模組，電性連接該第一時脈訊號端、該第一節點及一輸出節點，用以依據該第一節點的電壓位準，導通該第一時脈訊號端與該輸出節點；以及一第一下拉模組，電性連接該輸出節點及該參考訊號端，用以依據一第一下拉訊號，導通該輸出節點與該參考訊號端。