TWI523021B - 移位暫存器 - Google Patents

Description

移位暫存器

本發明說明了一種移位暫存器，尤指一種具有較低漏電流的移位暫存器。

隨著資訊進步及顯示面板技術的成熟，傳統陰極射線管(Cathode Ray Tube，CRT)的顯示器逐漸被液晶顯示器(Liquid Crystal Display，LCD)所取代。現今的液晶顯示器擁有輕薄短小、廣色域、高對比、視野範圍廣、以及低耗電量等優點。然而，為了在面板尺寸及重量上更突破，一般常會將面板上的閘極電路整合於玻璃基板中，稱為GOA(Gate Driver on Array)技術。

然而，在此技術的電路結構中，驅動訊號非常容易受到雜訊擾動或是漏電流的影響而失真。而漏電流的成因包含了電路製程偏移、過大同極性偏壓、或是電路一致性(Uniformity)不良等因素。當驅動訊號因為漏電流而失真時，面板內的移位暫存器將無法正常執行其功能，進而影響顯示面板顯示畫面時的品質。

因此，發展一種具有較低漏電流的移位暫存器是非常重要的。

本發明一實施例說明了一種移位暫存器，包含第一穩定下拉控制電路、第二穩定下拉控制電路、第一穩定下拉電路、第二穩定下拉電路、上拉電路、上拉控制電路以及主要下拉電路。第一穩定下拉控制電路用以根據移位暫存器之第一驅動訊號、第二驅動訊號、第一控制訊號及低電壓輸出第 一輸出訊號。第二穩定下拉控制電路用以根據移位暫存器之第一驅動訊號、第二驅動訊號、第二控制訊號及低電壓輸出第二輸出訊號。第一穩定下拉電路是耦接於第一穩定下拉控制電路，用以根據第一輸出訊號及第二驅動訊號下拉第一驅動訊號，及根據第一輸出訊號及低電壓下拉移位暫存器輸出之第一閘極驅動訊號。第二穩定下拉電路是耦接於第二穩定下拉控制電路，用以根據第二輸出訊號及第二驅動訊號下拉第一驅動訊號，及根據第二輸出訊號及低電壓下拉第一閘極驅動訊號。上拉電路是耦接於第一穩定下拉電路及第二穩定下拉電路，用以根據脈波訊號及第一驅動訊號輸出第一閘極驅動訊號。上拉控制電路是耦接於第一穩定下拉電路及第二穩定下拉電路，用以根據脈波訊號及第一驅動訊號輸出第一閘極脈波訊號，並根據第一閘極脈波訊號與第一閘極驅動訊號輸出第二驅動訊號。主要下拉電路是耦接於上拉控制電路，用以根據第二閘極驅動訊號下拉第一驅動訊號。

本發明另一實施例說明了一種移位暫存器，包含第一穩定下拉控制電路、第二穩定下拉控制電路、第一穩定下拉電路、第二穩定下拉電路、上拉電路、上拉控制電路以及主要下拉電路。第一穩定下拉控制電路用以根據移位暫存器之驅動訊號、第一控制訊號、低電壓及高電壓輸出第一輸出訊號及第一輸出反向訊號。第二穩定下拉控制電路用以根據移位暫存器之驅動訊號、第二控制訊號、低電壓及高電壓輸出第二輸出訊號及第二輸出反向訊號。第一穩定下拉電路是耦接於第一穩定下拉控制電路，用以根據第一輸出訊號及第一輸出反向訊號下拉驅動訊號，及根據第一輸出訊號及低電壓下拉移位暫存器輸出之第一閘極驅動訊號。第二穩定下拉電路是耦接於第二穩定下拉控制電路，用以根據第二輸出訊號及第二輸出反向訊號下拉驅動訊號，及根據第二輸出訊號及低電壓下拉第一閘極驅動訊號。上拉電路是耦接於第一穩定下拉電路及第二穩定下拉電路，用以根據脈波訊號及驅動訊號輸出第一閘極驅動訊號。上拉控制電路是耦接於第一穩定下拉電路及第二穩定下拉電路，用以根據脈波訊號及第一驅動訊號輸出第一閘極脈波訊號，並根據第 一閘極脈波訊號與第一閘極驅動訊號輸出第二驅動訊號。主要下拉電路是耦接於上拉控制電路，用以根據第二閘極驅動訊號下拉第一驅動訊號。

100、200、300、400‧‧‧移位暫存器

PDC1‧‧‧第一穩定下拉控制電路

PDC2‧‧‧第二穩定下拉控制電路

PD1‧‧‧第一穩定下拉電路

PD2‧‧‧第二穩定下拉電路

KPD‧‧‧主要下拉電路

PUC‧‧‧上拉控制電路

PU‧‧‧上拉電路

T51、T52、T53、T54、T55、T56、T6l、T62、T63、T64、T65、T66、T32、T42、T33、T43、T41、T12、T21、T11‧‧‧電晶體開關

Q(n)、Q(n+2)、Q(n-2)‧‧‧驅動訊號

P(n)‧‧‧第一輸出訊號

PR(n)‧‧‧第一輸出反向訊號

K(n)‧‧‧第二輸出訊號

KR(n)‧‧‧第二輸出反向訊號

LC1、LC2‧‧‧控制訊號

G(n)、G(n+4)、G(n+2)‧‧‧閘極驅動訊號

ST(n)、ST(n+2)‧‧‧閘極脈波訊號

VSS1‧‧‧低電壓

VGH‧‧‧高電壓

HC1、HC(n)‧‧‧脈波訊號

P1、P2、P3、P4‧‧‧時間點

第1圖係為本發明第一實施例之移位暫存器的電路架構示意圖。

第2圖係為第1圖實施例之移位暫存器中，第一穩定下拉控制電路的電路構造圖。

第3圖係為第1圖實施例之移位暫存器中，第一驅動訊號、第一輸出訊號以及第二驅動訊號的波形圖。

第4圖係為相似於第1圖之移位暫存器中的另一個實施例之第一驅動訊號、第一輸出訊號以及第二驅動訊號的波形圖。

第5圖係為本發明第二實施例之移位暫存器的電路架構示意圖。

第6圖係為第5圖實施例之移位暫存器中，第一穩定下拉控制電路的電路構造圖。

第7圖係為第5圖實施例之移位暫存器中，驅動訊號、第一輸出訊號以及第一輸出反向訊號的波形圖。

第8圖係為第5圖實施例之移位暫存器中，主要下拉電路的另一種電路構造圖。

第9圖係為第1圖或第5圖實施例之移位暫存器中，主要下拉電路的另一種電路構造圖。

第10圖係為本發明第三實施例之移位暫存器的電路架構示意圖。

第11圖係為第10圖實施例之移位暫存器中，第一驅動訊號、第一輸出訊號以及第二閘極驅動訊號的波形圖。

第12圖係為本發明第四實施例之移位暫存器的電路架構示意圖。

第1圖係為本發明第一實施例之移位暫存器100的電路架構示意圖。在第1圖中，移位暫存器100包含了7個子電路，每一個子電路的區域示意為虛線範圍內的區域，移位暫存器100中的7個子電路分別為第一穩定下拉控制電路PDC1、第二穩定下拉控制電路PDC2、第一穩定下拉電路PD1、第二穩定下拉電路PD2、主要下拉電路KPD、上拉控制電路PUC以及上拉電路PU。第一穩定下拉控制電路PDC1包含6個電晶體開關T51、T52、T53、T54、T55、T56，第二穩定下拉控制電路PDC2包含6個電晶體開關T61、T62、T63、T64、T65、T66，第一穩定下拉電路PD1包含2個電晶體開關T32及T42，第二穩定下拉電路PD2包含2個電晶體開關T33及T43，主要下拉電路KPD包含電晶體開關T41，上拉控制電路PUC包含2個電晶體開關T11及T12，上拉電路PU包含電晶體開關T21。第一穩定下拉控制電路PDC1用以根據移位暫存器100之第一驅動訊號Q(n)、第二驅動訊號Q(n+2)、第一控制訊號LC1及低電壓VSS1輸出第一輸出訊號P(n)。第二穩定下拉控制電路PDC2用以根據移位暫存器100之第一驅動訊號Q(n)、第二驅動訊號Q(n+2)、第二控制訊號LC2及低電壓VSS1輸出第二輸出訊號K(n)。第一穩定下拉電路PD1是耦接於第一穩定下拉控制電路PDC1，用以根據第一輸出訊號P(n)及第二驅動訊號Q(n+2)下拉第一驅動訊號Q(n)，以及根據第一輸出訊號P(n)及低電壓VSS1下拉移位暫存器100輸出之第一閘極驅動訊號G(n)。第二穩定下拉電路PD2是耦接於第二穩定下拉控制電路PDC2，用以根據第二輸出訊號K(n)及第二驅動訊號Q(n+2)下拉第一驅動訊號Q(n)，以及根據第二輸出訊號K(n)及低電壓VSS1下拉移位暫存器100輸出之第一閘極驅動訊號G(n)。上拉電路PU是耦接於第一穩定下拉電路PD1及第二穩定下拉電路PD2，用以根據脈波訊號HC1及第一驅動訊號Q(n)輸出第一閘極驅動訊號G(n)。上拉控制電路PUC是耦接於第一穩定下拉電路PD1及第二穩定下拉電路PD2，用以根據脈波訊號HC1及第一驅動訊號Q(n)產生第一閘極脈波訊號ST(n)，並根據第一閘極脈波訊號ST(n)及第一閘極驅動訊號G(n)輸出第二驅 動訊號Q(n+2)。主要下拉電路KPD是耦接於上拉控制電路PUC，用以根據第二閘極驅動訊號G(n+4)下拉第一驅動訊號Q(n)。

在第1圖中，第一穩定下拉控制電路PDC1的6個電晶體開關T51、T52、T53、T54、T55、T56，第二穩定下拉控制電路PDC2的6個電晶體開關T61、T62、T63、T64、T65、T66，第一穩定下拉電路PD1的2個電晶體開關T32及T42、第二穩定下拉電路PD2的2個電晶體開關T33及T43、主要下拉電路KPD的電晶體開關T41、上拉控制電路PUC的電晶體開關T11及T12，上拉電路PU的電晶體開關T21，均為N型金氧半電晶體。第一控制訊號LC1與第二控制訊號LC2為反向。在此，第一驅動訊號Q(n)表示本級(第n級)移位暫存器的驅動訊號，第一閘極驅動訊號G(n)表示本級(第n級)移位暫存器的閘極驅動訊號，第一閘極脈波訊號ST(n)表示本級(第n級)移位暫存器的閘極脈波訊號，第二驅動訊號Q(n+2)表示第(n+2)級移位暫存器的驅動訊號，第二閘極驅動訊號G(n+4)表示第(n+4)級移位暫存器的閘極驅動訊號。在本實施例中，移位暫存器的索引值n為正整數。傳統的移位暫存器在主要下拉電路KPD內的電晶體開關T41、第一穩定下拉電路PD1內的電晶體開關T42以及第二穩定下拉電路PD2內的電晶體開關T43在操作區間內常會遭受到很大的跨壓(Vds)，當跨壓過大時會發生漏電流的效應。底下將詳述本發明之移位暫存器100如何設計以使電晶體開關T41、電晶體開關T42及電晶體開關T43能有效降低漏電流的效應，以增加第一驅動訊號Q(n)的驅動能力。

第2圖係為第1圖實施例之移位暫存器100中，第一穩定下拉控制電路PDC1的電路構造圖。第2圖中，第一穩定下拉控制電路PDC1包含了6個電晶體開關，分別為第一電晶體開關T55、第二電晶體開關T56、第三電晶體開關T51、第四電晶體開關T52、第五電晶體開關T53以及第六電晶體開關T54。第一電晶體開關T55包含第一端、控制端及第二端。控制端用以接收第二驅動訊號Q(n+2)，第二端是耦接於低電壓端，用以接收低電壓 VSS1。第二電晶體開關T56包含第一端、控制端及第二端。控制端是耦接於第一電晶體開關T55之控制端，第二端是耦接於低電壓端。第三電晶體開關T51包含第一端、控制端及第二端。第一端用以接收第一控制訊號LC1，控制端是耦接於第三電晶體開關T51之第一端，第二端是耦接於第一電晶體開關T55之第一端。第四電晶體開關T52包含第一端、控制端及第二端。第一端是耦接於第三電晶體開關T51之第二端，控制端用以接收第一驅動訊號Q(n)，第二端是耦接於低電壓端。第五電晶體開關T53包含第一端、控制端及第二端。第一端是耦接於第三電晶體開關T51之第一端，控制端是耦接於第三電晶體開關T51之第二端，第二端是耦接於第二電晶體開關T55之第一端，用以輸出第一輸出訊號P(n)。第六電晶體開關T54包含第一端、控制端及第二端。第一端是耦接於第五電晶體開關T53之第二端，控制端是耦接於第四電晶體開關T52之控制端，第二端是耦接於低電壓端，用於接收低電壓VSS1。

第3圖係為第1圖實施例之移位暫存器100中，第一驅動訊號Q(n)、第一輸出訊號P(n)以及第二驅動訊號Q(n+2)的波形圖。第一驅動訊號Q(n)的上面虛線表示60伏特電壓的準位，中間虛線表示30伏特電壓的準位，而下面虛線表示-6伏特電壓的準位。第二驅動訊號Q(n+2)的上面虛線表示60伏特電壓的準位，中間虛線表示30伏特電壓的準位，而下面虛線表示-6伏特電壓的準位。第一輸出訊號P(n)的上面虛線表示30伏特電壓的準位，下面虛線表示-6伏特電壓的準位。以本級的移位暫存器100而言，第一驅動訊號Q(n)的操作包含三個狀態，第一個狀態稱為預先充電(Pre-charge)的狀態，相當於第3圖中的時間點P1至時間點P2的區間。第二個狀態稱為耦合(Coupling)的狀態，相當於第3圖中的時間點P2至時間點P3的區間。第三個狀態稱為維持(Holding)的狀態，相當於第3圖中的時間點P3至時間點P4的區間。以下將針對時間點P1至時間點P4分析第1圖中之第一穩定下拉電路PD1內的電晶體開關T42的閘極偏壓(Vgs)以及跨壓(Vds)的情況。

當第一穩定下拉電路PD1內的電晶體開關T42於時間點P1至時間點P2的區間內時，第一驅動訊號Q(n)在預充電(Pre-charge)的操作區間，電壓為30伏特。第二驅動訊號Q(n+2)尚未被致能，電壓為-6伏特。由於第一穩定下拉控制電路PDC1中的第六電晶體開關T54之控制端接收到高電位的第一驅動訊號Q(n)，因此第六電晶體開關T54為導通狀態而使第一輸出訊號P(n)的電位下拉至低電位VSS1，也就是-6伏特。因此，在時間點P1至時間點P2的區間內，電晶體開關T42的閘極偏壓為0伏特，跨壓為36伏特。當第一穩定下拉電路PD1內的電晶體開關T42於時間點P2至時間點P3的區間內時，第一驅動訊號Q(n)在耦合(Coupling)的操作區間，電壓為60伏特。第二驅動訊號Q(n+2)在預充電的操作區間，電壓為30伏特。由於第一穩定下拉控制電路PDC1中的第六電晶體開關T54之控制端接收到高電位的第一驅動訊號Q(n)，因此第六電晶體開關T54為導通狀態而使第一輸出訊號P(n)的電位下拉至低電位VSS1，也就是-6伏特。因此，在時間點P2至時間點P3的區間內，電晶體開關T42的閘極偏壓為-36伏特，跨壓為30伏特。當第一穩定下拉電路PD1內的電晶體開關T42於時間點P3至時間點P4的區間內時，第一驅動訊號Q(n)在維持(Holding)的操作區間，電壓為30伏特。第二驅動訊號Q(n+2)在耦合(Coupling)的操作區間，電壓為60伏特。由於第一穩定下拉控制電路PDC1中的第二電晶體開關T56之控制端接收到高電位的第二驅動訊號Q(n+2)，因此第二電晶體開關T56為導通狀態而使第一輸出訊號P(n)的電位下拉至低電位VSS1，也就是-6伏特。因此，在時間點P3至時間點P4的區間內，電晶體開關T42的閘極偏壓為-66伏特，跨壓為-30伏特。統整以上電晶體開關T42的閘極偏壓以及跨壓的數據，於第一驅動訊號Q(n)在預充電的操作區間、耦合的操作區間以及維持的操作區間可表示為下：

由上可知，電晶體開關T42的閘極偏壓在三個操作區間內均接近或小於零，因此可保證電晶體開關T42為截止狀態。而電晶體開關T42的跨壓在三個操作區間內的絕對值均小於36V，和傳統的移位暫存器有時候會有高達60V以上的跨壓相較小了許多。然而，因為電晶體開關T42的跨壓較小，因此電晶體開關T42漏電的情況將獲得改善。

在本發明第1圖實施例之移位暫存器100中，第二穩定下拉控制電路PDC2包含6個電晶體開關，分別為第七電晶體開關T65、第八電晶體開關T66、第九電晶體開關T61、第十電晶體開關T62、第十一電晶體開關T63以及第十二電晶體開關T64。而第二穩定下拉控制電路PDC2中6個電晶體開關的耦接情況與第一穩定下拉控制電路PDC1相似，故不再贅述。第二穩定下拉控制電路PDC2與第一穩定下拉控制電路PDC1不同之處在於第一穩定下拉控制電路PDC1的第一控制訊號LC1在第二穩定下拉控制電路PDC2中為第二控制訊號LC2。而第一控制訊號LC1與第二控制訊號LC2為反向。此外，第二穩定下拉控制電路PDC2會輸出一個第二輸出訊號K(n)。而第二穩定下拉控制電路PDC2配合第二穩定下拉電路PD2的電路結構，可以使第二穩定下拉電路PD2中的電晶體開關T43具有較小的跨壓，因此能達到低漏電流的功效之原理相似於第3圖所述第一穩定下拉電路PD1內的電晶體開關T42的步驟，故於此將不再贅述。

在本實施例中，移位暫存器100使用了將第二驅動訊號定義為第(n+2)級移位暫存器的驅動訊號Q(n+2)。然而，本發明卻不以此為限，在其它實施例中，第二驅動訊號亦可以被定義為第(n-2)級移位暫存器的驅動訊號 Q(n-2)。在此情況下，移位暫存器的索引值n為大於2的正整數。於此情況下的移位暫存器其運作情形將詳述於下。

第4圖為本發明之移位暫存器之另一個實施例，其第一驅動訊號Q(n)、第一輸出訊號P(n)以及第二驅動訊號Q(n-2)的波形圖。此實施例中的移位暫存器之電路架構類似於移位暫存器100的電路架構，差別在於本實施例的移位暫存器之第二驅動訊號使用第(n-2)級移位暫存器的驅動訊號Q(n-2)。如第4圖所示，第一驅動訊號Q(n)的上面虛線表示60伏特電壓的準位，中間虛線表示30伏特電壓的準位，而下面虛線表示-6伏特電壓的準位。第二驅動訊號Q(n-2)的上面虛線表示60伏特電壓的準位，中間虛線表示30伏特電壓的準位，而下面虛線表示-6伏特電壓的準位。第一輸出訊號P(n)的上面虛線表示30伏特電壓的準位，下面虛線表示-6伏特電壓的準位。類似移位暫存器100，第一驅動訊號Q(n)的操作包含三個狀態，第一個狀態稱為預先充電(Pre-charge)的狀態，相當於第4圖中的時間點P1至時間點P2的區間。第二個狀態稱為耦合(Coupling)的狀態，相當於第4圖中的時間點P2至時間點P3的區間。第三個狀態稱為維持(Holding)的狀態，相當於第4圖中的時間點P3至時間點P4的區間。以下將針對時間點P1至時間點P4分析第一穩定下拉電路PD1內的電晶體開關T42的閘極偏壓(Vgs)以及跨壓(Vds)的情況。

當第一穩定下拉電路PD1內的電晶體開關T42於時間點P1至時間點P2的區間內時，第一驅動訊號Q(n)在預充電(Pre-charge)的操作區間，電壓為30伏特。第二驅動訊號Q(n-2)耦合(Coupling)的狀態，電壓為60伏特。由於第一穩定下拉控制電路PDC1中的第六電晶體開關T54之控制端接收到高電位的第一驅動訊號Q(n)，因此第六電晶體開關T54為導通狀態而使第一輸出訊號P(n)的電位下拉至低電位VSS1，也就是-6伏特。因此，在時間點P1至時間點P2的區間內，電晶體開關T42的閘極偏壓為-66伏特，跨壓為-30伏特。當第一穩定下拉電路PD1內的電晶體開關T42於時間點P2至時間點P3的區間內時，第一驅動訊號Q(n)在耦合(Coupling)的操作區間，電壓為60 伏特。第二驅動訊號Q(n-2)在維持(Holding)的操作區間，電壓為30伏特。由於第一穩定下拉控制電路PDC1中的第六電晶體開關T54之控制端接收到高電位的第一驅動訊號Q(n)，因此第六電晶體開關T54為導通狀態而使第一輸出訊號P(n)的電位下拉至低電位VSS1，也就是-6伏特。因此，在時間點P2至時間點P3的區間內，電晶體開關T42的閘極偏壓為-36伏特，跨壓為30伏特。當第一穩定下拉電路PD1內的電晶體開關T42於時間點P3至時間點P4的區間內時，第一驅動訊號Q(n)在維持(Holding)的操作區間，電壓為30伏特。第二驅動訊號Q(n-2)在低電壓的狀態，電壓為-6伏特。由於第一穩定下拉控制電路PDC1中的第六電晶體開關T54之控制端接收到高電位的第一驅動訊號Q(n)，因此第六電晶體開關T54為導通狀態而使第一輸出訊號P(n)的電位下拉至低電位VSS1，也就是-6伏特。因此，在時間點P3至時間點P4的區間內，電晶體開關T42的閘極偏壓為0伏特，跨壓為36伏特。統整以上電晶體開關T42的閘極偏壓以及跨壓的數據，於第一驅動訊號Q(n)在預充電的操作區間、耦合的操作區間以及維持的操作區間可表示為下：

由上可知，電晶體開關T42的閘極偏壓在三個操作區間內均接近或小於零，因此可保證電晶體開關T42為截止狀態。而電晶體開關T42的跨壓在三個操作區間內的絕對值均小於36V，和傳統的移位暫存器有時候會有高達60V以上的跨壓相較小了許多。然而，因為電晶體開關T42的跨壓較小，因此電晶體開關T42漏電的情況將獲得改善。

第5圖係為本發明第二實施例之移位暫存器200的電路架構示意圖。在第5圖中，移位暫存器200包含了7個子電路，每一個子電路的區域示意為虛線範圍內的區域，移位暫存器200中的7個子電路分別為第一穩定下拉控制電路PDC1、第二穩定下拉控制電路PDC2、第一穩定下拉電路PD1、第二穩定下拉電路PD2、主要下拉電路KPD、上拉控制電路PUC以及上拉電路PU。第一穩定下拉控制電路PDC1包含6個電晶體開關T51、T52、T53、T54、T55、T56，第二穩定下拉控制電路PDC2包含6個電晶體開關T61、T62、T63、T64、T65、T66，第一穩定下拉電路PD1包含2個電晶體開關T32及T42，第二穩定下拉電路PD2包含2個電晶體開關T33及T43，主要下拉電路KPD包含電晶體開關T41，上拉控制電路PUC包含電晶體開關T11及T12，上拉電路PU包含電晶體開關T21。第一穩定下拉控制電路PDC1用以根據移位暫存器200之第一驅動訊號Q(n)、第一控制訊號LC1、低電壓VSS1及高電壓VGH輸出第一輸出訊號P(n)及第一輸出反向訊號PR(n)。第二穩定下拉控制電路PDC2用以根據移位暫存器200之第一驅動訊號Q(n)、第二控制訊號LC2、低電壓VSS1及高電壓VGH輸出第二輸出訊號K(n)及第一輸出反向訊號KR(n)。第一穩定下拉電路PD1是耦接於第一穩定下拉控制電路PDC1，用以根據第一輸出訊號P(n)及第一輸出反向訊號PR(n)下拉第一驅動訊號Q(n)，及根據第一輸出訊號P(n)及低電壓VSS1下拉移位暫存器200輸出之第一閘極驅動訊號G(n)。第二穩定下拉電路PD2是耦接於第二穩定下拉控制電路PDC2，用以根據第二輸出訊號K(n)及第二輸出反向訊號KR(n)下拉第一驅動訊號Q(n)，及根據第二輸出訊號K(n)及低電壓VSS1下拉第一閘極驅動訊號G(n)。上拉電路PU是耦接於第一穩定下拉電路PD1及第二穩定下拉電路PD2，用以根據脈波訊號HC1及第一驅動訊號Q(n)輸出第一閘極驅動訊號G(n)。上拉控制電路PUC是耦接於第一穩定下拉電路PD1及第二穩定下拉電路PD2，用以根據脈波訊號HC1及第一驅動訊號Q(n)產生第一閘極脈波訊號ST(n)，並根據第一閘極脈波訊號ST(n)及第一閘極驅動訊號G(n)輸出 第二驅動訊號Q(n+2)。主要下拉電路KPD是耦接於上拉控制電路PUC，用以根據第二閘極驅動訊號G(n+4)下拉第一驅動訊號Q(n)。

在第5圖中，第一穩定下拉控制電路PDC1的6個電晶體開關T51、T52、T53、T54、T55、T56，第二穩定下拉控制電路PDC2的6個電晶體開關T61、T62、T63、T64、T65、T66，第一穩定下拉電路PD1的2個電晶體開關T32及T42、第二穩定下拉電路PD2的2個電晶體開關T33及T43、主要下拉電路KPD的電晶體開關T41、上拉控制電路PUC的電晶體開關T11及T12，上拉電路PU的電晶體開關T21，均為N型金氧半電晶體。第一控制訊號LC1與第二控制訊號LC2為反向。在此，第一驅動訊號Q(n)表示本級(第n級)移位暫存器的驅動訊號，第二驅動訊號Q(n+2)表示第(n+2)級移位暫存器的驅動訊號，第一閘極驅動訊號G(n)表示本級(第n級)移位暫存器的閘極驅動訊號，第一閘極脈波訊號ST(n)表示本級(第n級)移位暫存器的閘極脈波訊號，第二閘極驅動訊號G(n+4)表示第(n+4)級移位暫存器的閘極驅動訊號。本實施例中，移位暫存器的索引值n為正整數。底下將詳述本發明之移位暫存器200如何設計以使電晶體開關T41、電晶體開關T42及電晶體開關T43能有效降低漏電流的效應，以增加第一驅動訊號Q(n)的驅動能力。

第6圖係為第5圖實施例之移位暫存器200中，第一穩定下拉控制電路PDC1的電路構造圖。第6圖中，第一穩定下拉控制電路PDC1包含了6個電晶體開關，分別為第一電晶體開關T52、第二電晶體開關T54、第三電晶體開關T51、第四電晶體開關T53、第五電晶體開關T56以及第六電晶體開關T55。第一電晶體開關T52包含第一端、控制端及第二端。控制端用以接收第一驅動訊號Q(n)，第二端是耦接於低電壓端，用以接收低電壓VSS1。第二電晶體開關T54包含第一端、控制端及第二端。控制端是耦接於第一電晶體開關T52之控制端，第二端是耦接於低電壓端。第三電晶體開關T51包含第一端、控制端及第二端。第一端用以接收第一控制訊號LC1，控制端是耦接於第三電晶體開關T51之第一端，第二端是耦接於第一電晶體開 關T52之第一端。第四電晶體開關T53包含第一端、控制端及第二端。第一端是耦接於第三電晶體開關T51之第一端，控制端是耦接於第三電晶體開關T51之第二端，第二端是耦接於第二電晶體開關T54之第一端，用以輸出第一輸出訊號P(n)。第五電晶體開關T56包含第一端、控制端及第二端。控制端是耦接於第四電晶體開關T53之第二端，第二端是耦接於低電壓端。第六電晶體開關T55包含第一端、控制端及第二端。第一端是耦接於高電壓端，用以接收高電壓VGH，控制端是耦接於第六電晶體開關T55之第一端，第二端是耦接於第五電晶體開關T56之第一端，用以輸出第一反向輸出訊號PR(n)。

第7圖係為第5圖實施例之移位暫存器200中，第一驅動訊號Q(n)、第一輸出訊號P(n)以及第一反向輸出訊號PR(n)的波形圖。這邊說明一下為何第一輸出訊號P(n)以及第一反向輸出訊號PR(n)互為反向。在第6圖中，若第一輸出訊號P(n)為高電位，高電位的第一輸出訊號P(n)將使第五電晶體開關T56導通，因此第一反向輸出訊號PR(n)的電位將透過第五電晶體開關T56被下拉至低電位VSS1。若第一輸出訊號P(n)為低電位，低電位的第一輸出訊號P(n)將使第五電晶體開關T56截止，而高電位的VGH將會使第六電晶體開關T55導通，因此，第一反向輸出訊號PR(n)的電位將會被提升至高電位的VGH。因此，第一輸出訊號P(n)以及第一反向輸出訊號PR(n)互為反向。在第7圖中，驅動訊號第一Q(n)的上面虛線表示60伏特電壓的準位，中間虛線表示30伏特電壓的準位，而下面虛線表示-6伏特電壓的準位。第一輸出訊號P(n)的上面虛線表示30伏特電壓的準位，下面虛線表示-6伏特電壓的準位。第一反向輸出訊號PR(n)的上面虛線表示30伏特電壓的準位，下面虛線表示-6伏特電壓的準位。類似於第3圖的概念，第一驅動訊號Q(n)的操作包含三個狀態，第一個狀態稱為預先充電(Pre-charge)的狀態，相當於第7圖中的時間點P1至時間點P2的區間。第二個狀態稱為耦合(Coupling)的狀態，相當於第7圖中的時間點P2至時間點P3的區間。第三個狀態稱為維持 (Holding)的狀態，相當於第7圖中的時間點P3至時間點P4的區間。以下將針對時間點P1至時間點P4分析第5圖中之第一穩定下拉電路PD1內的電晶體開關T42的閘極偏壓(Vgs)以及跨壓(Vds)的情況。當第一穩定下拉電路PD1內的電晶體開關T42於時間點P1至時間點P2的區間內時，第一驅動訊號Q(n)在預充電(Pre-charge)的操作區間，電壓為30伏特。由於第一穩定下拉控制電路PDC1中的第二電晶體開關T54之控制端接收到高電位的第一驅動訊號Q(n)，因此第二電晶體開關T54為導通狀態而使第一輸出訊號P(n)的電位下拉至低電位VSS1，也就是-6伏特。由於第一輸出訊號P(n)與第一反向輸出訊號PR(n)為反向關係，因此第一反向輸出訊號PR(n)之電位為較高的30伏特的電位。因此，在時間點P1至時間點P2的區間內，電晶體開關T42的閘極偏壓為-36伏特，跨壓為0伏特。當第一穩定下拉電路PD1內的電晶體開關T42於時間點P2至時間點P3的區間內時，第一驅動訊號Q(n)在耦合(Coupling)的操作區間，電壓為60伏特。由於第一穩定下拉控制電路PDC1中的第二電晶體開關T54之控制端接收到高電位的第一驅動訊號Q(n)，因此第二電晶體開關T54為導通狀態而使第一輸出訊號P(n)的電位下拉至低電位VSS1，也就是-6伏特。由於第一輸出訊號P(n)與第一反向輸出訊號PR(n)為反向關係，因此第一反向輸出訊號PR(n)之電位為較高的30伏特的電位。因此，在時間點P2至時間點P3的區間內，電晶體開關T42的閘極偏壓為-36伏特，跨壓為30伏特。當第一穩定下拉電路PD1內的電晶體開關T42於時間點P3至時間點P4的區間內時，第一驅動訊號Q(n)在維持(Holding)的操作區間，電壓為30伏特。由於第一穩定下拉控制電路PDC1中的第二電晶體開關T54之控制端接收到高電位的第一驅動訊號Q(n)，因此第二電晶體開關T54為導通狀態而使第一輸出訊號P(n)的電位下拉至低電位VSS1，也就是-6伏特。由於第一輸出訊號P(n)與第一反向輸出訊號PR(n)為反向關係，因此第一反向輸出訊號PR(n)之電位為較高的30伏特的電位。因此，在時間點P3至時間點P4的區間內，電晶體開關T42的閘極偏壓為-36伏特，跨壓為0伏特。統整以上電晶 體開關T42的閘極偏壓以及跨壓的數據，於第一驅動訊號Q(n)在預充電的操作區間、耦合的操作區間以及維持的操作區間可表示為下：

由上可知，電晶體開關T42的閘極偏壓在三個操作區間內均小於零，因此可保證電晶體開關T42為截止狀態。而電晶體開關T42的跨壓在三個操作區間內的絕對值均小於30V，和傳統的移位暫存器有時候會有高達60V以上的跨壓相較小了許多。然而，因為電晶體開關T42的跨壓較小，因此電晶體開關T42漏電的情況將獲得改善。

在本發明第5圖實施例之移位暫存器200中，第二穩定下拉控制電路PDC2包含6個電晶體開關，分別為第七電晶體開關T62、第八電晶體開關T64、第九電晶體開關T61、第十電晶體開關T63、第十一電晶體開關T66以及第十二電晶體開關T65。而第二穩定下拉控制電路PDC2中6個電晶體開關的耦接情況與第一穩定下拉控制電路PDC1相似，故不再贅述。第二穩定下拉控制電路PDC2與第一穩定下拉控制電路PDC1不同之處在於第一穩定下拉控制電路PDC1的第一控制訊號LC1在第二穩定下拉控制電路PDC2中為第二控制訊號LC2。而第一控制訊號LC1與第二控制訊號LC2為反向。此外，第二穩定下拉控制電路PDC2會輸出一個第二輸出訊號K(n)以及第二輸出反向訊號KR(n)。而第二穩定下拉控制電路PDC2配合第二穩定下拉電路PD2的電路結構，可以使第二穩定下拉電路PD2中的電晶體開關T43具有較小的跨壓，因此能達到低漏電流的功效之原理相似於第7圖所述 第一穩定下拉電路PD1內的電晶體開關T42的步驟，故於此將不再贅述。

在本發明第5圖實施例之移位暫存器200中，主要下拉電路KPD包含一個第十三電晶體開關T41，具有第一端、控制端以及第二端。第一端用以接收第一驅動訊號Q(n)，控制端用以接收第二閘極驅動訊號G(n+4)，第二端用以接收低電壓VSS1。然而，本發明卻不以此為限，在其它實施例中，例如主要下拉電路KPD的第十三電晶體開關T41之第二端可用以接收第5圖實施例之移位暫存器200中第一穩定下拉控制電路PDC1所產生的第一輸出反向訊號PR(n)，如第8圖所示。而在此實施例中，其餘的子電路包含第二穩定下拉控制電路PDC2、第一穩定下拉電路PD1、第二穩定下拉電路PD2、上拉控制電路PUC以及上拉電路PU均相同於第5圖實施例之移位暫存器200，因此在第8圖中省略之。而將主要下拉電路KPD的第十三電晶體開關T41之第二端用於接收第一穩定下拉控制電路PDC1所產生的第一輸出反向訊號PR(n)亦能達成移位暫存器200之所有驅動功能。

在本發明第1圖實施例之移位暫存器100以及第2圖實施例之移位暫存器200中，主要下拉電路KPD包含一個第十三電晶體開關T41，具有第一端、控制端以及第二端。第一端用以接收第一驅動訊號Q(n)，控制端用以接收第二閘極驅動訊號G(n+4)，第二端用以接收低電壓VSS1。然而，本發明卻不以此為限，在其它實施例中，主要下拉電路KPD的第十三電晶體開關T41之第二端可用以接收第(n-2)級移位暫存器之驅動訊號Q(n-2)。因此，在第1圖實施例之移位暫存器100以及第2圖實施例之移位暫存器200內之主要下拉電路KPD可以變化為第9圖的電路構造，亦能達成移位暫存器100或移位暫存器200之所有驅動功能。然而，若將主要下拉電路KPD可以變化為第9圖的電路構造圖，移位暫存器的索引值n就必須使用大於2的正整數。

第10圖係為本發明第二實施例之移位暫存器300的電路架構示意圖。在第10圖中，移位暫存器300包含了7個子電路，每一個子電路的區域示意為虛線範圍內的區域，移位暫存器300中的7個子電路分別為第一穩定 下拉控制電路PDC1、第二穩定下拉控制電路PDC2、第一穩定下拉電路PD1、第二穩定下拉電路PD2、主要下拉電路KPD、上拉控制電路PUC以及上拉電路PU。第一穩定下拉控制電路PDC1包含4個電晶體開關T51、T52、T53、T54，第二穩定下拉控制電路PDC2包含4個電晶體開關T61、T62、T63、T64，第一穩定下拉電路PD1包含2個電晶體開關T32及T42，第二穩定下拉電路PD2包含2個電晶體開關T33及T43，主要下拉電路KPD包含電晶體開關T41，上拉控制電路PUC包含電晶體開關T11及T12，上拉電路PU包含電晶體開關T21。第一穩定下拉控制電路PDC1用以根據移位暫存器300之第三驅動訊號Q(n-2)、第一控制訊號LC1及低電壓VSS1輸出第一輸出訊號P(n)。第二穩定下拉控制電路PDC2用以根據移位暫存器300之第三驅動訊號Q(n-2)、第二控制訊號LC2及低電壓VSS1輸出第二輸出訊號K(n)。第一穩定下拉電路PD1是耦接於第一穩定下拉控制電路PDC1，用以根據第一輸出訊號P(n)及第三閘極驅動訊號G(n+2)下拉第一驅動訊號Q(n)，及根據第一輸出訊號P(n)及低電壓VSS1下拉移位暫存器300輸出之第一閘極驅動訊號G(n)。第二穩定下拉電路PD2是耦接於第二穩定下拉控制電路PDC2，用以根據第二輸出訊號K(n)及第三閘極驅動訊號G(n+2)下拉第一驅動訊號Q(n)，及根據第二輸出訊號K(n)及低電壓VSS1下拉移位暫存器300輸出之第一閘極驅動訊號G(n)。上拉電路PU是耦接於第一穩定下拉電路PD1及第二穩定下拉電路PD2，用以根據脈波訊號HC(n)及第一驅動訊號Q(n)輸出第一閘極驅動訊號G(n)。上拉控制電路PUC是耦接於第一穩定下拉電路PD1及第二穩定下拉電路PD2，用以根據脈波訊號HC(n)及第一驅動訊號Q(n)產生第一閘極脈波訊號ST(n)，並根據第一閘極脈波訊號ST(n)及第一閘極驅動訊號G(n)輸出第二驅動訊號Q(n+2)。主要下拉電路KPD是耦接於上拉控制電路PUC，用以根據第二閘極驅動訊號G(n+4)下拉第一驅動訊號Q(n)。

在第10圖中，第一穩定下拉控制電路PDC1的4個電晶體開關T51、T52、T53、T54，第二穩定下拉控制電路PDC2的4個電晶體開關T61、 T62、T63、T64，第一穩定下拉電路PD1的2個電晶體開關T32及T42、第二穩定下拉電路PD2的2個電晶體開關T33及T43、主要下拉電路KPD的電晶體開關T41、上拉控制電路PUC的電晶體開關T12及T11，上拉電路PU的電晶體開關T21，均為N型金氧半電晶體。第一控制訊號LC1與第二控制訊號LC2為反向。在此，第一驅動訊號Q(n)為第n級移位暫存器之驅動訊號，第三驅動訊號Q(n-2)為第(n-2)級移位暫存器之驅動訊號，第二驅動訊號Q(n+2)為第(n+2)級移位暫存器之驅動訊號，第一閘極驅動訊號G(n)為第n級移位暫存器之閘極驅動訊號，第三閘極驅動訊號G(n+2)為第(n+2)級移位暫存器之閘極驅動訊號，第二閘極驅動訊號G(n+4)為第(n+4)級移位暫存器之閘極驅動訊號，其中移位暫存器的索引值n為大於2的正整數。底下將詳述本發明之移位暫存器300如何有效降低漏電流的效應，以增加第一驅動訊號Q(n)的驅動能力。

請繼續參閱第10圖，在第10圖實施例之移位暫存器300中，第一穩定下拉電路PD1包含2個電晶體開關，分別為第一電晶體開關T42以及第二電晶體開關T32。第一電晶體開關T42包含第一端，用以接收第一驅動訊號Q(n)，控制端，用以接收第一輸出訊號P(n)，以及第二端，用以接收第三閘極驅動訊號G(n+2)。第二電晶體開關T32包含第一端，用以接收該第一閘極驅動訊號G(n)，控制端，耦接於第一電晶體開關T42的控制端，第二端，耦接於低電壓端，用以接收低電壓VSS1。

第11圖係為第10圖實施例之移位暫存器300中，第一驅動訊號Q(n)、第一輸出訊號P(n)以及第三閘極驅動訊號G(n+2)的波形圖。第一驅動訊號Q(n)的上面虛線表示60伏特電壓的準位，中間虛線表示30伏特電壓的準位，而下面虛線表示-6伏特電壓的準位。第一輸出訊號P(n)的上面虛線表示30伏特電壓的準位，下面虛線表示-6伏特電壓的準位。第三閘極驅動訊號G(n+2)的上面虛線表示30伏特電壓的準位，下面虛線表示-6伏特電壓的準位。如同前述實施例，第一驅動訊號Q(n)的操作包含三個狀態，第一個狀態 稱為預先充電(Pre-charge)的狀態，相當於第11圖中的時間點P1至時間點P2的區間。第二個狀態稱為耦合(Coupling)的狀態，相當於第11圖中的時間點P2至時間點P3的區間。第三個狀態稱為維持(Holding)的狀態，相當於第11圖中的時間點P3至時間點P4的區間。在本實施例中，第一穩定下拉電路PD1的設計將會改進維持(Holding)的狀態(時間點P3至時間點P4的區間)的漏電情況。因第一驅動訊號Q(n)在時間點P1至時間點P2的區間，以及時間點P2至時間點P3的區間的操作情況以及電壓改變的情況與傳統的移位暫存器類似，因此不再贅述。以下，將針對時間點P3至時間點P4的區間對第一驅動訊號Q(n)進行分析。

當第一穩定下拉電路PD1內的電晶體開關T42於時間點P3至時間點P4的區間內時，第一驅動訊號Q(n)的電壓為30伏特，第一輸出訊號P(n)為高電壓的30伏特，第三閘極驅動訊號G(n+2)為高電壓30伏特。在這個情況下，電晶體開關T42的控制端接收到正偏壓而導通。此時，若第一驅動訊號Q(n)開始有漏電的情況發生，其電壓將隨之降低。然而，若第一驅動訊號Q(n)的電壓開始降低，第三閘極驅動訊號G(n+2)的電壓就會高於第一驅動訊號Q(n)的電壓，隨即透過導通的電晶體開關T42將第一驅動訊號Q(n)升壓至趨近於第三閘極驅動訊號G(n+2)的電壓。換句話說，只要第一驅動訊號Q(n)開始有漏電的行為，第三閘極驅動訊號G(n+2)就會對第一驅動訊號Q(n)充電以使第一驅動訊號Q(n)的電壓維持。因此，在時間點P3至時間點P4的區間內時，第一驅動訊號Q(n)幾乎不會有漏電的效應。

在本發明第10圖實施例之移位暫存器300中，第二穩定下拉電路PD2內包含2個電晶體開關，分別為第三電晶體開關T43及第四電晶體開關T33。而第二穩定下拉電路PD2中2個電晶體開關的耦接情況與第一穩定下拉電路PD1相似，故不再贅述。而第二穩定下拉電路PD2中使用第三閘極驅動訊號G(n+2)對第一驅動訊號Q(n)充電以使第一驅動訊號Q(n)的電壓維持的原理與功效相同於第一穩定下拉電路PD1，故於此將不再贅述。

第12圖係為本發明第三實施例之移位暫存器400的電路架構示意圖。在第12圖中，移位暫存器400包含了7個子電路，每一個子電路的區域示意為虛線範圍內的區域，移位暫存器300中的7個子電路分別為第一穩定下拉控制電路PDC1、第二穩定下拉控制電路PDC2、第一穩定下拉電路PD1、第二穩定下拉電路PD2、主要下拉電路KPD、上拉控制電路PUC以及上拉電路PU。移位暫存器400與移位暫存器300的電路結構相似，其差異為移位暫存器400中之第一穩定下拉電路PD1及第二穩定下拉電路PD2是利用第(n+2)級移位暫存器之閘極脈波訊號ST(n+2)，利用類似第11圖所述的方法，在第一驅動訊號Q(n)於時間點P3至時間點P4的區間內，閘極脈波訊號ST(n+2)對第一驅動訊號Q(n)充電。相對於移位暫存器300中利用閘極驅動訊號G(n+2)，移位暫存器400中的閘極脈波訊號ST(n+2)因為沒有閘極驅動訊號G(n+2)中電阻電容失真(RC Distortion)，於時間點P3至時間點P4的區間內對第一驅動訊號Q(n)進行充電時，除了可將第一驅動訊號Q(n)的電壓維持外，其輸出波形結果更趨近於理論值。

綜上所述，本發明揭露了一種具有較低漏電流的移位暫存器，其改變原本移位暫存器中穩定下拉電路內的電晶體耦接方式，將原本電晶體耦接於低電壓的端點以前二級或後二級的驅動訊號取代，或於移位暫存器於操作區間時，使用較高的反向輸出訊號取代。因為前二級或後二級的驅動訊號其電壓於某些操作區間會高於低電壓，而反向輸出訊號於操作區間亦會高於低電壓，因此穩定下拉電路內的電晶體壓差相較於傳統的移位暫存器將變小，故能降低漏電效應。此外，本發明利用後二級的閘級驅動訊號或是閘極脈波訊號，透過穩定下拉電路內的電晶體對移位暫存器的驅動訊號進行充電以維持驅動訊號的電壓。因此本發明之移位暫存器的驅動能力將優於傳統移位暫存器。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧移位暫存器

PDC1‧‧‧第一穩定下拉控制電路

PDC2‧‧‧第二穩定下拉控制電路

PD1‧‧‧第一穩定下拉電路

PD2‧‧‧第二穩定下拉電路

KPD‧‧‧主要下拉電路

PUC‧‧‧上拉控制電路

PU‧‧‧上拉電路

T51、T52、T53、T54、T55、T56、T61、T62、T63、T64、T65、T66、T32、T42、T33、T43、T41、T12、T21、T11‧‧‧電晶體開關

Q(n)、Q(n+2)、Q(n-2)‧‧‧驅動訊號

P(n)‧‧‧第一輸出訊號

K(n)‧‧‧第二輸出訊號

LC1、LC2‧‧‧控制訊號

G(n)、G(n+2)、G(n+4)‧‧‧閘極驅動訊號

ST(n)、ST(n+2)‧‧‧閘極脈波訊號

VSS1‧‧‧低電壓

HC1、HC(n)‧‧‧脈波訊號

Claims (20)

1. 一種移位暫存器，包含：一第一穩定下拉控制電路，用以根據該移位暫存器之一第一驅動訊號、一第二驅動訊號、一第一控制訊號及一低電壓輸出一第一輸出訊號；一第二穩定下拉控制電路，用以根據該移位暫存器之該第一驅動訊號、該第二驅動訊號、一第二控制訊號及該低電壓輸出一第二輸出訊號；一第一穩定下拉電路，耦接於該第一穩定下拉控制電路，用以根據該第一輸出訊號及該第二驅動訊號下拉該第一驅動訊號，及根據該第一輸出訊號及該低電壓下拉該移位暫存器輸出之一第一閘極驅動訊號；一第二穩定下拉電路，耦接於該第二穩定下拉控制電路，用以根據該第二輸出訊號及該第二驅動訊號下拉該第一驅動訊號，及根據該第二輸出訊號及該低電壓下拉該第一閘極驅動訊號；一上拉電路，耦接於該第一穩定下拉電路及該第二穩定下拉電路，用以根據一脈波訊號及該第一驅動訊號輸出該第一閘極驅動訊號；一上拉控制電路，耦接於該第一穩定下拉電路及該第二穩定下拉電路，用以根據該脈波訊號及該第一驅動訊號產生一閘極脈波訊號，並根據該閘極脈波訊號及該第一閘極驅動訊號輸出該第二驅動訊號；及一主要下拉電路，耦接於該上拉控制電路，用以根據一第二閘極驅動訊號下拉該第一驅動訊號。
2. 如請求項1所述之移位暫存器，其中該第一穩定下拉控制電路包含：一第一電晶體開關，包含：一第一端；一控制端，用以接收該第二驅動訊號；及一第二端，耦接於一低電壓端，用以接收該低電壓； 一第二電晶體開關，包含：一第一端；一控制端，耦接於該第一電晶體開關之該控制端；及一第二端，耦接於該低電壓端；一第三電晶體開關，包含：一第一端，用以接收該第一控制訊號；一控制端，耦接於該第三電晶體開關之該第一端；及一第二端，耦接於該第一電晶體開關之該第一端；一第四電晶體開關，包含：一第一端，耦接於該第三電晶體開關之該第二端；一控制端，用以接收該第一驅動訊號；及一第二端，耦接於該低電壓端；一第五電晶體開關，包含：一第一端，耦接於該第三電晶體開關之該第一端；一控制端，耦接於該第三電晶體開關之該第二端；及一第二端，耦接於該第二電晶體開關之該第一端，用以輸出該第一輸出訊號；及一第六電晶體開關，包含：一第一端，耦接於該第五電晶體開關之該第二端；一控制端，耦接於該第四電晶體開關之該控制端；及一第二端，耦接於該低電壓端。
3. 如請求項2所述之移位暫存器，其中該第二穩定下拉控制電路包含：一第七電晶體開關，包含：一第一端；一控制端，用以接收該第二驅動訊號；及 一第二端，耦接於該低電壓端；一第八電晶體開關，包含：一第一端；一控制端，耦接於該第七電晶體開關之該控制端；及一第二端，耦接於該低電壓端；一第九電晶體開關，包含：一第一端，用以接收該第二控制訊號；一控制端，耦接於該第九電晶體開關之該第一端；及一第二端，耦接於該第七電晶體開關之該第一端；一第十電晶體開關，包含：一第一端，耦接於該第九電晶體開關之該第二端；一控制端，用以接收該第一驅動訊號；及一第二端，耦接於該低電壓端；一第十一電晶體開關，包含：一第一端，耦接於該第九電晶體開關之該第一端；一控制端，耦接於該第九電晶體開關之該第二端；及一第二端，耦接於該第八電晶體開關之該第一端，用以輸出該第二輸出訊號；及一第十二電晶體開關，包含：一第一端，耦接於該第十一電晶體開關之該第二端；一控制端，耦接於該第十電晶體開關之該控制端；及一第二端，耦接於該低電壓端。
4. 如請求項1至3中任一項所述之移位暫存器，其中該第一驅動訊號係為一第n級移位暫存器之一驅動訊號，該第二驅動訊號係為一第(n+2)級移位暫存器之一驅動訊號，該第一閘極驅動訊號係為該第n級移位暫存器之一 閘極驅動訊號，該第二閘極驅動訊號係為一第(n+4)級移位暫存器之一閘極驅動訊號，且該第一控制訊號與該第二控制訊號為反向，其中n係為一正整數。
5. 如請求項1至3中任一項所述之移位暫存器，其中該第一驅動訊號係為一第n級移位暫存器之一驅動訊號，該第二驅動訊號係為一第(n-2)級移位暫存器之一驅動訊號，該第一閘極驅動訊號係為該第n級移位暫存器之一閘極驅動訊號，該第二閘極驅動訊號係為一第(n+4)級移位暫存器之一閘極驅動訊號，且該第一控制訊號與該第二控制訊號為反向，其中n係為一大於2之正整數。
6. 一種移位暫存器，包含：一第一穩定下拉控制電路，用以根據該移位暫存器之一第一驅動訊號、一第一控制訊號、一低電壓及一高電壓輸出一第一輸出訊號及一第一輸出反向訊號；一第二穩定下拉控制電路，用以根據該移位暫存器之該第一驅動訊號、一第二控制訊號、該低電壓及該高電壓輸出一第二輸出訊號及一第二輸出反向訊號；一第一穩定下拉電路，耦接於該第一穩定下拉控制電路，用以根據該第一輸出訊號及該第一輸出反向訊號下拉該第一驅動訊號，及根據該第一輸出訊號及該低電壓下拉該移位暫存器輸出之一第一閘極驅動訊號；一第二穩定下拉電路，耦接於該第二穩定下拉控制電路，用以根據該第二輸出訊號及該第二輸出反向訊號下拉該第一驅動訊號，及根據該第二輸出訊號及該低電壓下拉該第一閘極驅動訊號；一上拉電路，耦接於該第一穩定下拉電路及該第二穩定下拉電路，用以根據一脈波訊號及該第一驅動訊號輸出該第一閘極驅動訊號； 一上拉控制電路，耦接於該第一穩定下拉電路及該第二穩定下拉電路，用以根據該脈波訊號及該第一驅動訊號產生一閘極脈波訊號，並根據該閘極脈波訊號及該第一閘極驅動訊號輸出一第二驅動訊號；及一主要下拉電路，耦接於該上拉控制電路，用以根據一第二閘極驅動訊號下拉該第一驅動訊號。
7. 如請求項6所述之移位暫存器，其中該第一穩定下拉控制電路包含：一第一電晶體開關，包含：一第一端；一控制端，用以接收該第一驅動訊號；及一第二端，耦接於一低電壓端，用以接收該低電壓；一第二電晶體開關，包含：一第一端；一控制端，耦接於該第一電晶體開關之該控制端；及一第二端，耦接於該低電壓端；一第三電晶體開關，包含：一第一端，用以接收該第一控制訊號；一控制端，耦接於該第三電晶體開關之該第一端；及一第二端，耦接於該第一電晶體開關之該第一端；一第四電晶體開關，包含：一第一端，耦接於該第三電晶體開關之該第一端；一控制端，耦接於該第三電晶體開關之該第二端；及一第二端，耦接於該第二電晶體開關之該第一端，用以輸出該第一輸出訊號；一第五電晶體開關，包含：一第一端； 一控制端，耦接於該第四電晶體開關之該第二端；及一第二端，耦接於該低電壓端；及一第六電晶體開關，包含：一第一端，耦接於一高電壓端，用以接收該高電壓；一控制端，耦接於該第六電晶體開關之該第一端；及一第二端，耦接於該第五電晶體開關之該第一端，用以輸出該第一反向輸出訊號。
8. 如請求項7所述之移位暫存器，其中該第二穩定下拉控制電路包含：一第七電晶體開關，包含：一第一端；一控制端，用以接收該第一驅動訊號；及一第二端，耦接於該低電壓端；一第八電晶體開關，包含：一第一端；一控制端，耦接於該第七電晶體開關之該控制端；及一第二端，耦接於該低電壓端；一第九電晶體開關，包含：一第一端，用以接收該第二控制訊號；一控制端，耦接於該第九電晶體開關之該第一端；及一第二端，耦接於該第七電晶體開關之該第一端；一第十電晶體開關，包含：一第一端，耦接於該第九電晶體開關之該第一端；一控制端，耦接於該第九電晶體開關之該第二端；及一第二端，耦接於該第八電晶體開關之該第一端，用以輸出該第二輸出訊號； 一第十一電晶體開關，包含：一第一端；一控制端，耦接於該第十電晶體開關之該第二端；及一第二端，耦接於該低電壓端；及一第十二電晶體開關，包含：一第一端，耦接於該高電壓端；一控制端，耦接於該第十二電晶體開關之該第一端；及一第二端，耦接於該第十一電晶體開關之該第一端，用以輸出該第二反向輸出訊號。
9. 如請求項7或8所述之移位暫存器，其中該主要下拉電路包含一第十三電晶體開關，包含：一第一端，用以接收該第一驅動訊號；一控制端，用以接收該第二閘極驅動訊號；及一第二端，耦接於該第六電晶體開關之該第二端。
10. 如請求項6至8中任一項所述之移位暫存器，其中該第一驅動訊號係為一第n級移位暫存器之一驅動訊號，該第二驅動訊號係為一第(n+2)級移位暫存器之一驅動訊號，該第一閘極驅動訊號係為該第n級移位暫存器之一閘極驅動訊號，該第二閘極驅動訊號係為一第(n+4)級移位暫存器之一閘極驅動訊號，且該第一控制訊號與該第二控制訊號(LC2)為反向，其中n係為一正整數。
11. 如請求項1至3及6至8中任一項所述之移位暫存器，其中該主要下拉電路包含一第十三電晶體開關，包含：一第一端，用以接收該第一驅動訊號； 一控制端，用以接收該第二閘極驅動訊號；及一第二端，用以接收該低電壓。
12. 如請求項1至3及6至8中任一項所述之移位暫存器，其中該主要下拉電路包含一第十三電晶體開關，包含：一第一端，用以接收該第一驅動訊號；一控制端，用以接收該第二閘極驅動訊號；及一第二端，用以接收一第(n-2)級移位暫存器之一驅動訊號；其中n係為一大於2之正整數。
13. 如請求項第3或8所述之移位暫存器，其中該第一電晶體開關、該第二電晶體開關、該第三電晶體開關、該第四電晶體開關、該第五電晶體開關、該第六電晶體開關、該第七電晶體開關、該第八電晶體開關、該第九電晶體開關、該第十電晶體開關、該第十一電晶體開關、該第十二電晶體開關皆為N型金氧半電晶體。
14. 一種移位暫存器，包含：一第一穩定下拉控制電路，用以根據該移位暫存器之一第三驅動訊號、一第一控制訊號及一低電壓輸出一第一輸出訊號；一第二穩定下拉控制電路，用以根據該移位暫存器之該第三驅動訊號、一第二控制訊號及該低電壓輸出一第二輸出訊號；一第一穩定下拉電路，耦接於該第一穩定下拉控制電路，用以根據該第一輸出訊號及一第三閘極驅動訊號下拉該第一驅動訊號，及根據該第一輸出訊號及該低電壓下拉該移位暫存器輸出之一第一閘極驅動訊號；一第二穩定下拉電路，耦接於該第二穩定下拉控制電路，用以根據該第二輸出訊號及該第三閘極驅動訊號下拉該第一驅動訊號，及根據該第二 輸出訊號及該低電壓下拉該第一閘極驅動訊號；一上拉電路，耦接於該第一穩定下拉電路及該第二穩定下拉電路，用以根據一脈波訊號及該第一驅動訊號輸出該第一閘極驅動訊號；一上拉控制電路，耦接於該第一穩定下拉電路及該第二穩定下拉電路，用以根據該脈波訊號及該第一驅動訊號產生一閘極脈波訊號，並根據該閘極脈波訊號及該第一閘極驅動訊號輸出該第三驅動訊號；及一主要下拉電路，耦接於該上拉控制電路，用以根據一第二閘極驅動訊號下拉該第一驅動訊號；其中該第一驅動訊號係為一第n級移位暫存器之一驅動訊號，該第三驅動訊號係為一第(n-2)級移位暫存器之一驅動訊號，該第二驅動訊號係為一第(n+2)級移位暫存器之一驅動訊號，該第一閘極驅動訊號係為該第n級移位暫存器之一閘極驅動訊號，該第三閘極驅動訊號係為一第(n+2)級移位暫存器之一閘極驅動訊號，該第二閘極驅動訊號係為一第(n+4)級移位暫存器之一閘極驅動訊號，且該第一控制訊號與該第二控制訊號為反向，其中n係為大於2的正整數。
15. 如請求項14所述之移位暫存器，其中該第一穩定下拉電路包含：一第一電晶體開關，包含：一第一端，用以接收該第一驅動訊號；一控制端，用以接收該第一輸出訊號；及一第二端，用以接收該第三閘極驅動訊號；及一第二電晶體開關，包含：一第一端，用以接收該第一閘極驅動訊號；一控制端，耦接於該第一電晶體開關的該控制端；及一第二端，耦接於一低電壓端，用以接收該低電壓。
16. 如請求項15所述之移位暫存器，其中該第二穩定下拉電路包含：一第三電晶體開關，包含：一第一端，用以接收該第一驅動訊號；一控制端，用以接收該第二輸出訊號；及一第二端，用以接收該第三閘極驅動訊號；及一第四電晶體開關，包含：一第一端，用以接收該第一閘極驅動訊號；一控制端，耦接於該第三電晶體開關的該控制端；及一第二端，耦接於該低電壓端。
17. 一種移位暫存器，包含：一第一穩定下拉控制電路，用以根據該移位暫存器之一第三驅動訊號、一第一控制訊號及一低電壓輸出一第一輸出訊號；一第二穩定下拉控制電路，用以根據該移位暫存器之該第三驅動訊號、一第二控制訊號及該低電壓輸出一第二輸出訊號；一第一穩定下拉電路，耦接於該第一穩定下拉控制電路，用以根據該第一輸出訊號及一第三閘極脈波訊號下拉該第一驅動訊號，及根據該第一輸出訊號及該低電壓下拉該移位暫存器輸出之一第一閘極驅動訊號；一第二穩定下拉電路，耦接於該第二穩定下拉控制電路，用以根據該第二輸出訊號及該第三閘極脈波訊號下拉該第一驅動訊號，及根據該第二輸出訊號及該低電壓下拉該第一閘極驅動訊號；一上拉電路，耦接於該第一穩定下拉電路及該第二穩定下拉電路，用以根據一脈波訊號及該第一驅動訊號輸出該第一閘極驅動訊號；一上拉控制電路，耦接於該第一穩定下拉電路及該第二穩定下拉電路，用以根據該脈波訊號及該第一驅動訊號產生一第一閘極脈波訊號，並根據該第一閘極脈波訊號及該第一閘極驅動訊號輸出該第三驅動訊號； 及一主要下拉電路，耦接於該上拉控制電路，用以根據一第二閘極驅動訊號下拉該第一驅動訊號；其中該第一驅動訊號係為一第n級移位暫存器之一驅動訊號，該第三驅動訊號係為一第(n-2)級移位暫存器之一驅動訊號，該第二驅動訊號係為一第(n+2)級移位暫存器之一驅動訊號，該第一閘極驅動訊號係為該第n級移位暫存器之一閘極驅動訊號，該第三閘極驅動訊號係為一第(n+2)級移位暫存器之一閘極驅動訊號，該第二閘極驅動訊號係為一第(n+4)級移位暫存器之一閘極驅動訊號，該第一閘極脈波訊號係為該第n級移位暫存器之一閘極脈波訊號，該第二閘極脈波訊號係為該第(n+2)級移位暫存器之一閘極脈波訊號，且該第一控制訊號與該第二控制訊號為反向，其中n係為大於2的正整數。
18. 如請求項17所述之移位暫存器，其中該第一穩定下拉電路包含：一第一電晶體開關，包含：一第一端，用以接收該第一驅動訊號；一控制端，用以接收該第一輸出訊號；及一第二端，用以接收該第二閘極脈波訊號；及一第二電晶體開關，包含：一第一端，用以接收該第一閘極驅動訊號；一控制端，耦接於該第一電晶體開關的該控制端；及一第二端，耦接於一低電壓端，用以接收該低電壓。
19. 如請求項18所述之移位暫存器，其中該第二穩定下拉電路包含：一第三電晶體開關，包含：一第一端，用以接收該第一驅動訊號； 一控制端，用以接收該第二輸出訊號；及一第二端，用以接收該第二閘極脈波訊號；及一第四電晶體開關，包含：一第一端，用以接收該第一閘極驅動訊號；一控制端，耦接於該第三電晶體開關的該控制端；及一第二端，耦接於該低電壓端。
20. 如請求項第16或19所述之移位暫存器，其中該第一電晶體開關、該第二電晶體開關、該第三電晶體開關、該第四電晶體開關皆為N型金氧半電晶體。