CN106652867B - 移位寄存器单元、栅极驱动电路及显示面板 - Google Patents

移位寄存器单元、栅极驱动电路及显示面板 Download PDF

Info

Publication number
CN106652867B
CN106652867B CN201510740346.XA CN201510740346A CN106652867B CN 106652867 B CN106652867 B CN 106652867B CN 201510740346 A CN201510740346 A CN 201510740346A CN 106652867 B CN106652867 B CN 106652867B
Authority
CN
China
Prior art keywords
shift register
clock signal
coupled
node
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510740346.XA
Other languages
English (en)
Other versions
CN106652867A (zh
Inventor
曾迎祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201510740346.XA priority Critical patent/CN106652867B/zh
Priority to US15/152,811 priority patent/US10019930B2/en
Publication of CN106652867A publication Critical patent/CN106652867A/zh
Application granted granted Critical
Publication of CN106652867B publication Critical patent/CN106652867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本公开提供了一种移位寄存器单元、栅极驱动电路及显示面板。该移位寄存器单元包括第一晶体管至第八晶体管以及第一和第二电容。本公开的示例实施方式中，利用较少的晶体管和电容组成移位寄存单元，因此可以使移位寄存器单元及由移位寄存器单元组成的栅极驱动电路的布线面积减小，为实现更高分辨率和更窄边框的显示面板提供了技术支持；同时，由于简化了移位寄存器单元及由移位寄存器单元组成的栅极驱动电路的结构，从而可以简化制备工艺，压缩制备成本。

Description

移位寄存器单元、栅极驱动电路及显示面板
技术领域
本公开涉及显示技术领域，具体涉及一种移位寄存器单元、应用该移位寄存器单元的栅极驱动电路及应用该栅极驱动电路的显示面板。
背景技术
相比传统技术中的液晶显示面板，OLED(Organic Light Emitting Diode，有机发光二极管)显示面板具有反应速度更快、色纯度和亮度更优、对比度更高、视角更广等特点，因此逐渐得到了显示技术开发商日益广泛的关注。然而，现有技术中的OLED显示面板仍存在有待改进之处。例如：
OLED显示面板主要通过像素矩阵实现显示，通常而言，各行像素均耦接至对应的扫描栅线。在OLED显示面板工作过程中，通过栅极驱动电路将输入的信号经过移位寄存器单元的转换，转换成开启/关断控制信号后，顺次施加到OLED显示面板的各行像素的扫描栅线，对各行像素进行选通。
然而现有技术中移位寄存器单元通常包括较多的晶体管，并需要较多的时钟信号进行驱动。随着平板显示技术的发展，高分辨率以及窄边框产品得到了越来越多的关注，现有技术中移位寄存器单元中数量众多的晶体管会占据很大的布线面积，不利于增加有效显示面积以及窄边框设计；此外，更多的晶体管加大了移位寄存器单元的制备工艺难度，增加了制备成本。
发明内容
针对现有技术中的部分或者全部问题，本公开提供一种结构更加简单的移位寄存器单元、应用该移位寄存器单元的栅极驱动电路及应用该栅极驱动电路的显示面板，从而减小栅极驱动电路的布线面积。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的第一方面，提供一种移位寄存器单元，包括：
一第一开关元件，用于响应一输入信号而导通，以将所述输入信号提供至一第一节点；
一第二开关元件，用于响应一第一时钟信号而导通，以将一第一电压提供至所述第一节点；
一第三开关元件，用于响应所述第一时钟信号而导通，以将所述第一电压提供至一第二节点；
一第四开关元件，用于响应一第三时钟信号而导通，以将所述输入信号提供至所述第二节点；
一第五开关元件，用于响应所述第二节点的信号而导通，以将所述第一电压输入至一第三节点；
一第六开关元件，用于响应所述第一时钟信号而导通，以将一第二电压提供至所述第三节点；
一第七开关元件，用于响应所述第三节点的信号而导通，以将所述第一电压提供至一输出信号端；
一第八开关元件，用于响应所述第一节点的信号而导通，以将一第二时钟信号提供至所述输出信号端；
一第一电容，耦接于所述第一电压及所述第三节点之间；以及
一第二电容，耦接于所述第一节点及所述输出信号端之间。
本公开的一种示例性实施例中，所述第一开关元件至第八开关元件分别为第一晶体管至第八晶体管。
本公开的一种示例性实施例中，所述第一晶体管至第八晶体管均分别具有第一端、第二端以及控制端，其中：
所述第一晶体管控制端及第一端与所述输入信号耦接，第二端与所述第一节点耦接；
所述第二及第三晶体管控制端均与所述第一时钟信号耦接，第一端均与所述第一电压耦接，所述第二晶体管第二端与所述第一节点耦接，所述第三晶体管第二端与所述第二节点耦接；
所述第四晶体管控制端与所述第三时钟信号耦接，第一端与所述输入信号耦接，第二端与所述第二节点耦接；
所述第五晶体管控制端与所述第二节点耦接，第一端与所述第一电压耦接，第二端与所述第三节点耦接；
所述第六晶体管控制端与所述第一时钟信号耦接，第一端与所述第二电压耦接，第二端与所述第三节点耦接；
所述第七晶体管控制端与所述第三节点耦接，第一端与所述第一电压耦接，第二端与所述输出信号端耦接；
所述第八晶体管控制端与所述第一节点耦接，第一端与所述第二时钟信号耦接，第二端与所述输出信号端耦接。
本公开的一种示例性实施例中，第一晶体管至第八晶体管均为N型晶体管。
本公开的一种示例性实施例中，第一晶体管至第八晶体管均为P型晶体管。
本公开的一种示例性实施例中，所述第一时钟信号的相位领先所述第二时钟信号2/3个信号周期，所述第二时钟信号的相位领先所述第三时钟信号2/3个信号周期。
本公开的一种示例性实施例中，所述第一时钟信号、第二时钟信号以及第三时钟信号的低电平占空比均为1:3。
本公开的一种示例性实施例中，所述第一电压为一高电平，所述第二电压为一低电平。
根据本公开的第二方面，提供一种栅极驱动电路，该栅极驱动电路包括上述的任意一种移位寄存器单元。
本公开的一种示例性实施例中，所述栅极驱动电路包括多个级联的所述移位寄存器单元；除最后一级移位寄存器单元外，其余每一级移位寄存器单元的输出信号端均耦接下一级移位寄存器单元的输入信号端，第一级移位寄存器单元的输入信号端接入一起始信号。
本公开的一种示例性实施例中，所述多个级联的所述移位寄存器单元至少包括第一移位寄存器单元、第二移位寄存器单元及第三移位寄存器单元；
所述第一移位寄存器单元的输出信号端耦接所述第二移位寄存器单元的输入信号端；
所述第二移位寄存器单元的输出信号端耦接所述第三移位寄存器单元的输入信号端。
本公开的一种示例性实施例中，所述栅极驱动电路还包括一时钟信号发生单元，用于生成相位依次相差2/3个信号周期的第一时钟信号、第二时钟信号以及第三时钟信号；
所述第一移位寄存器单元中的所述第一至第三时钟信号分别为所述时钟信号发生单元生成的第一时钟信号、第二时钟信号以及第三时钟信号；
所述第二移位寄存器单元中的所述第一至第三时钟信号分别为所述时钟信号发生单元生成的第三时钟信号、第一时钟信号以及第二时钟信号；
所述第三移位寄存器单元中的所述第一至第三时钟信号分别为所述时钟信号发生单元生成的第二时钟信号、第三时钟信号以及第一时钟信号。
根据本公开的第三方面，提供一种显示面板，包括上述的任意一种栅极驱动电路。
本公开的示例实施方式中，利用较少的晶体管和电容组成移位寄存单元，因此可以使移位寄存器单元及由移位寄存器单元组成的栅极驱动电路的布线面积减小，为实现更高分辨率和更窄边框的显示面板提供了技术支持；同时，由于简化了移位寄存器单元及由移位寄存器单元组成的栅极驱动电路的结构，从而可以简化制备工艺，压缩制备成本。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1是本发明示例实施方式中一种移位寄存器单元的结构示意图。
图2是本发明示例实施方式中另一种移位寄存器单元的结构示意图。
图3是图1及图2中移位寄存器单元的驱动时序及信号波形示意图。
图4至图9是图2中移位寄存器单元在t1至t6时序段的等效电路图。
图10是本发明示例实施方式中栅极驱动电路的一种实现结构示意图。
图11是图10中栅极驱动电路的输出信号示意图。
附图标记说明：
S1至S8：第一开关元件至第八开关元件
T1至T8：第一晶体管至第八晶体管
C1：第一电容
C2：第二电容
CK1：第一时钟信号
CK2：第二时钟信号
CK3：第三时钟信号
VDD：第一电压
VEE：第二电压
VIN：输入信号(端)
VOUT：输出信号端
N1：第一节点
N2：第二节点
N3：第三节点
SR1：第一移位寄存器单元
SR2：第二移位寄存器单元
SR3：第三移位寄存器单元
SR4：第四移位寄存器单元
SR5：第五移位寄存器单元
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中，为了清晰，夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多示例实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的示例实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本公开的各方面。
如图1中所示，本示例实施方式中首先提供了一种移位寄存器单元。该移位寄存器单元由第一开关元件S1、第二开关元件S2、第三开关元件S3、第四开关元件S4、第五开关元件S5、第六开关元件S6、第七开关元件S7、第八开关元件S8以及第一电容C1和第二电容C2组成。在本示例实施方式的移位寄存器单元中，第一开关元件S1用于响应一输入信号VIN而导通，以将所述输入信号VIN提供至一第一节点N1。第二开关元件S2用于响应一第一时钟信号CK1而导通，以将一第一电压VDD提供至所述第一节点N1。第三开关元件S3用于响应所述第一时钟信号CK1而导通，以将所述第一电压VDD提供至一第二节点N2。第四开关元件S4用于响应一第三时钟信号CK3而导通，以将所述输入信号VIN提供至所述第二节点N2。第五开关元件S5用于响应所述第二节点N2的信号而导通，以将所述第一电压VDD输入至一第三节点N3。第六开关元件S6用于响应所述第一时钟信号CK1而导通，以将一第二电压VEE提供至所述第三节点N3。第七开关元件S7用于响应所述第三节点N3的信号而导通，以将所述第一电压VDD提供至一输出信号端VOUT。第八开关元件用于响应所述第一节点N1的信号而导通，以将一第二时钟信号CK2提供至所述输出信号端VOUT。第一电容C1耦接于所述第一电压VDD及所述第三节点N3之间，第二电容C2耦接于所述第一节点N1及所述输出信号端VOUT之间。
上述第一开关元件S1至第八开关元件S8可以为晶体管开关；例如，分别为第一晶体管T1至第八晶体管T8。但在本公开的其他示例性实施例中，第一开关元件S1至第八开关元件S8可以为其他类型的开关，例如BJT开关、晶闸管、可控二极管等等。下面，以所述第一晶体管T1至第八晶体管T8均为P型晶体管为例进行说明。
参考图2中所示，所述第一晶体管T1至第八晶体管T8均包括第一端、第二端以及控制端，例如，第一端、第二端以及控制端分别为晶体管的源极、漏极以及栅极。其中：
所述第一晶体管T1的控制端及第一端与所述输入信号VIN耦接，所述第一晶体管T1的第二端与所述第一节点N1耦接；在所述输入信号VIN为低电平时，所述第一晶体管T1导通，所述输入信号VIN输入至第一节点N1。
所述第二晶体管T2的控制端与所述第一时钟信号CK1耦接，所述第二晶体管T2的第一端均与所述第一电压VDD耦接，所述第二晶体管T2的第二端与所述第一节点N1耦接；本示例实施方式中，所述第一电压VDD为一高电平电压；在所述第一时钟信号CK1为低电平时，所述第二晶体管T2导通，所述第一电压VDD输入至第一节点N1。
所述第三晶体管T3的控制端与所述第一时钟信号CK1耦接，所述第三晶体管T3的第一端均与所述第一电压VDD耦接，所述第三晶体管T3的第二端与所述第二节点N2耦接；在所述第一时钟信号CK1为低电平时，所述第三晶体管T3导通，所述第一电压VDD输入至第二节点N2。
所述第四晶体管T4的控制端与所述第三时钟信号CK3耦接，所述第四晶体管T4的第一端与所述输入信号VIN耦接，所述第四晶体管T4的第二端与所述第二节点N2耦接；在所述第三时钟信号CK3为低电平时，所述第四晶体管T4导通，所述输入信号VIN输入至第二节点N2。
所述第五晶体管T5的控制端与所述第二节点N2耦接，所述第五晶体管T5的第一端与所述第一电压VDD耦接，所述第五晶体管T5的第二端与所述第三节点N3耦接；在所述第二节点N2电压为低电平时，所述第五晶体管T5导通，所述第一电压VDD输入至第三节点N3。
所述第六晶体管T6的控制端与所述第一时钟信号CK1耦接，所述第六晶体管T6的第一端与所述第二电压VEE耦接，所述第六晶体管T6的第二端与所述第三节点N3耦接；本示例实施方式中，所述第二电压VEE为一低电平电压；在所述第一时钟信号CK1为低电平时，所述第六晶体管T6导通，所述第二电压VEE输入至第三节点N3。
所述第七晶体管T7的控制端与所述第三节点N3耦接，所述第七晶体管T7的第一端与所述第一电压VDD耦接，所述第七晶体管T7的第二端与所述输出信号端VOUT耦接；在所述第三节点N3电压为低电平时，所述第七晶体管T7导通，所述第一电压VDD自所述输出信号端VOUT输出。由于本示例实施方式中所述第一电压VDD为一高电平电压，因此在所述第三节点N3的电位为低电平时，可以使得所述移位寄存器单元输出一高电平信号。
所述第八晶体管T8的控制端与所述第一节点N1耦接，所述第八晶体管T8的第一端与所述第二时钟信号CK2耦接，所述第八晶体管T8的第二端与所述输出信号端VOUT耦接；在所述第一节点N1电压为低电平时，所述第八晶体管T8导通，所述第二时钟信号CK2自所述输出信号端VOUT输出。因此，在所述第八晶体管T8导通时，若所述第二时钟信号CK2处于高电平，则所述移位寄存器单元输出一高电平信号；若所述第二时钟信号CK2处于低电平，则所述移位寄存器单元输出一低电平信号。
所述第一电容C1的第一端与所述第一电压VDD耦接，所述第一电容C1的第二端与所述第三节点N3耦接；所述第一电容C1用于存储所述第三节点N3的电压。所述第二电容C2的第一端与所述第一节点N1耦接，所述第二电容C2的第二端与所述输出信号端VOUT耦接，所述第二电容C2用于存储所述第一节点N1的电压。
下面结合图3中的驱动时序图对本示例实施方式中的移位寄存器单元的工作原理加以更详细的说明。参考图3中所示，在本示例实施方式中，所述第一时钟信号CK1的相位领先所述第二时钟信号CK2 2/3个信号周期，所述第二时钟信号CK2的相位领先所述第三时钟信号CK3 2/3个信号周期。所述第一时钟信号CK1、第二时钟信号CK2以及第三时钟信号CK3的低电平占空比均为1:3。所述移位寄存器单元的工作过程可以包括以下阶段：
参考图3以及图4中所示，在充电阶段t1，第一时钟信号CK1以及第二时钟信号CK2为高电平，输入信号VIN以及第三时钟信号CK3为低电平。所述第二晶体管T2、第三晶体管T3以及第六晶体管T6关断；所述第一晶体管T1以及第四晶体管T4导通。输入信号VIN通过第一晶体管T1输入至第一节点N1，从而对第二电容C2进行充电，同时使第八晶体管T8导通。输入信号VIN通过第四晶体管T4输入至第二节点N2，从而使第五晶体管T5导通。第一电压VDD通过第五晶体管T5输入至第三节点N3，从而对第一电容C1进行充电，同时使第七晶体管T7关断。第二时钟信号CK2通过第八晶体管T8自输出信号端VOUT输出，由于该阶段所述第二时钟信号CK2为高电平，因此所述移位寄存器单元输出的为高电平信号。
参考图3以及图5中所示，在输出阶段t2，输入信号VIN、第一时钟信号CK1以及第三时钟信号CK3为高电平，第二时钟信号CK2为低电平。所述第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4以及第六晶体管T6关断。在所述第一电容C1存储的高电平电压信号作用下，第三节点N3的电压仍为低电平，从而使第七晶体管T7保持关断。在所述第二电容C2存储的低电平电压信号作用下，第一节点N1的电压仍为低电平，从而使第八晶体管T8继续导通。第二时钟信号CK2通过第八晶体管T8自输出信号端VOUT输出，由于该阶段所述第二时钟信号CK2为低电平，因此所述移位寄存器单元输出的为低电平信号。
参考图3以及图6中所示，在复位阶段t3，输入信号VIN、第二时钟信号CK2以及第三时钟信号CK3为高电平，第一时钟信号CK1为低电平。所述第一晶体管T1以及第四晶体管T4关断；所述第二晶体管T2、第三晶体管T3以及第六晶体管T6导通。所述第一电压VDD通过所述第二晶体管T2输入至所述第一节点N1，从而对所述第二电容C2进行复位充电，同时使第八晶体管T8关断。所述第一电压VDD通过所述第三晶体管T3输入至所述第二节点N2，从而使第五晶体管T5关断。所述第二电压VEE通过所述第六晶体管T6输入至所述第三节点N3，从而对所述第一电容C1进行复位充电，同时使第七晶体管T7导通，所述第一电压VDD通过所述第七晶体管T7自输出信号端VOUT输出，由于第一电压VDD为高电平，因此所述移位寄存器单元输出的为高电平信号。
参考图3以及图7至图9中所示，在复位阶段t3之后的t4至t6阶段，在所述第一电容C1存储的低电平电压信号作用下，第三节点N3的电压仍为低电平，所述第七晶体管T7保持导通，所述第一电压VDD通过所述第七晶体管T7自输出信号端VOUTT输出，由于第一电压VDD为高电平，因此所述移位寄存器单元仍输出的为高电平信号。此外，在所述第一时钟信号CK1为低电平时，所述第六晶体管T6导通，所述第二电压VEE通过所述第六晶体管T6输入至所述第三节点N3，从而对所述第一电容C1进行充电，进而可以保持所述第七晶体管T7的导通，保证所述移位寄存器单元输出的为高电平信号。
本实施例中像素驱动电路的另外优势就是采用了单一沟道类型的晶体管即全为P型薄膜晶体管。采用全P型薄膜晶体管还具有以下优点，例如对噪声抑制力强；例如由于是低电平导通，而充电管理中低电平较容易实现；例如N型薄膜晶体管易受到地面反跳(Ground Bounce)的影响，而P型薄膜晶体管仅会受到驱动电压线IR Drop的影响，而一般情况下IR Drop的影响更易消除；例如，P型薄膜晶体管制程简单，相对价格较低；例如，P型薄膜晶体管的稳定性更好等等。因此，采用全P型薄膜晶体管不但可以降低制备工艺的复杂程度和生产成本，而且有助于提升产品质量。当然，本领域所属技术人员很容易得出本发明所提供的移位寄存器单元可以轻易改成全为N型晶体管；例如，在第一晶体管T1至第八晶体管T8均为N型晶体管时；上述第一电压VDD为低电平电压，上述第二电压VEE为高电平电压，所述第一时钟信号CK1、第二时钟信号CK2以及第三时钟信号CK3的高电平占空比均为1:3。因此并不局限于本示例实施方式中的所提供的实现方式，在此不再赘述。
进一步的，本示例实施方式还提供了一种栅极驱动电路，该栅极驱动电路包括根据上述的任意一种移位寄存器单元。具体而言，本示例实施方式中栅极驱动电路可以如图10中所示，其包括第一移位寄存器单元SR1、第二移位寄存器单元SR2、第三移位寄存器单元SR3、第四移位寄存器单元SR4以及第五移位寄存器单元SR5等多个移位寄存器单元；除第一级移位寄存器单元外，其余每一级移位寄存器单元的输入信号端VIN均耦接上一级移位寄存器单元的输出信号端VOUT，除最后一级移位寄存器单元外，其余每一级移位寄存器单元的输出信号端VOUT均耦接下一级移位寄存器单元的输入信号端VIN，第一级移位寄存器单元的输入信号端VIN为接入起始信号。即如图中所示，所述第一移位寄存器单元SR1的输入信号VIN接入起始信号，所述第一移位寄存器单元SR1的输出信号端VOUT耦接所述第二移位寄存器单元SR2的输入信号VIN。所述第二移位寄存器单元SR2的输出信号端VOUT耦接所述第三移位寄存器单元SR3的输入信号VIN。所述第三移位寄存器单元SR3的输出信号端VOUT耦接所述第四移位寄存器单元SR4的输入信号VIN，所述第四移位寄存器单元的输出信号端VOUT耦接下一级移位寄存器单元的输入信号端VIN等等。
继续参考图10，在本公开的一种示例实施方式中，所述栅极驱动电路还可以包括一时钟信号发生单元(图中未示出)；所述时钟信号发生单元用于生成相位依次相差2/3个信号周期的第一时钟信号CK1、第二时钟信号CK2以及第三时钟信号CK3。
所述第一移位寄存器单元SR1中的所述第一时钟信号CK1至第三时钟信号CK3分别为所述时钟信号发生单元生成的第一时钟信号CK1、第二时钟信号CK2以及第三时钟信号CK3；所述第二移位寄存器单元SR2中的所述第一时钟信号CK1至第三时钟信号CK3分别为所述时钟信号发生单元生成的第三时钟信号CK3、第一时钟信号CK1以及第二时钟信号CK2；所述第三移位寄存器单元SR3中的所述第一时钟信号CK1至第三时钟信号CK3分别为所述时钟信号发生单元生成的第二时钟信号CK2、第三时钟信号CK3以及第一时钟信号CK1。
相比于现有技术中，本示例实施方式中的栅极驱动电路仅需三组时钟信号，因此减少的控制信号的数量，而且可以节省控制信号的布线，从而更有利于实现更窄边框的显示面板。
此外，发明人还对本示例实施方式中栅极驱动电路的技术效果进行了实验验证。如图11中所示，可以看出为本示例实施方式中的栅极驱动电路的输出信号波形的有效且正确，并未影响栅极驱动电路的性能。
进一步的，本示例实施方式还提供了一种显示面板，该显示面板包括上述的任意一种栅极驱动电路。由于使用栅极驱动电路具有更小的布线面积，因此该显示面板的有效显示面积可以得以增加，有利于提升显示面板的分辨率；同时，该显示面板的边框可以做的更窄。
综上所述，本公开的示例实施方式中，利用较少的晶体管和电容组成移位寄存单元，而且包括该移位寄存单元的栅极驱动电路仅需较少的时钟信号，因此本公开可以使移位寄存器单元及由移位寄存器单元组成的栅极驱动电路的布线面积减小，为实现更高分辨率和更窄边框的显示面板提供了技术支持；同时，由于简化了移位寄存器单元及由移位寄存器单元组成的栅极驱动电路的结构，从而可以简化制备工艺，压缩制备成本。
本公开已由上述相关示例实施方式加以描述，然而上述示例实施方式仅为实施本公开的范例。必需指出的是，已揭露的示例实施方式并未限制本公开的范围。相反地，在不脱离本公开的精神和范围内所作的更动与润饰，均属本公开的专利保护范围。

Claims (13)

1.一种移位寄存器单元，其特征在于，包括：
一第一开关元件，用于响应一输入信号而导通，以将所述输入信号提供至一第一节点；
一第二开关元件，用于响应一第一时钟信号而导通，以将一第一电压提供至所述第一节点；
一第三开关元件，用于响应所述第一时钟信号而导通，以将所述第一电压提供至一第二节点；
一第四开关元件，用于响应一第三时钟信号而导通，以将所述输入信号提供至所述第二节点；
一第五开关元件，用于响应所述第二节点的信号而导通，以将所述第一电压输入至一第三节点；
一第六开关元件，用于响应所述第一时钟信号而导通，以将一第二电压提供至所述第三节点；
一第七开关元件，用于响应所述第三节点的信号而导通，以将所述第一电压提供至一输出信号端；
一第八开关元件，用于响应所述第一节点的信号而导通，以将一第二时钟信号提供至所述输出信号端；
一第一电容，耦接于所述第一电压及所述第三节点之间；以及
一第二电容，耦接于所述第一节点及所述输出信号端之间。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一开关元件至第八开关元件分别为第一晶体管至第八晶体管。
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一晶体管至第八晶体管均分别具有第一端、第二端以及控制端，其中：
所述第一晶体管控制端及第一端与所述输入信号耦接，第二端与所述第一节点耦接；
所述第二及第三晶体管控制端均与所述第一时钟信号耦接，第一端均与所述第一电压耦接，所述第二晶体管第二端与所述第一节点耦接，所述第三晶体管第二端与所述第二节点耦接；
所述第四晶体管控制端与所述第三时钟信号耦接，第一端与所述输入信号耦接，第二端与所述第二节点耦接；
所述第五晶体管控制端与所述第二节点耦接，第一端与所述第一电压耦接，第二端与所述第三节点耦接；
所述第六晶体管控制端与所述第一时钟信号耦接，第一端与所述第二电压耦接，第二端与所述第三节点耦接；
所述第七晶体管控制端与所述第三节点耦接，第一端与所述第一电压耦接，第二端与所述输出信号端耦接；
所述第八晶体管控制端与所述第一节点耦接，第一端与所述第二时钟信号耦接，第二端与所述输出信号端耦接。
4.根据权利要求3所述的移位寄存器单元，其特征在于，第一晶体管至第八晶体管均为N型晶体管。
5.根据权利要求3所述的移位寄存器单元，其特征在于，第一晶体管至第八晶体管均为P型晶体管。
6.根据权利要求5所述的移位寄存器单元，其特征在于，所述第一时钟信号的相位领先所述第二时钟信号2/3个信号周期，所述第二时钟信号的相位领先所述第三时钟信号2/3个信号周期。
7.根据权利要求6所述的移位寄存器单元，其特征在于，所述第一时钟信号、第二时钟信号以及第三时钟信号的低电平占空比均为1:3。
8.根据权利要求5-7任意一项所述的移位寄存器单元，其特征在于，所述第一电压为一高电平，所述第二电压为一低电平。
9.一种栅极驱动电路，其特征在于，包括根据权利要求1-8任意一项所述的移位寄存器单元。
10.根据权利要求9所述栅极驱动电路，其特征在于，所述栅极驱动电路包括多个级联的所述移位寄存器单元；除最后一级移位寄存器单元外，其余每一级移位寄存器单元的输出信号端均耦接下一级移位寄存器单元的输入信号端，第一级移位寄存器单元的输入信号端接入一起始信号。
11.根据权利要求10所述栅极驱动电路，其特征在于，所述多个级联的所述移位寄存器单元至少包括第一移位寄存器单元、第二移位寄存器单元及第三移位寄存器单元；
所述第一移位寄存器单元的输出信号端耦接所述第二移位寄存器单元的输入信号端；
所述第二移位寄存器单元的输出信号端耦接所述第三移位寄存器单元的输入信号端。
12.根据权利要求11所述栅极驱动电路，其特征在于，所述栅极驱动电路还包括一时钟信号发生单元，用于生成相位依次相差2/3个信号周期的第一时钟信号、第二时钟信号以及第三时钟信号；
所述第一移位寄存器单元中的所述第一至第三时钟信号分别为所述时钟信号发生单元生成的第一时钟信号、第二时钟信号以及第三时钟信号；
所述第二移位寄存器单元中的所述第一至第三时钟信号分别为所述时钟信号发生单元生成的第三时钟信号、第一时钟信号以及第二时钟信号；
所述第三移位寄存器单元中的所述第一至第三时钟信号分别为所述时钟信号发生单元生成的第二时钟信号、第三时钟信号以及第一时钟信号。
13.一种显示面板，其特征在于，包括根据权利要求9-12任意一项所述栅极驱动电路。
CN201510740346.XA 2015-11-04 2015-11-04 移位寄存器单元、栅极驱动电路及显示面板 Active CN106652867B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510740346.XA CN106652867B (zh) 2015-11-04 2015-11-04 移位寄存器单元、栅极驱动电路及显示面板
US15/152,811 US10019930B2 (en) 2015-11-04 2016-05-12 Shift register unit, gate driver circuit and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510740346.XA CN106652867B (zh) 2015-11-04 2015-11-04 移位寄存器单元、栅极驱动电路及显示面板

Publications (2)

Publication Number Publication Date
CN106652867A CN106652867A (zh) 2017-05-10
CN106652867B true CN106652867B (zh) 2020-02-21

Family

ID=58637361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510740346.XA Active CN106652867B (zh) 2015-11-04 2015-11-04 移位寄存器单元、栅极驱动电路及显示面板

Country Status (2)

Country Link
US (1) US10019930B2 (zh)
CN (1) CN106652867B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835442B (zh) * 2015-05-28 2017-09-26 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104952396B (zh) * 2015-06-30 2017-10-31 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法
CN106653089B (zh) * 2015-10-22 2020-06-09 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN105632444B (zh) * 2016-03-16 2017-12-26 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
KR102707009B1 (ko) * 2016-12-19 2024-09-12 엘지디스플레이 주식회사 게이트 구동회로
CN106486065B (zh) * 2016-12-29 2019-03-12 上海天马有机发光显示技术有限公司 移位寄存单元、寄存器、有机发光显示面板和驱动方法
CN107103870A (zh) * 2017-06-27 2017-08-29 上海天马有机发光显示技术有限公司 移位寄存单元、其驱动方法及显示面板
CN108172195A (zh) * 2018-03-28 2018-06-15 上海天马有机发光显示技术有限公司 一种移位寄存器、驱动电路及驱动方法、显示装置
CN108320695B (zh) * 2018-03-30 2021-07-09 上海天马有机发光显示技术有限公司 移位寄存单元及其驱动方法、驱动电路、显示装置
CN110970079B (zh) * 2018-09-30 2024-02-13 上海和辉光电股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN109935211B (zh) 2019-02-22 2022-04-12 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN110189676B (zh) * 2019-05-31 2021-04-02 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示面板
CN110459190B (zh) * 2019-08-26 2021-11-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN111145823B (zh) * 2019-12-25 2022-04-05 武汉天马微电子有限公司 移位寄存器、栅极驱动电路、显示面板以及显示装置
CN112185297B (zh) * 2020-10-26 2023-12-05 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动方法，栅极驱动电路和显示装置
CN117413310A (zh) * 2022-03-24 2024-01-16 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309893A (ja) * 2005-04-28 2006-11-09 Alps Electric Co Ltd シフトレジスタ及び液晶駆動回路
CN101150897A (zh) * 2006-09-22 2008-03-26 三星Sdi株式会社 扫描驱动器和扫描信号驱动方法及使用其的有机发光显示器
CN104485065A (zh) * 2014-12-30 2015-04-01 上海天马有机发光显示技术有限公司 移位寄存器、驱动方法、栅极驱动电路
CN104599629A (zh) * 2014-12-16 2015-05-06 上海天马有机发光显示技术有限公司 一种驱动电路及发光控制电路、显示面板、显示装置
CN104795106A (zh) * 2015-04-14 2015-07-22 上海天马有机发光显示技术有限公司 移位寄存器及驱动方法、驱动电路、阵列基板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438525B1 (ko) * 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100698239B1 (ko) * 2000-08-30 2007-03-21 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR101137880B1 (ko) * 2004-12-31 2012-04-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동 방법
KR100714003B1 (ko) * 2005-08-22 2007-05-04 삼성에스디아이 주식회사 쉬프트 레지스터 회로
TWI397259B (zh) * 2010-05-10 2013-05-21 Au Optronics Corp 移位暫存器電路
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN102651208B (zh) * 2012-03-14 2014-12-03 京东方科技集团股份有限公司 一种栅极驱动电路及显示器
CN102930814A (zh) * 2012-10-29 2013-02-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN104282287B (zh) * 2014-10-31 2017-03-08 合肥鑫晟光电科技有限公司 一种goa单元及驱动方法、goa电路和显示装置
CN105895011B (zh) * 2015-01-26 2019-02-15 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示面板
US10019923B2 (en) * 2015-02-03 2018-07-10 Boe Technology Group Co., Ltd. Shift register and driving method thereof, gate driving circuit, display apparatus
CN105632560B (zh) * 2016-01-04 2019-08-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107025872B (zh) * 2016-01-29 2020-06-02 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309893A (ja) * 2005-04-28 2006-11-09 Alps Electric Co Ltd シフトレジスタ及び液晶駆動回路
CN101150897A (zh) * 2006-09-22 2008-03-26 三星Sdi株式会社 扫描驱动器和扫描信号驱动方法及使用其的有机发光显示器
CN104599629A (zh) * 2014-12-16 2015-05-06 上海天马有机发光显示技术有限公司 一种驱动电路及发光控制电路、显示面板、显示装置
CN104485065A (zh) * 2014-12-30 2015-04-01 上海天马有机发光显示技术有限公司 移位寄存器、驱动方法、栅极驱动电路
CN104795106A (zh) * 2015-04-14 2015-07-22 上海天马有机发光显示技术有限公司 移位寄存器及驱动方法、驱动电路、阵列基板和显示装置

Also Published As

Publication number Publication date
US10019930B2 (en) 2018-07-10
CN106652867A (zh) 2017-05-10
US20170124936A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
CN106652867B (zh) 移位寄存器单元、栅极驱动电路及显示面板
CN108648718B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107464539B (zh) 移位寄存器单元、驱动装置、显示装置以及驱动方法
US10825413B2 (en) Shift register circuit, gate driving circuit and method for driving the same, and display apparatus
WO2019200967A1 (zh) 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
US9530521B2 (en) Shift register unit, gate driving circuit, and display device
CN105741744B (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
US20160217870A1 (en) Shift register unit, gate drive circuit and display panel
CN106952602B (zh) 反相器模块、移位寄存器单元、阵列基板及显示装置
CN107331348B (zh) 移位寄存器单元及其驱动方法、阵列基板和显示装置
US10217422B2 (en) Array substrate, driving method thereof and electronic paper
CN107622746B (zh) 移位寄存单元、其驱动方法、显示面板及显示装置
CN104299590A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US11081031B2 (en) Gate control unit, driving method thereof, gate driver on array and display apparatus
CN106098101A (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN106782406B (zh) 移位寄存器电路及其驱动方法、栅极驱动电路、显示面板
CN110379352B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
US20190130856A1 (en) Shift register units, gate driving circuits, display apparatuses and driving methods
CN109166542B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN112639947B (zh) 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN107248390B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107818758B (zh) 移位寄存器单元、发光驱动电路及显示面板
CN106683617B (zh) 移位寄存器单元、阵列基板和显示装置
KR20170076886A (ko) 유기발광소자 표시장치 및 이의 스캔드라이버
CN111937067B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 201500, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District

Patentee after: Shanghai Hehui optoelectronic Co., Ltd

Address before: 201500, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District

Patentee before: EverDisplay Optronics (Shanghai) Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 201506, No. nine, No. 1568, Jinshan Industrial Zone, Shanghai, Jinshan District

Patentee after: Shanghai Hehui optoelectronic Co., Ltd

Address before: 201500, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District

Patentee before: Shanghai Hehui optoelectronic Co., Ltd