CN108320695B - 移位寄存单元及其驱动方法、驱动电路、显示装置 - Google Patents

Abstract

本发明实施例提供了一种移位寄存单元及其驱动方法、驱动电路、显示装置，涉及显示技术领域，减少与移位寄存单元相连的驱动信号线的数量，降低边框宽度。移位寄存单元包括：第一处理模块，电连接开始信号端、第一控制信号端和第二控制信号端，响应第一控制信号、第二控制信号和第二信号产生第一信号；第二处理模块，电连接第一控制信号端和第一电压信号端，响应第一信号和第一控制信号产生第二信号；第三处理模块，电连接第一控制信号端和第二控制信号端，响应第一控制信号和第二控制信号产生第三信号；选通模块，电连接第一电压信号端、第二控制信号端和扫描信号输出端，响应第二信号和第三信号提供扫描信号。上述移位寄存单元用输出扫描信号。

Description

移位寄存单元及其驱动方法、驱动电路、显示装置

【技术领域】

本发明涉及显示技术领域，尤其涉及一种移位寄存单元及其驱动方法、驱动电路、显示装置。

【背景技术】

显示装置中设有多个级联的移位寄存单元，每个移位寄存单元的输出端与一条扫描信号线相连。当进行画面显示时，多个移位寄存单元的输出端顺次输出扫描信号，扫描信号经由扫描信号线传输至对应的子像素中，进而根据发光控制单元提供的发光控制信号，驱动子像素发光。

对于现有技术中的移位寄存单元来说，为实现移位寄存单元的正常工作，移位寄存单元需要受到第一控制信号、第二控制信号、第一电压信号、第二电压信号和开始信号五种驱动信号的驱动，也就是说，现有的移位寄存单元需要与第一控制信号线、第二控制信号线、第一电压信号线、第二电压信号线和帧开始信号线五条驱动信号线相连。由于现有的移位寄存单元需要相连的驱动信号线的数量较多，因此，驱动信号线就会在非显示区内占用较大空间，从而导致边框宽度的增大。

【发明内容】

有鉴于此，本发明实施例提供了一种移位寄存单元及其驱动方法、驱动电路、显示装置，用以减少与移位寄存单元相连的驱动信号线的数量，从而降低边框宽度。

一方面，本发明实施例提供了一种移位寄存单元，所述移位寄存单元包括：

电连接于开始信号端、第一控制信号端和第二控制信号端的第一处理模块，所述第一处理模块响应于第一控制信号、第二控制信号和第二信号，产生第一信号至第一节点；

电连接于所述第一控制信号端和第一电压信号端的第二处理模块，所述第二处理模块响应于所述第一信号和所述第一控制信号，产生所述第二信号至所述第二节点；

电连接于所述第一控制信号端和所述第二控制信号端的第三处理模块，所述第三处理模块响应于所述第一控制信号和所述第二控制信号，产生第三信号至第三节点；

电连接于第一电压信号端、所述第二控制信号端和扫描信号输出端的选通模块，所述选通模块响应于所述第二信号和所述第三信号，提供扫描信号至所述扫描信号输出端。

另一方面，本发明实施例提供了一种移位寄存单元的驱动方法，所述移位寄存单元的驱动方法应用于上述移位寄存单元；

所述移位寄存单元的驱动方法包括：

第一时段，开始信号端提供高电平，第一控制信号端提供低电平，第二控制信号端提供高电平；第一处理模块响应于所述第一控制信号端提供的低电平，提供高电平至第一节点，第二处理模块响应于所述第一控制信号端提供的低电平，提供低电平至第二节点，第三处理模块响应于所述第一控制信号端提供的低电平，提供高电平至第三节点，选通模块响应于所述第二节点的低电平，使所述扫描信号输出端输出高电平；

第二时段，所述开始信号端提供高电平，所述第一控制信号端提供高电平，所述第二控制信号端提供低电平；所述第一处理模块响应于所述第二控制信号端提供的低电平和所述第二节点的低电平，提供高电平至所述第一节点，所述第三处理模块响应于所述第二控制信号端提供的低电平，提供高电平至所述第三节点，所述扫描信号输出端保持输出高电平；

第三时段，所述开始信号端提供低电平，所述第一控制信号端提供低电平，所述第二控制信号端提供高电平；所述第一处理模块响应于所述第一控制信号端提供的低电平，提供低电平至所述第一节点，所述第二处理模块响应于所述第一控制信号端提供的低电平和所述第一节点的低电平，提供低电平至所述第二节点，所述第三处理模块响应于所述第一控制信号端提供的低电平，提供低电平至所述第三节点，所述扫描信号输出端保持输出高电平；

第四时段，所述开始信号端提供高电平，所述第一控制信号端提供高电平，所述第二控制信号端提供低电平；所述第二处理模块响应于所述第一节点的低电平，提供高电平至所述第二节点，所述第三处理模块响应于所述第二控制信号端提供的低电平，提供低电平至所述第三节点，所述选通模块响应于所述第三节点的低电平，使所述扫描信号输出端输出低电平。

再一方面，本发明实施例提供了一种驱动电路，所述驱动电路包括多个级联的上述移位寄存单元。

又一方面，本发明实施例提供了一种显示装置，所述显示装置包括上述驱动电路。

上述技术方案中的一个技术方案具有如下有益效果：

基于本发明实施例所提供的移位寄存单元的具体结构，该移位寄存单元仅需在开始信号端、第一控制信号端、第二控制信号端和第一电压信号端四个信号端所提供的驱动信号的作用下，即可实现其正常工作。相较于现有技术，该移位寄存单元无需被第二电压信号驱动，因而也无需设置第二电压信号端，相应的无需设置第二电压信号线。因此，采用本发明实施例提供的移位寄存单元，在保证其正常工作的前提下，该移位寄存单元仅对应帧开始信号线、第一控制信号线、第二控制信号线和第一电压信号线四条驱动信号线，减少了与其相连的驱动信号线的数量，从而在一定程度上降低了驱动信号线在非显示区内占用的空间，降低了边框宽度。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本发明实施例所提供的移位寄存单元的结构示意图；

图2是图1所对应的信号时序图；

图3是本发明实施例所提供的移位寄存单元的另一种结构示意图；

图4是图1所对应的另一种信号时序图；

图5是本发明实施例所提供的移位寄存单元的再一种结构示意图；

图6是图5所对应的信号时序图；

图7是本发明实施例所提供的驱动电路的结构示意图；

图8是本发明实施例所提供的显示装置的结构示意图。

【具体实施方式】

为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述处理模块，但这些处理模块不应限于这些术语。这些术语仅用来将处理模块彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一处理模块也可以被称为第二处理模块，类似地，第二处理模块也可以被称为第一处理模块。

本发明实施例提供了一种移位寄存单元，如图1所示，图1为本发明实施例所提供的移位寄存单元的结构示意图，该移位寄存单元包括第一处理模块1、第二处理模块2、第三处理模块3和选通模块4。

其中，第一处理模块1电连接于开始信号端IN、第一控制信号端CK和第二控制信号端XCK，第一处理模块1响应于第一控制信号、第二控制信号和第二信号，产生第一信号至第一节点N1；第二处理模块2电连接于第一控制信号端CK和第一电压信号端VGH，第二处理模块2响应于第一信号和第一控制信号，产生第二信号至第二节点N2；第三处理模块3电连接于第一控制信号端CK和第二控制信号端XCK，第三处理模块3响应于第一控制信号和第二控制信号，产生第三信号至第三节点N3；选通模块4电连接于第一电压信号端VGH、第二控制信号端XCK和扫描信号输出端OUT，选通模块4响应于第二信号和第三信号，提供扫描信号至扫描信号输出端OUT。

下面结合图2，图2为图1所对应的信号时序图，对本发明实施例所提供的移位寄存单元的工作原理进行详细说明：

首先，需要说明的是，为方便理解，图2中将不同信号端所提供的信号分别用与其对应的信号端的标号表示，同理，不同节点所接收的信号也分别用与其对应的节点的标号表示。

每个移位控制单元的驱动周期包括第一时段t1～第四时段t4。

在第一时段t1，开始信号端IN提供高电平，第一控制信号端CK提供低电平，第二控制信号端XCK提供高电平；第一处理模块1响应于第一控制信号端CK提供的低电平，提供高电平至第一节点N1，第二处理模块2响应于第一控制信号端CK提供的低电平，提供低电平至第二节点N2，第三处理模块3响应于第一控制信号端CK提供的低电平，提供高电平至第三节点N3，选通模块4响应于第二节点N2的低电平，使扫描信号输出端OUT输出高电平。

在第二时段t2，开始信号端IN提供高电平，第一控制信号端CK提供高电平，第二控制信号端XCK提供低电平；第一处理模块1响应于第二控制信号端XCK提供的低电平和第二节点N2的低电平，提供高电平至第一节点N1，第三处理模块3响应于第二控制信号端XCK提供的低电平，提供高电平至第三节点N3，扫描信号输出端OUT保持输出高电平。

在第三时段t3，开始信号端IN提供低电平，第一控制信号端CK提供低电平，第二控制信号端XCK提供高电平；第一处理模块1响应于第一控制信号端CK提供的低电平，提供低电平至第一节点N1，第二处理模块2响应于第一控制信号端CK提供的低电平和第一节点N1的低电平，提供低电平至第二节点N2，第三处理模块3响应于第一控制信号端CK提供的低电平，提供低电平至第三节点N3，扫描信号输出端OUT保持输出高电平。

在第四时段t4，开始信号端IN提供高电平，第一控制信号端CK提供高电平，第二控制信号端XCK提供低电平；第二处理模块2响应于第一节点N1的低电平，提供高电平至第二节点N2，第三处理模块3响应于第二控制信号端XCK提供的低电平，提供低电平至第三节点N3，选通模块4响应于第三节点N3的低电平，使扫描信号输出端OUT输出低电平。

根据上述分析可知，基于本发明实施例所提供的移位寄存单元的具体结构，该移位寄存单元仅需在开始信号端IN、第一控制信号端CK、第二控制信号端XCK和第一电压信号端VGH四个信号端所提供的驱动信号的作用下，即可实现其正常工作。相较于现有技术，该移位寄存单元无需被第二电压信号驱动，因而也无需设置第二电压信号端，相应的无需设置第二电压信号线。因此，采用本发明实施例提供的移位寄存单元，在保证其正常工作的前提下，该移位寄存单元仅对应帧开始信号线、第一控制信号线、第二控制信号线和第一电压信号线四条驱动信号线，减少了与其相连的驱动信号线的数量，从而在一定程度上降低了驱动信号线在非显示区内占用的空间，降低了边框宽度。

具体的，请再次参见图1，第一处理模块1包括第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3和第四薄膜晶体管M4。

其中，第一薄膜晶体管M1的控制极与第一控制信号端CK电连接，第一薄膜晶体管M1的第二极与开始信号端IN电连接，第二薄膜晶体管M2的控制极与第一控制信号端CK电连接，第二薄膜晶体管M2的第一极与第一节点N1电连接，第二薄膜晶体管M2的第二极与第一薄膜晶体管M1的第一极电连接。第一薄膜晶体管M1根据被施加的第一控制信号，控制开始信号端IN与第二薄膜晶体管M2的第二极的电连接，第二薄膜晶体管M2根据被施加的第一控制信号，控制第一节点N1与第二薄膜晶体管M2的第二极的电连接。当第一薄膜晶体管M1和第二薄膜晶体管M2均处于导通状态时，实现开始信号端IN与第一节点N1的电连接。

第三薄膜晶体管M3的控制极与第二控制信号端XCK电连接，第三薄膜晶体管M3的第二极与第一节点N1电连接，第四薄膜晶体管M4的控制极与第二节点N2电连接，第四薄膜晶体管M4的第二极与第三薄膜晶体管M3的第一极电连接。第三薄膜晶体管M3根据被施加的第二控制信号，控制第一节点N1与第四薄膜晶体管M4的第二极的电连接。

可选的，请再次参见图1，第四薄膜晶体管M4的第一极可与扫描信号输出端OUT电连接。

当第四薄膜晶体管M4的第一极与扫描信号输出端OUT电连接时，第四薄膜晶体管M4根据施加在第二节点N2的第二信号，控制扫描信号输出端OUT与第四薄膜晶体管M4的第二极的电连接。当第三薄膜晶体管M3和第四薄膜晶体管M4均处于导通状态时，实现扫描信号输出端OUT与第一节点N1的电连接。

可选的，如图3所示，图3为本发明实施例所提供的移位寄存单元的另一种结构示意图，第四薄膜晶体管M4的第一极也可与开始信号端IN电连接。

当第四薄膜晶体管M4的第一极与开始信号端IN电连接时，第四薄膜晶体管M4根据施加在第二节点N2的第二信号，控制开始信号端IN与第四薄膜晶体管M4的第二极的电连接。当第三薄膜晶体管M3和第四薄膜晶体管M4均处于导通状态时，实现开始信号端IN与第一节点N1的电连接。

第四薄膜晶体管M4采用上述两种连接方式时所对应的移位寄存单元的工作原理，将会在下面进行详细说明。

可选的，请再次参见图1，第二处理模块2包括第五薄膜晶体管M5、第六薄膜晶体管M6和存储电容C1。

其中，第五薄膜晶体管M5的控制极与第一控制信号端CK电连接，第五薄膜晶体管M5的第一极与第二节点N2电连接，第五薄膜晶体管M5的第二极与第一控制信号端CK电连接，第五薄膜晶体管M5根据被施加的第一控制信号，控制第二节点N2与第一控制信号端CK的电连接。

第六薄膜晶体管M6的控制极与第一节点N1电连接，第六薄膜晶体管M6的第一极与第二节点N2电连接，第六薄膜晶体管M6的第二极与第一控制信号端CK电连接，第六薄膜晶体管M6根据施加到第一节点N1的第一信号，控制第二节点N2与第一控制信号端CK的电连接。

存储电容C1的第一极与第一电压信号端VGH电连接，存储电容C1的第二极与第二节点N2电连接。

可选的，请再次参见图1，第三处理模块3包括第七薄膜晶体管M7和第八薄膜晶体管M8。

其中，第七薄膜晶体管M7的控制极与第二控制信号端XCK电连接，第七薄膜晶体管M7的第一极与第一节点N1电连接，第七薄膜晶体管M7的第二极与第三节点N3电连接，第七薄膜晶体管M7根据被施加的第二控制信号，控制第一节点N1与第三节点N3的电连接。

第八薄膜晶体管M8的控制极与第一控制信号端CK电连接，第八薄膜晶体管M8的第一极与第一节点N1电连接，第八薄膜晶体管M8的第二极与第三节点N3电连接，第八薄膜晶体管M8根据被施加的第一控制信号，控制第一节点N1与第三节点N3的电连接。

结合上述对移位寄存单元的工作过程的分析可知，第一控制信号端CK和第二控制信号端XCK顺次提供低电平，当第一控制信号端CK提供低电平时，第八薄膜晶体管M8导通，第一节点N1的信号经由导通的第八薄膜晶体管M8传输至第三节点N3。当第二控制信号端XCK提供低电平时，第七薄膜晶体管M7导通，第一节点N1的信号经由导通的第七薄膜晶体管M7传输至第三节点N3。因此，通过第七薄膜晶体管M7和第八薄膜晶体管M8的分时导通，能够控制第一节点N1与第三节点N3之间的通路保持连接状态。

并且，在移位寄存单元的实际工作过程中，第三节点N3的电位会受到与其相连的其他结构的影响，导致第三节点N3的电位不稳定。若第一节点N1和第三节点N3之间仅通过一条走线直接相连，第一节点N1的信号会受到第三节点N3的信号的影响，也出现不稳定的情况，进而对第六薄膜晶体管M6的工作状态造成影响。而通过在第一节点N1和第三节点N3之间设置第七薄膜晶体管M7和第八薄膜晶体管M8，在保证第一节点N1和第三节点N3之间的通路保持连接状态的前提下，导通的第七薄膜晶体管M7或导通的第八薄膜晶体管M8可等效为一个具有一定阻值的电阻，起到限流分压的作用，从而在一定程度上降低第三节点N3对第一节点N1的电位的影响，保证第六薄膜晶体管M6在第一节点N1的信号的作用下保持正确的导通状态或关断状态，提高移位寄存单元的工作稳定性。

可选的，请再次参见图1，选通模块4包括第九薄膜晶体管M9和第十薄膜晶体管M10。

其中，第九薄膜晶体管M9的控制极与第二节点N2电连接，第九薄膜晶体管M9的第一极与第一电压信号端VGH电连接，第九薄膜晶体管M9的第二极与扫描信号输出端OUT电连接，第九薄膜晶体管M9根据施加到第二节点N2的第二信号，控制第一电压信号端VGH与扫描信号输出端OUT与第一电压信号端VGH的电连接。

第十薄膜晶体管M10的控制极与第三节点N3电连接，第十薄膜晶体管M10的第一极与扫描信号输出端OUT电连接，第十薄膜晶体管M10的第二极与第二控制信号端XCK电连接，第十薄膜晶体管M10根据施加到第三节点N3的第三信号，控制第二控制信号端XCK与扫描信号输出端OUT与第一电压信号端VGH的电连接。

进一步的，请再次参见图1，移位寄存单元还包括下拉电容C2，下拉电容C2的第一极与扫描信号输出端OUT电连接，下拉电容C2的第二极与第三节点N3电连接。当移位寄存单元包括下拉电容C2时，如图2所示的第四时段t4，下拉电容C2根据扫描信号输出端OUT输出的低电平对第三节点N3的电位进行进一步拉低，从而使第十薄膜晶体管M10导通的更完全，进而保证第二控制信号端XCK提供的低电平更好的传输至扫描信号输出端OUT。

下面以第四薄膜晶体管M4的第一极与扫描信号输出端OUT电连接为例，结合图1和图2，对上述移位寄存单元中各个薄膜晶体管的工作原理进行具体说明：

在第一时段t1，开始信号端IN提供高电平，第一控制信号端CK提供低电平，第二控制信号端XCK提供高电平；第一薄膜晶体管M1和第二薄膜晶体管M2在第一控制信号端CK提供的低电平的作用下导通，开始信号端IN提供的高电平经由导通的第一薄膜晶体管M1和第二薄膜晶体管M2传输至第一节点N1，第五薄膜晶体管M5在第一控制信号端CK提供的低电平的作用下导通，第一控制信号端CK提供的低电平经由导通的第五薄膜晶体管M5传输至第二节点N2，第八薄膜晶体管M8在第一控制信号端CK提供的低电平的作用下导通，第一节点N1的高电平经由导通的第八薄膜晶体管M8传输至第三节点N3，第九薄膜晶体管M9在第二节点N2的低电平的作用下导通，第一电压信号端VGH提供的高电平经由导通的第九薄膜晶体管M9传输至扫描信号输出端OUT，使扫描信号输出端OUT输出高电平。

在第二时段t2，开始信号端IN提供高电平，第一控制信号端CK提供高电平，第二控制信号端XCK提供低电平；第二节点N2保持低电平，第四薄膜晶体管M4在第二节点N2的低电平的作用下导通，第三薄膜晶体管M3在第二控制信号端XCK提供的低电平的作用下导通，扫描信号输出端OUT输出的高电平经由导通的第四薄膜晶体管M4和第三薄膜晶体管M3传输至第一节点N1，第七薄膜晶体管M7在第二控制信号端XCK提供的低电平的作用下导通，第一节点N1的高电平经由导通的第八薄膜晶体管M8传输至第三节点N3，第九薄膜晶体管M9保持导通状态，使扫描信号输出端OUT输出高电平。

在第三时段t3，开始信号端IN提供低电平，第一控制信号端CK提供低电平，第二控制信号端XCK提供高电平；第一薄膜晶体管M1和第二薄膜晶体管M2在第一控制信号端CK提供的低电平的作用下导通，开始信号端IN提供的低电平经由导通的第一薄膜晶体管M1和第二薄膜晶体管M2传输至第一节点N1，第六薄膜晶体管M6在第一节点N1的低电平的作用下导通，第一控制信号端CK提供的低电平经由导通的第六薄膜晶体管M6传输至第二节点N2，第八薄膜晶体管M8在第一控制信号端CK提供的低电平的作用下导通，第一节点N1的低电平经由导通的第八薄膜晶体管M8传输至第三节点N3，第十薄膜晶体管M10在第三节点N3的低电平的作用下导通，第二控制信号端XCK提供的高电平经由导通的第十薄膜晶体管M10传输至扫描信号输出端OUT，第九薄膜晶体管M9在第二节点N2的低电平的作用下导通，第一电压信号端VGH提供的高电平经由导通的第九薄膜晶体管M9传输至扫描信号输出端OUT，扫描信号输出端OUT输出高电平。

在第四时段t4，开始信号端IN提供高电平，第一控制信号端CK提供高电平，第二控制信号端XCK提供低电平；第一节点N1保持低电平，第六薄膜晶体管M6在第一节点N1的低电平的作用下导通，第一控制信号端CK提供的高电平经由导通的第六薄膜晶体管M6传输至第二节点N2，第七薄膜晶体管M7在第二控制信号端XCK提供的低电平的作用下导通，第一节点N1的低电平经由导通的第八薄膜晶体管M8传输至第三节点N3，第十薄膜晶体管M10在第三节点N3的低电平的作用下导通，第二控制信号端XCK提供的低电平经由导通的第十薄膜晶体管M10传输至扫描信号输出端OUT，使扫描信号输出端OUT输出低电平。

当第四薄膜晶体管M4的第一极与开始信号端IN电连接时，该移位寄存单元的第一时段t1、第三时段t3和第四时段t4的工作原理和上述移位寄存单元的第一时段t1、第三时段t3和第四时段t4的工作原理相同，在第二时段t2，第四薄膜晶体管M4在第二节点N2的低电平的作用下导通，第三薄膜晶体管M3在第二控制信号端XCK提供的低电平的作用下导通，第一节点N1所接收的信号为开始信号端IN提供的高电平。

需要说明的是，虽然扫描信号输出端OUT输出的信号和开始信号端IN提供的信号的电平为变化的电平，但是，当第四薄膜晶体管M4和第三薄膜晶体管M3在第二时段均处于导通状态时，扫描信号输出端OUT和开始信号端IN所提供的信号均为高电平，因此，第四薄膜晶体管M4的第一极无论是与扫描信号输出端OUT电连接，还是与开始信号端IN电连接，都能够保证第一节点N1在第二时段t2接收到高电平，进而保证移位寄存单元的正常工作。并且，基于第四薄膜晶体管M4和第三薄膜晶体管M3的相互配合，在其他时段，扫描信号输出端OUT或是开始信号端IN提供的信号无法传输至第一节点N1，因此不会对第一节点N1的电位造成影响。

进一步的，请再次参见图1，以第二时段t2为例，在第一控制信号拉高的同时，第二控制信号拉低，此时，若由于信号延迟导致第二控制信号拉高较晚，就会出现第一控制信号和第二控制信号同时为低电平的情况，这就会导致原本应该处于关断状态的薄膜晶体管处于导通状态，从而影响移位寄存单元的正常工作。

为此，如图4所示，图4为图1所对应的另一种信号时序图，在第一时段t1和第三时段t3，可以令第一控制信号端CK提供低电平的时长小于第二控制信号端XCK提供高电平的时长，在第二时段t2和第四时段t4，令第二控制信号端XCK提供低电平的时长小于第一控制信号端CK提供高电平的时长。采用该种设置方式，可以避免由信号延迟所导致的第一控制信号和第二控制信号同时出现低电平的情况。

但是，基于图4所示的信号设置方式，在第一时段t1～第四时段t4中的部分时间段内，就会出现第一控制信号和第二控制信号同时为高电平的情况。例如，在第三时段t3和第四时段t4，在第一控制信号由低电平跳变至高电平与第二可控制信号由高电平跳变至低电平之间的时间段内，第一控制信号和第二控制信号均为高电平，此时，第一节点N1处于浮接状态，第一节点N1的电位就会趋向于0电位浮动，这就会导致第一节点N1的电位不稳定，进而对第三节点N3的电位造成影响。

为解决上述问题，如图5所示，图5为本发明实施例所提供的移位寄存单元的再一种结构示意图，还可在移位寄存单元中增设稳压电容C3，稳压电容C3的第一极与第一节点N1电连接，稳压电容C3的第二极与第一电压信号端VGH电连接。

通过在第一节点N1电连接一个稳压电容C3，如图6所示，图6为图5所对应的信号时序图，当第一节点N1处于浮接状态时，基于电容的特性，稳压电容C3可以对第一节点N1的电位进行稳定，使其保持上一时段的电位，避免第一节点N1的电位向0电位浮动，进而保证了第三节点N3的电位在该时间段内平滑的由低电平跳变至高电平，提高了移位寄存单元工作的稳定性。

本发明实施例还提供了一种移位寄存单元的驱动方法，该移位寄存单元的驱动方法应用于上述移位寄存单元中。

结合图1和图2，该移位寄存单元的驱动方法包括：

第一时段t1，开始信号端IN提供高电平，第一控制信号端CK提供低电平，第二控制信号端XCK提供高电平；第一处理模块1响应于第一控制信号端CK提供的低电平，提供高电平至第一节点N1，第二处理模块2响应于第一控制信号端CK提供的低电平，提供低电平至第二节点N2，第三处理模块3响应于第一控制信号端CK提供的低电平，提供高电平至第三节点N3，选通模块4响应于第二节点N2的低电平，使扫描信号输出端OUT输出高电平。

第二时段t2，开始信号端IN提供高电平，第一控制信号端CK提供高电平，第二控制信号端XCK提供低电平；第一处理模块1响应于第二控制信号端XCK提供的低电平和第二节点N2的低电平，提供高电平至第一节点N1，第三处理模块3响应于第二控制信号端XCK提供的低电平，提供高电平至第三节点N3，扫描信号输出端OUT保持输出高电平。

第三时段t3，开始信号端IN提供低电平，第一控制信号端CK提供低电平，第二控制信号端XCK提供高电平；第一处理模块1响应于第一控制信号端CK提供的低电平，提供低电平至第一节点N1，第二处理模块2响应于第一控制信号端CK提供的低电平和第一节点N1的低电平，提供低电平至第二节点N2，第三处理模块3响应于第一控制信号端CK提供的低电平，提供低电平至第三节点N3，扫描信号输出端OUT保持输出高电平。

第四时段t4，开始信号端IN提供高电平，第一控制信号端CK提供高电平，第二控制信号端XCK提供低电平；第二处理模块2响应于第一节点N1的低电平，提供高电平至第二节点N2，第三处理模块3响应于第二控制信号端XCK提供的低电平，提供低电平至第三节点N3，选通模块4响应于第三节点N3的低电平，使扫描信号输出端OUT输出低电平。

移位寄存单元的工作原理已经在上述实施例中进行了详细说明，此处不再赘述。

采用本发明实施例所提供的移位寄存单元的驱动方法对移位寄存单元进行驱动，仅需利用四条驱动信号线对移位寄存单元进行驱动，即可实现移位寄存单元的正常工作。相较于现有技术，节省了一条与第二电压信号端相连的驱动信号线，减少了驱动信号线的数量，从而在一定程度上降低了驱动信号线在非显示区内占用的空间，降低了边框宽度。

结合图5和图6，当第一时段t1和第三时段t3，第一控制信号端CK提供低电平的时长小于第二控制信号端XCK提供高电平的时长，第二时段t2和第四时段t4，第二控制信号端XCK提供低电平的时长小于第一控制信号端CK提供高电平的时长，且移位寄存单元包括稳压电容C3时，当第一控制信号端CK和第二控制信号端XCK均提供高电平时，可以利用稳压电容C3对第一节点N1的电位进行稳压，进而保证了第三节点N3的电位在由低电平跳变至高电平的过程中变化平稳，提高了移位寄存单元工作的稳定性。

本发明实施例还提供了一种驱动电路，如图7所示，图7为本发明实施例所提供的驱动电路的结构示意图，该驱动电路包括多个级联的如上所述的移位寄存单元100。

由于本发明实施例所提供的驱动电路包括上述移位寄存单元100，因此，采用该驱动电路，能够减少驱动信号线的数量，从而降低驱动信号线在非显示区内占用的空间，降低了边框宽度。

请再次参见图7，在多个级联的移位寄存单元100中，奇数级的移位寄存单元100的第一控制信号端CK与第一时钟信号线CK1电连接，第二控制信号端XCK与第二时钟信号线CK2电连接；偶数级的移位寄存单元100的第一控制信号端CK与第二时钟信号线CK2电连接，第二控制信号端XCK与第一时钟信号线CK1电连接。

并且，在多个级联的移位寄存单元100中，前一个移位寄存单元100的扫描信号输出端OUT与下一个移位寄存单元100的开始信号端IN电连接。第1个移位寄存单元100的开始信号端IN与帧开始信号线STV电连接。当需要驱动第1个移位寄存单元100工作时，帧开始信号线STV向第1个移位寄存单元100的开始信号端IN提供开始信号。

此外，第一电压信号端VGH与第一电压信号线CL1相连。

基于上述实施例对移位寄存单元100的工作原理的叙述可知，每个移位寄存单元100的驱动周期包括四个时段，当第1个移位寄存单元100处于第二时段t2时，开始信号端IN提供高电平，第一控制信号端CK接收第一时钟信号线CK1提供的高电平，第二控制信号端XCK接收第二时钟信号线CK2提供的低电平，扫描信号端输出高电平。与此同时，扫描信号输出端OUT输出的高电平传输至第2个移位寄存单元100的开始信号端IN，基于第2个移位寄存单元100的第一控制信号端CK和第二控制信号端XCK与第一时钟信号线CK1、第二时钟信号线CK2的连接关系，在该时段，第2个移位寄存单元100的第一控制信号端CK接收第二时钟信号线CK2提供的低电平，第二控制信号端XCK接收第一时钟信号线CK1提供的高电平，此时，第2个移位寄存单元100处于第一时段t1。以此类推，基于本发明实施例所提供的多个移位寄存单元100之间的连接关系，可以实现令多个移位寄存单元100的顺次输出扫描信号。

本发明实施例还提供了一种显示装置，如图8所示，图8为本发明实施例所提供的显示装置的结构示意图，该显示装置包括上述驱动电路200。其中，驱动电路200的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图8所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。

由于本发明实施例所提供的显示装置包括上述驱动电路200，因此，采用该显示装置，能够减少驱动信号线的数量，从而降低驱动信号线在非显示区内占用的空间，降低边框宽度。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (15)

1.一种移位寄存单元，其特征在于，所述移位寄存单元包括：

电连接于开始信号端、第一控制信号端和第二控制信号端的第一处理模块，所述第一处理模块响应于第一控制信号、第二控制信号和第二信号，产生第一信号至第一节点；

电连接于所述第一控制信号端和第一电压信号端的第二处理模块，所述第二处理模块响应于所述第一信号和所述第一控制信号，产生所述第二信号至第二节点；

电连接于所述第一节点、所述第一控制信号端和所述第二控制信号端的第三处理模块，所述第三处理模块响应于所述第一节点的所述第一信号、所述第一控制信号和所述第二控制信号，产生第三信号至第三节点；

电连接于第一电压信号端、所述第二控制信号端和扫描信号输出端的选通模块，所述选通模块响应于所述第二信号和所述第三信号，提供扫描信号至所述扫描信号输出端。

2.根据权利要求1所述的移位寄存单元，其特征在于，所述第一处理模块包括：

第一薄膜晶体管，所述第一薄膜晶体管的控制极与所述第一控制信号端电连接，所述第一薄膜晶体管的第二极与所述开始信号端电连接；

第二薄膜晶体管，所述第二薄膜晶体管的控制极与所述第一控制信号端电连接，所述第二薄膜晶体管的第一极与所述第一节点电连接，所述第二薄膜晶体管的第二极与所述第一薄膜晶体管的第一极电连接；

第三薄膜晶体管，所述第三薄膜晶体管的控制极与所述第二控制信号端电连接，所述第三薄膜晶体管的第二极与所述第一节点电连接；

第四薄膜晶体管，所述第四薄膜晶体管的控制极与所述第二节点电连接，所述第四薄膜晶体管的第二极与所述第三薄膜晶体管的第一极电连接。

3.根据权利要求2所述的移位寄存单元，其特征在于，所述第四薄膜晶体管的第一极与所述扫描信号输出端电连接。

4.根据权利要求2所述的移位寄存单元，其特征在于，所述第四薄膜晶体管的第一极与所述开始信号端电连接。

5.根据权利要求1所述的移位寄存单元，其特征在于，所述第二处理模块包括：

第五薄膜晶体管，所述第五薄膜晶体管的控制极与所述第一控制信号端电连接，所述第五薄膜晶体管的第一极与所述第二节点电连接，所述第五薄膜晶体管的第二极与所述第一控制信号端电连接；

第六薄膜晶体管，所述第六薄膜晶体管的控制极与所述第一节点电连接，所述第六薄膜晶体管的第一极与所述第二节点电连接，所述第六薄膜晶体管的第二极与所述第一控制信号端电连接；

存储电容，所述存储电容的第一极与所述第一电压信号端电连接，所述存储电容的第二极与所述第二节点电连接。

6.根据权利要求1所述的移位寄存单元，其特征在于，所述第三处理模块包括：

第七薄膜晶体管，所述第七薄膜晶体管的控制极与所述第二控制信号端电连接，所述第七薄膜晶体管的第一极与所述第一节点电连接，所述第七薄膜晶体管的第二极与所述第三节点电连接；

第八薄膜晶体管，所述第八薄膜晶体管的控制极与所述第一控制信号端电连接，所述第八薄膜晶体管的第一极与所述第一节点电连接，所述第八薄膜晶体管的第二极与所述第三节点电连接。

7.根据权利要求1所述的移位寄存单元，其特征在于，所述选通模块包括：

第九薄膜晶体管，所述第九薄膜晶体管的控制极与所述第二节点电连接，所述第九薄膜晶体管的第一极与所述第一电压信号端电连接，所述第九薄膜晶体管的第二极与所述扫描信号输出端电连接；

第十薄膜晶体管，所述第十薄膜晶体管的控制极与所述第三节点电连接，所述第十薄膜晶体管的第一极与所述扫描信号输出端电连接，所述第十薄膜晶体管的第二极与所述第二控制信号端电连接。

8.根据权利要求1所述的移位寄存单元，其特征在于，所述移位寄存单元还包括：

下拉电容，所述下拉电容的第一极与所述扫描信号输出端电连接，所述下拉电容的第二极与所述第三节点电连接。

9.根据权利要求1所述的移位寄存单元，其特征在于，所述移位寄存单元还包括：

稳压电容，所述稳压电容的第一极与所述第一节点电连接，所述稳压电容的第二极与所述第一电压信号端电连接。

10.一种移位寄存单元的驱动方法，其特征在于，所述移位寄存单元的驱动方法应用于如权利要求1～9任一项所述的移位寄存单元；

所述移位寄存单元的驱动方法包括：

第一时段，开始信号端提供高电平，第一控制信号端提供低电平，第二控制信号端提供高电平；第一处理模块响应于所述第一控制信号端提供的低电平，提供高电平至第一节点，第二处理模块响应于所述第一控制信号端提供的低电平，提供低电平至第二节点，第三处理模块响应于所述第一控制信号端提供的低电平，提供高电平至第三节点，选通模块响应于所述第二节点的低电平，使所述扫描信号输出端输出高电平；

第二时段，所述开始信号端提供高电平，所述第一控制信号端提供高电平，所述第二控制信号端提供低电平；所述第一处理模块响应于所述第二控制信号端提供的低电平和所述第二节点的低电平，提供高电平至所述第一节点，所述第三处理模块响应于所述第二控制信号端提供的低电平，提供高电平至所述第三节点，所述扫描信号输出端保持输出高电平；

第三时段，所述开始信号端提供低电平，所述第一控制信号端提供低电平，所述第二控制信号端提供高电平；所述第一处理模块响应于所述第一控制信号端提供的低电平，提供低电平至所述第一节点，所述第二处理模块响应于所述第一控制信号端提供的低电平和所述第一节点的低电平，提供低电平至所述第二节点，所述第三处理模块响应于所述第一控制信号端提供的低电平，提供低电平至所述第三节点，所述扫描信号输出端保持输出高电平；

第四时段，所述开始信号端提供高电平，所述第一控制信号端提供高电平，所述第二控制信号端提供低电平；所述第二处理模块响应于所述第一节点的低电平，提供高电平至所述第二节点，所述第三处理模块响应于所述第二控制信号端提供的低电平，提供低电平至所述第三节点，所述选通模块响应于所述第三节点的低电平，使所述扫描信号输出端输出低电平。

11.根据权利要求10所述的移位寄存单元的驱动方法，其特征在于，所述移位寄存单元包括稳压电容，所述稳压电容的第一极与所述第一节点电连接，所述稳压电容的第二极与所述第一电压信号端电连接；

在所述第一时段和所述第三时段，所述第一控制信号端提供低电平的时长小于所述第二控制信号端提供高电平的时长，在所述第二时段和所述第四时段，所述第二控制信号端提供低电平的时长小于所述第一控制信号端提供高电平的时长；

当所述第一控制信号端和所述第二控制信号端均提供高电平时，所述稳压电容对所述第一节点的电位进行稳压。

12.一种驱动电路，其特征在于，所述驱动电路包括多个级联的如权利要求1～9任一项所述的移位寄存单元。

13.根据权利要求12所述的驱动电路，其特征在于，在多个级联的所述移位寄存单元中，奇数级的所述移位寄存单元的第一控制信号端与第一时钟信号线电连接，第二控制信号端与第二时钟信号线电连接；

偶数级的所述移位寄存单元的第一控制信号端与所述第二时钟信号线电连接，所述第二控制信号端与所述第一时钟信号线电连接。

14.根据权利要求12所述的驱动电路，其特征在于，在多个级联的所述移位寄存单元中，前一个所述移位寄存单元的扫描信号输出端与下一个所述移位寄存单元的开始信号端电连接。

15.一种显示装置，其特征在于，所述显示装置包括如权利要求12～14任一项所述的驱动电路。

Images