CN106448588B - Goa驱动电路及液晶显示装置 - Google Patents
Goa驱动电路及液晶显示装置 Download PDFInfo
- Publication number
- CN106448588B CN106448588B CN201610882855.0A CN201610882855A CN106448588B CN 106448588 B CN106448588 B CN 106448588B CN 201610882855 A CN201610882855 A CN 201610882855A CN 106448588 B CN106448588 B CN 106448588B
- Authority
- CN
- China
- Prior art keywords
- film transistor
- tft
- thin film
- grid
- grades
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Abstract
本发明提供了一种GOA驱动电路及液晶显示装置,该GOA驱动电路包括多个级联的GOA单元,按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线,该第N级GOA单元包括上拉模块、下拉模块、上拉控制模块、下拉维持模块以及自举电容模块;该上拉模块、上拉控制模块、下拉模块、下拉维持模块以及自举电容模块连接于该第N级栅极信号点Qn,该上拉模块以及下拉维持模块均与第N级水平扫描线连接。本发明具有减少薄膜晶体管的数量的有益效果。
Description
技术领域
本发明涉及液晶显示领域,特别是涉及一种GOA驱动电路及液晶显示装置。
背景技术
GOA(Gate Driver On Array)阵列基板行驱动是利用阵列基板制程在阵列基板上集成栅极行驱动电路,能够省掉原来在阵列基板上的栅极驱动IC,从而达到降低生产成本和实现在边框的目的。
随着技术的发展,窄边框是一种必然趋势。现有技术中,GOA驱动电路使用薄膜晶体管的数量较多,如何在不影响功能的情况下减薄膜晶体管的数量是一个技术难题。
因此,现有技术存在缺陷,急需改进。
发明内容
本发明的目的在于提供一种GOA驱动电路及液晶显示装置;以解决现有的GOA驱动电路及液晶显示装置使用薄膜晶体管较多技术问题。
为解决上述问题,本发明提供的技术方案如下:
本发明提供一种GOA驱动电路,包括多个级联的GOA单元,按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线,该第N级GOA单元包括上拉模块、下拉模块、上拉控制模块、下拉维持模块以及自举电容模块;该上拉模块、上拉控制模块、下拉模块、下拉维持模块以及自举电容模块连接于该第N级栅极信号点Qn,该上拉模块以及下拉维持模块均与第N级水平扫描线连接;
所述下拉维持模块包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管以及第十一薄膜晶体管,第一薄膜晶体管的漏极与栅极连接并接入第一低频时钟信号,所述第一薄膜晶体管的源极、第三薄膜晶体管的漏极、第二薄膜晶体管的栅极、第六薄膜晶体管的栅极以及所述第五薄膜晶体管的源极连接于该第N级第一节点Sn,所述第二薄膜晶体管的源极、第四薄膜晶体管的漏极、第八薄膜晶体管的栅极以及第九薄膜晶体管的栅极连接于该第N级第二节点Pn,该第六薄膜晶体管的源极、第七薄膜晶体管的漏极、第十薄膜晶体管的栅极以及第十一薄膜晶体管的栅极连接于该第N级第三节点Kn,所述第三薄膜晶体管的栅极、第四薄膜晶体管的栅极、第七薄膜晶体管的栅极、第八薄膜晶体管的漏极以及第十薄膜晶体管的漏极连接于该第N级栅极信号点Qn,所述第三薄膜晶体管的源极、第四薄膜晶体管的源极、第七薄膜晶体管的源极、第八薄膜晶体管的源极、第九薄膜晶体管的源极、第十薄膜晶体管的源极以及第十一薄膜晶体管的源极接入直流低电压VSS。
优选地,所述第一低频时钟信号以及第二低频时钟信号的相位相反。
优选地,所述上拉控制模块包括第十三薄膜晶体管,所述第十三薄膜晶体管的漏极接入第N级高频时钟信号CKn,所述第十三薄膜晶体管的源极与第N级水平扫描线连接,所述第十三薄膜晶体管的栅极与所述第N级栅极信号点Qn连接。
优选地,所述上拉模块包括第十二薄膜晶体管,所述第二薄膜晶体管的栅极与漏极连接并与第N-1级水平扫描线连接,所述第十二薄膜晶体管的源极与第N级栅极信号点Qn连接。
优选地,所述上拉模块包括第十二薄膜晶体管,所述第二薄膜晶体管的栅极第N-1级水平扫描线连接,所述第十二薄膜晶体管的源极与第N级栅极信号点Qn连接,所述第十二薄膜晶体管的漏极接入高电平信号;
所述高电平信号的电压值、第一低频时钟信号的幅值、第二低频时钟信号的幅值以及第N级高频时钟信号CKn的幅值相等。
优选地,还包括第十五薄膜晶体管,所述第十五薄膜晶体管的栅极与所述第十二薄膜晶体管的栅极连接,所述第十五薄膜晶体管的漏极与所述第N级第二节点Pn连接,所述第十五薄膜晶体管的源极接入直流低电压VSS。
优选地,还包括第十六薄膜晶体管,所述第十六薄膜晶体管的栅极与所述第十二薄膜晶体管的栅极连接,所述第十六薄膜晶体管的漏极与所述第N级第三节点Kn连接,所述第十六薄膜晶体管的源极接入直流低电压VSS。
优选地,所述自举电容模块为自举电容。
优选地,所述下拉模块包括第十四薄膜晶体管,所述第十四薄膜晶体管的源极接入直流低电压VSS,所述第十四薄膜晶体管的漏极与所述第N级栅极信号点Qn连接,所述第十四薄膜晶体管的栅极与第N+2级水平扫描线连接。
本发明还提供了一种液晶显示装置,包括上述任一项所述的GOA驱动电路。
本发明通过将Sn与第五薄膜晶体管的源极以及第六薄膜晶体管的栅极连接在一起从而使得该第三薄膜晶体管可以同时拉低该第二薄膜晶体管的栅极电压以及该第六薄膜晶体管的栅极电压,从而使得每一个GOA单元减少一个薄膜晶体管,使液晶显示装置边框更窄的有益效果,还可以节约成本。
为让本发明的上述内容能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下:
附图说明
图1是本发明第一优选实施例中的GOA驱动电路的GOA单元的结构图。
图2是本发明图1所示实施例中的信号时序图。
图3是本发明第二优选实施例中的GOA驱动电路的GOA单元的结构图。
图4是本发明第三优选实施例中的GOA驱动电路的GOA单元的结构图。
具体实施方式
以下各实施例的说明是参考附加的图式,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
在图中,结构相似的单元是以相同标号表示。
请参照图1,在第一优选实施例中,该GOA驱动电路包括多个级联的GOA单元,按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线。该第N级GOA单元包括上拉模块101、下拉模块102、上拉控制模块103、下拉维持模块104以及自举电容模块105;该上拉模块101、上拉控制模块103、下拉模块102、下拉维持模块104以及自举电容模块105连接于该第N级栅极信号点Qn,该上拉模块101以及下拉维持模块104均与第N级水平扫描线Gn连接。
该上拉模块101包括第十三薄膜晶体管13,该第十三薄膜晶体管T13的漏极接入第N级时钟信号CKn,该第十三薄膜晶体管T13的栅极与第N级栅极信号点Qn连接,该第十三薄膜晶体管T13的源极与该第N级水平扫描线Gn连接。该上拉模块101用于将第N级时钟信号CKn输出为栅极驱动信号,并提高给该第N级水平扫描线Gn。
该上拉控制模块103包括第十二薄膜晶体管T12,该第十二薄膜晶体管T12的栅极与漏极连接并与该第N-1级水平扫描线Gn-1。该上拉控制模块103用于控制该第十三薄膜晶体管T13的打开时间。该自举电容模块105为自举电容Cb。
下拉维持模块104包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9、第十薄膜晶体管T10以及第十一薄膜晶体管T11。第一薄膜晶体管T1的漏极与栅极连接并接入第一低频时钟信号LC1。第五薄膜晶体管T5的漏极、第五薄膜晶体管T5的栅极以及第六薄膜晶体管T6的漏极连接并接入第二低频时钟信号LC2。第一薄膜晶体管T1的源极、第三薄膜晶体管T3的漏极、第二薄膜晶体管T2的栅极、第六薄膜晶体管T6的栅极以及第五薄膜晶体管T5的源极连接于该第N级第一节点Sn。第二薄膜晶体管T2的源极、第四薄膜晶体管T4的漏极、第八薄膜晶体管T8的栅极以及第九薄膜晶体管T9的栅极连接于该第N级第二节点Pn。该第六薄膜晶体管T6的源极、第七薄膜晶体管T7的漏极、第十薄膜晶体管T10的栅极以及第十一薄膜晶体管T11的栅极连接于该第N级第三节点Kn。所述第三薄膜晶体管T3的栅极、第四薄膜晶体管T4的栅极、第七薄膜晶体管T7的栅极、第八薄膜晶体管T8的漏极以及第十薄膜晶体管T10的漏极连接于该第N级栅极信号点Qn。第三薄膜晶体管T3的源极、第四薄膜晶体管T4的源极、第七薄膜晶体管T7的源极、第八薄膜晶体管T8的源极、第九薄膜晶体管T9的源极、第十薄膜晶体管T10的源极以及第十一薄膜晶体管T11的源极接入直流低电压VSS。
请参照图2,该第一低频时钟信号LC1与第二低频时钟信号LC2的相位相反。使得该第八薄膜晶体管T8和第九薄膜晶体管T9与第十薄膜晶体管T10和第十一薄膜晶体管T11之间可以交替使用,避免一直处于直流应力作用,导致电路失效。在m1期间,该LC1处于高电平,该LC2处于低电平,因此该第八薄膜晶体管T8和第九薄膜晶体管T9处于打开使用状态,而第十薄膜晶体管T10和第十一薄膜晶体管T11处于关闭状态。
本发明通过将Sn与第五薄膜晶体管的源极以及第六薄膜晶体管的栅极连接在一起从而使得该第三薄膜晶体管可以同时拉低该第二薄膜晶体管的栅极电压以及该第六薄膜晶体管的栅极电压,从而使得每一个GOA单元减少一个薄膜晶体管,使液晶显示装置边框更窄的有益效果,还可以节约成本。
请参照图2,在另一些实施例中,该GOA驱动电路包括多个级联的GOA单元,按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线,该第N级GOA单元包括上拉模块101、下拉模块102、上拉控制模块103、下拉维持模块104以及自举电容模块105;该上拉模块101、上拉控制模块103、下拉模块102、下拉维持模块104以及自举电容模块105连接于该第N级栅极信号点Qn,该上拉模块101以及下拉维持模块104均与第N级水平扫描线Gn连接。
该上拉模块101包括第十三薄膜晶体管13,该第十三薄膜晶体管T13的漏极接入第N级时钟信号CKn,该第十三薄膜晶体管T13的栅极与第N级栅极信号点Qn连接,该第十三薄膜晶体管T13的源极与该第N级水平扫描线Gn连接。该上拉模块101用于将第N级时钟信号CKn输出为栅极驱动信号,并提高给该第N级水平扫描线Gn。
该上拉控制模块103包括第十二薄膜晶体管T12,该第十二薄膜晶体管T12的栅极与该第N-1级水平扫描线Gn-1连接。该第十二薄膜晶体管T12的漏极接入高电平信号VGH,其中,高频时钟信号CKn的幅值CKH,以及第一低频时钟信号以及第二低频时钟信号的电压幅值LH,该VGH=LH=CKH,当然,该VGH还可以大于LH以及CKH。采用提供高电平信号VGH可以减少Qn在凸字形的最大高电位期间,减小第十二薄膜晶体管T12的漏电流造成Qn点漏电。当然可以理解地,在该第1级GOA单元的第十二薄膜晶体管T12的栅极接入的是开启信号STV。
该上拉控制模块103用于控制该第十三薄膜晶体管T13的打开时间。
该自举电容模块105为自举电容Cb。
下拉维持模块104包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9、第十薄膜晶体管T10以及第十一薄膜晶体管T11。第一薄膜晶体管T1的漏极与栅极连接并接入第一低频时钟信号LC1。第五薄膜晶体管T5的漏极、第五薄膜晶体管T5的栅极以及第六薄膜晶体管T6的漏极连接并接入第二低频时钟信号LC2。第一薄膜晶体管T1的源极、第三薄膜晶体管T3的漏极、第二薄膜晶体管T2的栅极、第六薄膜晶体管T6的栅极以及第五薄膜晶体管T5的源极连接于该第N级第一节点Sn。第二薄膜晶体管T2的源极、第四薄膜晶体管T4的漏极、第八薄膜晶体管T8的栅极以及第九薄膜晶体管T9的栅极连接于该第N级第二节点Pn。该第六薄膜晶体管T6的源极、第七薄膜晶体管T7的漏极、第十薄膜晶体管T10的栅极以及第十一薄膜晶体管T11的栅极连接于该第N级第三节点Kn。所述第三薄膜晶体管T3的栅极、第四薄膜晶体管T4的栅极、第七薄膜晶体管T7的栅极、第八薄膜晶体管T8的漏极以及第十薄膜晶体管T10的漏极连接于该第N级栅极信号点Qn。第三薄膜晶体管T3的源极、第四薄膜晶体管T4的源极、第七薄膜晶体管T7的源极、第八薄膜晶体管T8的源极、第九薄膜晶体管T9的源极、第十薄膜晶体管T10的源极以及第十一薄膜晶体管T11的源极接入直流低电压VSS。
其中,该第一低频时钟信号LC1与第二低频时钟信号LC2的相位相反。使得该第八薄膜晶体管T8和第九薄膜晶体管T9与第十薄膜晶体管T10和第十一薄膜晶体管T11之间可以交替使用,避免一直处于直流应力作用,导致电路失效。
请参照图3,其在图1实施例的基础上增加了第十五薄膜晶体管T15以及第十六薄膜晶体管T16,该十五薄膜晶体管T15以及该第十六薄膜晶体管T16的栅极均与该第十二薄膜晶体管T12的栅极连接,该第十五薄膜晶体管T15的漏极与第N级第二节点Pn连接,该第十六薄膜晶体管T16的漏极与该第N级第三节点Kn连接,该第十五薄膜晶体管T15以及第十六薄膜晶体管T16的源极连接并接入直流低电压VSS。
由于Qn在第一阶段的高电位上升较慢,该第十五薄膜晶体管T5可以快速拉低Pn点的电位,该第十六薄膜晶体管T16可以快速拉低该Kn点的电位,从而使得第八薄膜晶体管T8、第九薄膜晶体管T9、第十薄膜晶体管T10以及第十一薄膜晶体管T11在此期间可以更快关闭,可以增加第N级栅极信号点Qn的稳定性。
可以理解地,在本实施例中,也可以与采用与第二实施例相同的方式,将该第十二薄膜晶体管T12的栅极与漏极断开,在该第十二薄膜晶体管T12的栅极接入第N-1级水平扫描线Gn-1,在该第十二薄膜晶体管T12的漏极接入高电平信号VGH。
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种GOA驱动电路,其特征在于,包括多个级联的GOA单元,按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线,该第N级GOA单元包括上拉模块、下拉模块、上拉控制模块、下拉维持模块以及自举电容模块;该上拉模块、上拉控制模块、下拉模块、下拉维持模块以及自举电容模块连接于该第N级栅极信号点Qn,该上拉模块以及下拉维持模块均与第N级水平扫描线连接;
所述下拉维持模块包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管以及第十一薄膜晶体管,第一薄膜晶体管的漏极与栅极连接并接入第一低频时钟信号,所述第一薄膜晶体管的源极、第三薄膜晶体管的漏极、第二薄膜晶体管的栅极、第六薄膜晶体管的栅极以及所述第五薄膜晶体管的源极连接于该第N级第一节点Sn,所述第二薄膜晶体管的源极、第四薄膜晶体管的漏极、第八薄膜晶体管的栅极以及第九薄膜晶体管的栅极连接于该第N级第二节点Pn,该第六薄膜晶体管的源极、第七薄膜晶体管的漏极、第十薄膜晶体管的栅极以及第十一薄膜晶体管的栅极连接于该第N级第三节点Kn,所述第三薄膜晶体管的栅极、第四薄膜晶体管的栅极、第七薄膜晶体管的栅极、第八薄膜晶体管的漏极以及第十薄膜晶体管的漏极连接于该第N级栅极信号点Qn,所述第三薄膜晶体管的源极、第四薄膜晶体管的源极、第七薄膜晶体管的源极、第八薄膜晶体管的源极、第九薄膜晶体管的源极、第十薄膜晶体管的源极以及第十一薄膜晶体管的源极接入直流低电压VSS。
2.根据权利要求1所述的GOA驱动电路,其特征在于,所述第一低频时钟信号以及第二低频时钟信号的相位相反。
3.根据权利要求1所述的GOA驱动电路,其特征在于,所述上拉模块包括第十三薄膜晶体管,所述第十三薄膜晶体管的漏极接入第N级高频时钟信号CKn,所述第十三薄膜晶体管的源极与第N级水平扫描线连接,所述第十三薄膜晶体管的栅极与所述第N级栅极信号点Qn连接。
4.根据权利要求3所述的GOA驱动电路,其特征在于,所述上拉控制模块包括第十二薄膜晶体管,所述第十二薄膜晶体管的栅极与漏极连接并与第N-1级水平扫描线连接,所述第十二薄膜晶体管的源极与第N级栅极信号点Qn连接。
5.根据权利要求3所述的GOA驱动电路,其特征在于,所述上拉控制模块包括第十二薄膜晶体管,所述第十二薄膜晶体管的栅极与第N-1级水平扫描线连接,所述第十二薄膜晶体管的源极与第N级栅极信号点Qn连接,所述第十二薄膜晶体管的漏极接入高电平信号;
所述高电平信号的电压值、第一低频时钟信号的幅值、第二低频时钟信号的幅值以及第N级高频时钟信号CKn的幅值相等。
6.根据权利要求4或5所述的GOA驱动电路,其特征在于,还包括第十五薄膜晶体管,所述第十五薄膜晶体管的栅极与所述第十二薄膜晶体管的栅极连接,所述第十五薄膜晶体管的漏极与所述第N级第二节点Pn连接,所述第十五薄膜晶体管的源极接入直流低电压VSS。
7.根据权利要求4或5所述的GOA驱动电路,其特征在于,还包括第十六薄膜晶体管,所述第十六薄膜晶体管的栅极与所述第十二薄膜晶体管的栅极连接,所述第十六薄膜晶体管的漏极与所述第N级第三节点Kn连接,所述第十六薄膜晶体管的源极接入直流低电压VSS。
8.根据权利要求1所述的GOA驱动电路,其特征在于,所述自举电容模块为自举电容。
9.根据权利要求1所述的GOA驱动电路,其特征在于,所述下拉模块包括第十四薄膜晶体管,所述第十四薄膜晶体管的源极接入直流低电压VSS,所述第十四薄膜晶体管的漏极与所述第N级栅极信号点Qn连接,所述第十四薄膜晶体管的栅极与第N+2级水平扫描线连接。
10.一种液晶显示装置,其特征在于,包括权利要求1-9任一项所述的GOA驱动电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610882855.0A CN106448588B (zh) | 2016-10-09 | 2016-10-09 | Goa驱动电路及液晶显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610882855.0A CN106448588B (zh) | 2016-10-09 | 2016-10-09 | Goa驱动电路及液晶显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106448588A CN106448588A (zh) | 2017-02-22 |
CN106448588B true CN106448588B (zh) | 2018-12-28 |
Family
ID=58172973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610882855.0A Active CN106448588B (zh) | 2016-10-09 | 2016-10-09 | Goa驱动电路及液晶显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106448588B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107221298B (zh) * | 2017-07-12 | 2019-08-02 | 深圳市华星光电半导体显示技术有限公司 | 一种goa电路及液晶显示器 |
CN107863074B (zh) * | 2017-10-30 | 2018-10-09 | 南京中电熊猫液晶显示科技有限公司 | 栅极扫描驱动电路 |
CN108242228B (zh) * | 2018-01-29 | 2020-08-04 | 南京中电熊猫平板显示科技有限公司 | 栅极扫描驱动电路 |
CN110738953B (zh) * | 2018-07-20 | 2022-12-06 | 深超光电(深圳)有限公司 | 栅极驱动器及具有栅极驱动器的显示装置 |
CN108831401B (zh) * | 2018-08-21 | 2020-12-22 | 信利半导体有限公司 | 一种栅极驱动单元、栅极驱动电路及显示系统 |
WO2020133276A1 (zh) * | 2018-12-28 | 2020-07-02 | 深圳市柔宇科技有限公司 | Goa单元及其goa电路、显示装置 |
CN113741726B (zh) * | 2021-07-30 | 2022-06-03 | 惠科股份有限公司 | 驱动电路、四级驱动电路及显示面板 |
CN113658539B (zh) * | 2021-08-23 | 2023-10-31 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
CN114842786A (zh) * | 2022-04-26 | 2022-08-02 | Tcl华星光电技术有限公司 | Goa电路及显示面板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI413986B (zh) * | 2009-07-01 | 2013-11-01 | Au Optronics Corp | 移位暫存器 |
TWI397259B (zh) * | 2010-05-10 | 2013-05-21 | Au Optronics Corp | 移位暫存器電路 |
CN103745700B (zh) * | 2013-12-27 | 2015-10-07 | 深圳市华星光电技术有限公司 | 自修复型栅极驱动电路 |
CN104008739B (zh) * | 2014-05-20 | 2017-04-12 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路和一种液晶显示装置 |
CN104078021B (zh) * | 2014-07-17 | 2016-05-04 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
CN105632441B (zh) * | 2016-02-26 | 2018-03-27 | 深圳市华星光电技术有限公司 | 栅极驱动电路 |
US10204581B2 (en) * | 2016-07-01 | 2019-02-12 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Scan driving circuit and flat panel display |
-
2016
- 2016-10-09 CN CN201610882855.0A patent/CN106448588B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN106448588A (zh) | 2017-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106448588B (zh) | Goa驱动电路及液晶显示装置 | |
CN104795034B (zh) | 一种goa电路及液晶显示器 | |
CN106448607B (zh) | Goa驱动电路及液晶显示装置 | |
CN106448592B (zh) | Goa驱动电路及液晶显示装置 | |
KR102323913B1 (ko) | Igzo 박막 트랜지스터의 goa 회로 및 디스플레이 장치 | |
CN106128379B (zh) | Goa电路 | |
CN105118459B (zh) | 一种goa电路及液晶显示器 | |
WO2018107534A1 (zh) | 一种栅极驱动电路及其驱动方法、显示装置 | |
WO2019095435A1 (zh) | 一种goa电路 | |
CN107039016B (zh) | Goa驱动电路及液晶显示器 | |
WO2018072304A1 (zh) | Goa驱动电路及液晶显示装置 | |
CN104299594A (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
CN107808650B (zh) | Goa电路 | |
CN106571123A (zh) | Goa驱动电路及液晶显示装置 | |
CN106409262A (zh) | Goa驱动电路及液晶显示装置 | |
CN107689221B (zh) | Goa电路 | |
CN102800289A (zh) | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 | |
GB2548274A (en) | GOA circuit and liquid crystal display | |
CN107221298B (zh) | 一种goa电路及液晶显示器 | |
US9171516B2 (en) | Gate driver on array circuit | |
CN109712552A (zh) | Goa电路及显示面板 | |
WO2020259574A1 (zh) | 阵列基板行驱动电路单元与其驱动电路及液晶显示面板 | |
CN106251818A (zh) | 一种栅极驱动电路 | |
CN105761758A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
CN206864164U (zh) | Goa电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |