CN109669896B - 具有多主控芯片的主机板及切换控制顺序的方法 - Google Patents

具有多主控芯片的主机板及切换控制顺序的方法 Download PDF

Info

Publication number
CN109669896B
CN109669896B CN201710954288.XA CN201710954288A CN109669896B CN 109669896 B CN109669896 B CN 109669896B CN 201710954288 A CN201710954288 A CN 201710954288A CN 109669896 B CN109669896 B CN 109669896B
Authority
CN
China
Prior art keywords
main control
chip set
control chip
output
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710954288.XA
Other languages
English (en)
Other versions
CN109669896A (zh
Inventor
张燕云
孙培华
简源利
陈凯勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Byte Technology Co Ltd
Original Assignee
Giga Byte Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Byte Technology Co Ltd filed Critical Giga Byte Technology Co Ltd
Priority to CN201710954288.XA priority Critical patent/CN109669896B/zh
Publication of CN109669896A publication Critical patent/CN109669896A/zh
Application granted granted Critical
Publication of CN109669896B publication Critical patent/CN109669896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Programmable Controllers (AREA)
  • Power Sources (AREA)

Abstract

一种具有多主控芯片的主机板，包含第一主控芯片组、第二主控芯片组、受控硬件、及基本输入输出系统。第一主控芯片组用以输出第一驱动信号，其中包含第一数据信号。第二主控芯片组用以输出第二驱动信号。受控硬件受第一驱动信号或第二驱动信号驱动。基本输入输出系统包含基本输入输出模块及切换模块。当第二主控芯片组准备作动时，切换模块判断第一主控芯片组输出第一数据信号时，产生停止信号至第二主控芯片组，使第二驱动信号暂时无法发出，而当断第一主控芯片组不再输出第一数据信号时，发出致动信号使第二主控芯片组发出第二驱动信号。

Description

具有多主控芯片的主机板及切换控制顺序的方法
技术领域
本发明涉及通信协定领域，尤其是具有多主控芯片的主机板及切换控制顺序的方法。
背景技术
电脑系统上的通信总线的串行接口，通常包含一个主控芯片组以及多个受控硬件。举例来说，主控芯片组可已是中央处理器(Central Processing Unit，CPU)、或是其他的控制芯片等，而受控硬件可以是存储器芯片、硬盘等等。此串行接口中，至少包含时序信号(Clock)传输通道、以及数据信号(Data)的传输通道，主控芯片组与受控硬件在串连时序信号传输通道、以及数据信号的传输通道上以串连方式相互连接。主控芯片组可以通过发出传输位置信号、时序信号、数据信号来控制受控硬件。
在仅有单一主控芯片组时，通过先行输出位址信息(Address)、并以随后发出的时序信号(Clock)以及数据信号(Data)，致动位址信号中指定的受控硬件作动。然而，电脑硬件的需求提升，有时为了增加硬件的辅助操作，例如，升压、超频等，在串行接口上通常会设置其他的主控芯片组来辅助，例如嵌入式控制器(Embedded Controller，EC)。然而，同时具有两个主控芯片组，存在信号传输冲突的可能性。例如，由于数据信号及时序信号的传输都相互串连，第一主控芯片组发出高电压电平至某一受控端，而第二主控芯片组同时发出低电压电平，会使得受控端做出错误的判断，甚至可能导致当机而无法作动。因此，解决信号冲突是当今硬件通信串行接口的一大课题。
发明内容
为了解决现有技术所面临的问题，在此提供一种具有多主控芯片的主机板。有多主控芯片的主机板包含第一主控芯片组、第二主控芯片组、多个受控硬件、以及基本输入输出系统(BIOS)。第一主控芯片组用以输出多个第一驱动信号，其中第一驱动信号中包含第一数据信号。第二主控芯片组用以输出多个第二驱动信号。受控硬件电性连接至第一主控芯片组以及第二主控芯片组，接收第一驱动信号或第二驱动信号，并根据第一驱动信号或第二驱动信号而作动。基本输入输出系统包含基本输入输出模块以切换模块。基本输入输出模块用以检测第一主控芯片组、第二主控芯片组、以及受控硬件的状态。切换模块电性连接第一主控芯片组及第二主控芯片组，并检测第一主控芯片组的作动状态，判断第一主控芯片组是否输出第一数据信号。当第二主控芯片组准备作动时，切换模块判断第一主控芯片组输出第一数据信号时，产生停止信号至第二主控芯片组，使第二驱动信号暂时无法发出。当第二主控芯片组准备作动时，切换模块判断第一主控芯片组不再输出第一数据信号时，发出致动信号至第二主控芯片组，使第二驱动信号发出。
在一些实施例中，第一主控芯片组包含中央处理器及北桥芯片组。第二主控芯片组包含嵌入式控制器以及南桥芯片组。
在一些实施例中，具有多主控芯片的主机板还包含比较电路。比较电路连接切换模块，比较电路包含一比较器，比较器至少包含第一输入端、第二输入端、以及第一输出端。第一输入端电性连接第一主控芯片组，第二输入端电性连接参考电压，第一输出端电性连接切换模块。进一步地，第一主控芯片组输出第一数据信号时，第一输出端输出低电压电平，第一主控芯片组不再输出第一数据信号时，第一输出端输出高电压电平。更进一步地，当切换模块接收到低电压电平时，产生停止信号，而切换模块接收到高电压电平时，产生致能信号。
在另一些实施例中，比较电路除了比较器，还包含交流直流转换器(AC to DCconverter)。交流直流转换器包含第三输入端及第三输出端，其中第三输入端电性连接第一主控芯片组、第三输出端电性连接比较器的第一输入端。
在另一些实施例中，比较电路包含比较器、交流直流转换器、以及电压随耦器，电压随耦器包含第四输入端、第五输入端、及第四输出端。第四输入端电性连接第一主控芯片组，而第四输出端电性连接于交流直流转换器的第三输入端及第五输入端。
在此更提供一种切换控制顺序的方法，切换控制顺序的方法包含：启动基本输入输出系统，执行系统初始化作业；以基本输入输出系统检测第一主控芯片组及第二主控芯片组的作动状态，并检测第一主控芯片组是否输出第一数据信号；当检测第二主控芯片组的准备作动，并判断第一主控芯片组输出第一数据信号时，以基本输入输出系统产生停止信号至第二主控芯片组，使第二主控芯片组停止作动；以及当判断第二主控芯片组的准备作动，并判断第一主控芯片组不再输出第一数据信号时，以基本输入输出系统产生致能信号至第二主控芯片组，致能第二主控芯片组作动。
在一些实施例中，切换控制顺序的方法还包含以比较电路检测第一主控芯片组的作动状态，比较电路连接该基本输入输出系统，当比较电路检测到第一主控芯片组输出第一数据信号时，输出低电压电平，当比较电路检测到第主控芯片组不再输出第一数据信号时，输出高电压电平。进一步地，当基本输入输出系统接收到低电压电平时，产生停止信号，而基本输入输出系统接收到高电压电平产生致能信号。
通过基本输入输出系统作为判断及比较机制，能够依据第一主控芯片组的数据信号的输出，来决定次要的主控芯片组是否开始作动，以此调配数据信号传输的优先顺序，避免多个主控芯片同时传输数据信号，而造成硬件判读错误，造成异常或当机。
附图说明
通过参照附图进一步详细描述本发明的示例性实施例，本发明的上述和其他示例性实施例，优点和特征将变得更加清楚，其中：
图1为具有多主控芯片的主机板第一实施例的单元示意图。
图2为具有多主控芯片的主机板第二实施例的单元示意图。
图3为图2中比较电路的单元示意图。
图4为图3中比较器的电路示意图。
图5为图3中直流-交流转换器的电压示意图。
图6为图3中电压随耦器的电路示意图。
图7为切换控制顺序的方法的流程图。
附图标记说明
1 具有多主控芯片的主机板
10 第一主控芯片组 11 中央处理器
13 北桥芯片组 20 第二主控芯片组
21 嵌入式控制器 23 南桥芯片组
31 系统存储器 32 硬盘
33 键盘 34 鼠标
35 显示器 40 基本输入输出系统
41 切换模块 43 基本输入输出模块
45 只读存储器 50 比较电路
510 比较器 511 第一输入端
513 第二输入端 515 第一输出端
520 交流直流转换器 521 第三输入端
523 第三输出端 530 电压随耦器
531 第四输入端 533 第五输入端
535 第四输出端 Add1 第一位址信号
Add2 第二位址信号 C1 电容
Clock1 第一时序信号 Clock2 第二时序信号
Data1 第一数据信号 Data2 第二数据信号
R1、R2、R3、R4、R5 电阻
VDD1 第一正极电压 VDD2 第一负极电压
VG1 第二正极电压 VG2 第二负极电压
Vin 输入电压 Vout 输出电压
具体实施方式
图1为具有多主控芯片的主机板第一实施例的单元示意图。如图1所示，第一实施例的具有多主控芯片的主机板1至少包含第一主控芯片组10、第二主控芯片组20、多个受控硬件、以及基本输入输出系统(BIOS)40。第一主控芯片组10用以多个第一驱动信号，第一驱动信号包含第一时序信号Clock1、第一数据信号Data1、以及第一位址信号Add 1等等。第二主控芯片组20用以输出多个第二驱动信号，例如，第二时序信号Clock1、第二数据信号Data1、以及第二位址信号Add2等等。受控硬件，例如，系统存储器31、硬盘32、键盘33、鼠标34、显示器35等，在此仅为示例，而不限于此。受控硬件电性连接至第一主控芯片组10以及第二主控芯片组20，接收第一驱动信号或第二驱动信号，并根据该等第一驱动信号或该等第二驱动信号而作动。
基本输入输出系统(BIOS)40，可以储存于只读存储器45中，整体作为硬件而执行。基本输入输出系统40电性连接第一主控芯片组10、第二主控芯片组20、以及受控硬件。基本输入输出系统40包含基本输入输出模块43、以及切换模块41。基本输入输出模块43可以电路与软件的组合，用以检测第一主控芯片组10、第二主控芯片组20、以及该等受控硬件的状态。切换模块41电性连接第一主控芯片10组及第二主控芯片组20，并检测第一主控芯片组10的作动状态，判断该第一主控芯片组10是否输出第一数据信号Data1。当第二主控芯片组20准备作动时，并判断第一主控芯片组10输出第一数据信号Data1时，切换模块41产生一停止信号至第二主控芯片组20，使第二驱动信号暂时无法发出。而当第二主控芯片组20准备作动时，并判断第一主控芯片组10不再输出第一数据信号Data1时，发出一致动信号至第二主控芯片组，使第二驱动信号发出。
更详细地，第一主控芯片10组包含中央处理器11以及一北桥芯片组13，第二主控芯片组20包含一嵌入式控制器(EmbeddedControl ler，EC)21以及南桥芯片组23。在此仅为示例，而不限于此。
图2为具有多主控芯片的主机板第一实施例的单元示意图。图3为图2中比较电路的单元示意图。如图2所示。在第二实施例中，具有多主控芯片的主机板1至少包含第一主控芯片组10、第二主控芯片组20、多个受控硬件、以及基本输入输出系统40外还包含比较电路50。比较电路50电性连接第一主控芯片组10、以及基本输入输出系统40，以协助基本输入输出系统40检测第一主控芯片组10是否输出第一数据信号Data1，并提供给作为判断的依据。如图3所示，比较电路50可以仅包含比较器510。在另外一些实施例中，比较电路50可以包含比较器510以及交流直流转换器(AC to DCconverter)520。在一些实施例中，比较电路50也可以包含比较器510、交流直流转换器520、以及电压随耦器530，在此叙明。
图4为图3中比较器的电路示意图，在比较电路50仅包含比较器510的实施例中，比较器510为第一运算放大器OPA1与电阻R1、R2的组合电路。第一运算放大器OPA1包含第一输入端511、第二输入端513、第一输出端515。第一输入端511电性连接第一主控芯片组10，第二输入端513连接参考电压VREF，第一输出端515电性连接切换模块41。且第一运算放大器OPA1的正负极分别连接第一正极电压VDD1以及第一负极电压VG1。此时，第一输入端511作为比较电路50的输入端、而第一输出端515作为比较电路50的输出端。
当第一主控芯片组10从输出第一数据信号Data1时，第一输出端515输出低电压电平，而当第一主控芯片组10不再输出该第一数据信号Data1时，第一输出端515输出高电压电平。当切换模块41接收到低电压电平时，产生停止信号，以暂停输出第二驱动信号，而切换模块接收到高电压电平时，产生致能信号，以致使第二主控芯片组20发送第二驱动信号。
举例而言，在此可以设定图4中的第一正极电压VDD1为5V、第一负极电压VG1为0V、参考电压VREF为2.5V，参考电压VREF可由第一正极电压VDD1分压。当第一主控芯片组10未输出第一数据信号Data1时，由第一主控芯片组10输入至第一输入端511的输入电压Vin为3.3V，在运算大放器比较后输入电压Vin大于参考电压VREF，因此，由第一输出端515输出的输出电压Vout为高电压电平，例如，第一正极电压VDD1(5V)。另一方面，当第一主控芯片组10输出第一数据信号Data1时，由于第一数据信号Data1具有数据高低电平的波动，使得第一输入端511的输入电压Vin大约为1.65V，在运算大放器比较后输入电压Vin小于参考电压VREF，因此，由第一输出端515输出的输出电压Vout为低电压电平，例如，第一负极电压VG1(0V)。在此，电性连接可以直接连接、也可以是间接连接。上述仅为示例，而不限于此。
图5为图3中交流-直流转换器的电压示意图。如图2至5所示，比较电路50可以包含比较器510及交流直流转换器520。如图5所示，交流直流转换器520可以为电阻R3及电容C1组合的RC电路，可以作为一滤波器。交流直流转换器520包含第三输入端521及第三输出端523。第三输入端521电性连接第一主控芯片组10、第三输出端523电性连接第一输入端511。此时，第三输入端521作为比较电路50的输入端，第一输出端515作为比较电路的输出端33。在此，电性连接可以直接连接、也可以是间接连接。
通过交流直流转换器520，可以将交流的信号取一时间区段，过滤形成直流电平。能增加判断的准确性。在此，若是当第一主控芯片组10未输出第一数据信号Data1时，经由交流直流转换器520滤波后，能由第三输出端523输出3.3V的电压电平至第一输入端111，作为输入电压Vin。而若是当第一主控芯片组10输出第一数据信号Data1时，第三输出端523输出大约1.65V的电压电平至第一输入端511，作为输入电压Vin。
图6为图3中电压随耦器的电路示意图。如图2-6所示，比较电路50可以包含比较器510、交流直流转换器520及电压随耦器530。如图6所示，电压随耦器530可为比较器510为第二运算放大器OPA2与电阻R4、R5的非反向放大组合电路。电压随耦器530包含第四输入端531、第五输入端533、以及第四输出端335。第二运算放大器OPA2的正负极分别连接第二正极电压VDD2以及第二负极电压VG2。第四输入端531电性连接第一主控芯片组10，第四输出端535电性连接于第三输入端521，进一步电性连接至比较器510的第一输入端511。同时，第四输出端535电性连接第五输入端533。此时，第四输入端531作为比较电路50的输入端，而第一输出端515作为比较电路50的输出端。第二运算放大器OPA2的输入基本上没有电流流入，可以视为电阻无穷大，而达到与后端的比较器510、交流直流转换器520信号隔离，使得输入电压Vin、输出电压Vout之间不会电性干扰，但电压电平、相位可以达到同步的效果。例如，第一主控芯片组10未输出第一数据信号Data1时，电压随耦器530的输出电压为3.3V、而第一主控芯片组10输出第一数据信号Data1时，电压随耦器530的输出电压大约为1.65V。
图7为切换控制顺序的方法的流程图。如如图1及图7所示，切换控制顺序的方法S1包含步骤S10、步骤S20、步骤S30、步骤S41及步骤S43。步骤S10是启动基本输入输出系统40，执行系统初始化作业。步骤S20是基本输入输出系统40检测第一主控芯片组10及第二主控芯片20的作动状态，此时，基本输入输出系统40同时检测第一主控芯片组10是否输出第一数据信号Data1。
步骤S30是在第二主控芯片组20准备作动时，判断第一主控芯片组10是否输出第一数据信号Data1，当判断第一主控芯片组10不再输出第一数据信号Data1时，进入步骤S41、而在当判断第一主控芯片组10输出第一数据信号Data1时，进入步骤S43。步骤S41基本输入输出系统40产生致能信号至第二主控芯片组20，致能第二主控芯片20组作动。步骤S43是基本输入输出系统40产生停止信号至第二主控芯片组20，使第二主控芯片组20停止作动，并回到步骤S20再次检测第一主控芯片组10及第二主控芯片20的作动状态。
更进一步地，在第二实施例，即，具有比较电路50的实施例中，步骤S30中比较电路50协助基本输入输出系统40进行判断。同时参照图2及图7，在步骤S30后还包含步骤S51及步骤S53。步骤S51是比较电路50检测到第一主控芯片组10不再输出第一数据信号Data1时，输出高电压电平。基本输入输出系统40再依据高电压电平，进行步骤S41。步骤S53是比较电路50是比较电路30检测到第一主控芯片组10输出第一数据信号Data1时，输出低电压电平，基本输入输出系统40再依据低电压电平，进行步骤S43。
通过基本输入输出系统作为判断及比较机制，能够依据第一主控芯片组的数据信号的输出，来决定次要的主控芯片组是否开始作动，以此调配数据信号传输的优先顺序，避免多个主控芯片同时传输数据信号，而造成硬件判读错误，造成异常或当机
虽然已经结合目前被认为是实用的示例性实施例描述了本发明，但是应当理解，本发明不限于所公开的实施例，而是相反，旨在适用于各种修改和等同布置包括在所附权利要求的精神和范围内。

Claims (8)

1.一种具有多主控芯片的主机板，包含：
一第一主控芯片组，用以输出多个第一驱动信号，其中该等第一驱动信号中包含一第一数据信号；
一第二主控芯片组，用以输出多个第二驱动信号；
多个受控硬件，电性连接至该第一主控芯片组以及该第二主控芯片组，接收该等第一驱动信号或该等第二驱动信号，并根据该等第一驱动信号或该等第二驱动信号而作动；
一基本输入输出系统，包含一基本输入输出模块、以及一切换模块，该基本输入输出模块用以检测该第一主控芯片组、该第二主控芯片组、以及该等受控硬件的状态，该切换模块电性连接该第一主控芯片组及该第二主控芯片组，并检测该第一主控芯片组的作动状态，判断该第一主控芯片组是否输出该第一数据信号，当该第二主控芯片组准备作动时，并判断该第一主控芯片组输出该第一数据信号时，该切换模块产生一停止信号至该第二主控芯片组，使该等第二驱动信号暂时无法发出，而当该第二主控芯片组准备作动时，并判断该第一主控芯片组不再输出该第一数据信号时，发出一致能信号至该第二主控芯片组，使该等第二驱动信号发出；以及
一比较电路，该比较电路连接该切换模块，该比较电路包含一比较器，该比较器至少包含一第一输入端、一第二输入端、以及一第一输出端，其中该第一输入端电性连接第一主控芯片组，该第二输入端电性连接一参考电压，该第一输出端电性连接该切换模块。
2.如权利要求1所述的具有多主控芯片的主机板，其中该第一主控芯片组包含一中央处理器以及一北桥芯片组，该第二主控芯片组包含一嵌入式控制器以及一南桥芯片组。
3.如权利要求1所述的具有多主控芯片的主机板，其中当该第一主控芯片组输出该第一数据信号时，该第一输出端输出一低电压电平，当该第一主控芯片组不再从输出该第一数据信号时，该第一输出端输出一高电压电平。
4.如权利要求3所述的具有多主控芯片的主机板，其中当该切换模块接收到该低电压电平时，产生该停止信号，而该切换模块接收到该高电压电平时，产生该致能信号。
5.如权利要求1所述的具有多主控芯片的主机板，其中该比较电路还包含一交流直流转换器，该交流直流转换器包含一第三输入端及一第三输出端，其中该第三输入端电性连接该第一主控芯片组、该第三输出端电性连接该第一输入端。
6.如权利要求5所述的具有多主控芯片的主机板，还包含一电压随耦器，该电压随耦器包含一第四输入端、一第五输入端、及一第四输出端，该第四输入端电性连接该第一主控芯片组，而该第四输出端电性连接于该第三输入端及该第五输入端。
7.一种切换控制顺序的方法，包含：
启动一基本输入输出系统，执行一系统初始化作业；
以该基本输入输出系统检测一第一主控芯片组及一第二主控芯片组的作动状态，并检测该第一主控芯片组是否输出一第一数据信号；
当检测第二主控芯片组的准备作动，并判断该第一主控芯片组输出该第一数据信号时，以该基本输入输出系统产生一停止信号至一第二主控芯片组，使该第二主控芯片组停止作动；
当判断第二主控芯片组的准备作动，并判断该第一主控芯片组不再输出该第一数据信号时，以该基本输入输出系统产生一致能信号至一第二主控芯片组，致能该第二主控芯片组作动；以及
以一比较电路检测一第一主控芯片组的作动状态，该比较电路连接该基本输入输出系统，且当该比较电路检测到该第一主控芯片组输出第一数据信号时，输出一低电压电平，当该比较电路检测到该第一主控芯片组不再输出该第一数据信号时，输出一高电压电平。
8.如权利要求7所述的切换控制顺序的方法，其中当该基本输入输出系统接收到该低电压电平时，产生该停止信号，而该基本输入输出系统接收到该高电压电平时，产生该致能信号。
CN201710954288.XA 2017-10-13 2017-10-13 具有多主控芯片的主机板及切换控制顺序的方法 Active CN109669896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710954288.XA CN109669896B (zh) 2017-10-13 2017-10-13 具有多主控芯片的主机板及切换控制顺序的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710954288.XA CN109669896B (zh) 2017-10-13 2017-10-13 具有多主控芯片的主机板及切换控制顺序的方法

Publications (2)

Publication Number Publication Date
CN109669896A CN109669896A (zh) 2019-04-23
CN109669896B true CN109669896B (zh) 2022-03-08

Family

ID=66138947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710954288.XA Active CN109669896B (zh) 2017-10-13 2017-10-13 具有多主控芯片的主机板及切换控制顺序的方法

Country Status (1)

Country Link
CN (1) CN109669896B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365061A (zh) * 2001-01-09 2002-08-21 深圳市中兴集成电路设计有限责任公司 一种直接存储器访问控制器系统
CN101290564A (zh) * 2008-05-26 2008-10-22 华为技术有限公司 数据传输方法、系统及cpu接口控制器
CN101556565A (zh) * 2009-01-22 2009-10-14 杭州中天微系统有限公司 嵌入式处理器的片上高性能dma
CN101558366A (zh) * 2006-12-15 2009-10-14 密克罗奇普技术公司 直接存储器存取控制器
WO2011153941A1 (zh) * 2010-06-11 2011-12-15 电信科学技术研究院 按时隙优先级的排序进行接入的方法及无线网络控制器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101434312B1 (ko) * 2010-06-21 2014-08-27 삼성전자주식회사 타이밍 컨트롤 유닛 및 이를 이용하는 디스플레이 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365061A (zh) * 2001-01-09 2002-08-21 深圳市中兴集成电路设计有限责任公司 一种直接存储器访问控制器系统
CN101558366A (zh) * 2006-12-15 2009-10-14 密克罗奇普技术公司 直接存储器存取控制器
CN101290564A (zh) * 2008-05-26 2008-10-22 华为技术有限公司 数据传输方法、系统及cpu接口控制器
CN101556565A (zh) * 2009-01-22 2009-10-14 杭州中天微系统有限公司 嵌入式处理器的片上高性能dma
WO2011153941A1 (zh) * 2010-06-11 2011-12-15 电信科学技术研究院 按时隙优先级的排序进行接入的方法及无线网络控制器

Also Published As

Publication number Publication date
CN109669896A (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
US9128691B2 (en) Method and terminal for selecting internal circuit according to USB interface status
US7509446B2 (en) IIC bus communication system capable of suppressing freeze of IIC bus communication due to a noise and method for controlling IIC bus communication
US7921233B2 (en) Signal converter for an all-in-one USB connector that includes USB 2.0, USB 3.0 and eSATA
CN106687941B (zh) 用以控制设备的模式的方法和装置
US6691201B1 (en) Dual mode USB-PS/2 device
JP2015103256A (ja) ユニバーサルシリアルバス装置の検知システム及び検知方法
US10776288B2 (en) Apparatus for adapting interface type of peripheral device and method thereof
US9235246B2 (en) Computing device and power supply method of connection module
CN109669896B (zh) 具有多主控芯片的主机板及切换控制顺序的方法
US9208048B2 (en) Determination method for determining installation direction of electronic device and electronic system
US20070226388A1 (en) System for detecting USB device
TWI653580B (zh) 具有多主控晶片的主機板及切換控制順序的方法
US20020084988A1 (en) Apparatus and method for automatically detecting USB mode and PS/2 mode computer keyboard
US10909047B2 (en) Flash memory control device capable of detecting type of interface and method thereof
EP3068012A1 (en) External power supply and system connection detection unit applied thereto
CN109669908B (zh) 接口优先排程及解决冲突的控制电路及操作方法
US20140365806A1 (en) Peripheral apparatus and control method thereof
KR20210092711A (ko) 전원 공급 장치 및 디바이스
TWI655548B (zh) 介面優先排程及解決衝突之控制電路及介面優先排程及解決衝突之操作方法
KR101276840B1 (ko) Ｕｓｂ 연결을 감지하는 ｕｓｂ 장치
KR20150050144A (ko) 전원 공급 장치, 전원 공급 시스템 및 이의 제어 방법
WO2003073619A2 (en) Method for controlling the mode of an electronic application
KR20190060738A (ko) 전원 공급 시스템의 제어 방법
JP2014123312A (ja) Ｕｓｂコントローラおよびその制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant