JP2009237519A - 電気光学装置 - Google Patents

Abstract

【課題】コントラスト比や階調可能表現数が低下する点を改善する。
【解決手段】各画素は、画素電極と、当該画素電極とコモン信号が印加されるコモン電極との間で挟持された液晶容量とを含む。１０８０行の走査線は、２７０行毎に４つのグループをなし、コモン電極は、グループ毎に対応するように４分割され、各グループに対応するコモン電極毎に、電圧Ｖ_ＣＬまたは電圧Ｖ_ＣＨのいずれかのコモン信号がそれぞれ供給される。各走査線に位置する画素の１フィールドをサブフィールドｓｆ０〜ｓｆ４に分割する。このうち、サブフィールドｓｆ１〜ｓｆ４については、階調レベルに応じてオンまたはオフ電圧を印加するが、サブフィールドｓｆ０については、階調レベルにかかわらずオフ電圧を印加する。コモン信号供給回路は、サブフィールドｓｆ０においてオフ電圧の印加が終了したグループに対応するコモン電極の電圧を切り替える。
【選択図】図６

Description

本発明は、１フィールドを複数のサブフィールドに分割するとともに、各サブフィールドにおいて画素をオンまたはオフすることにより階調を表現する技術に関する。

液晶容量のような表示素子を画素に有する電気光学装置において階調表示を行う場合、電圧変調方式に代わるものとして次のような技術が提案されている。すなわち、１フィールドを複数のサブフィールドに分割するとともに、分割した各サブフィールドにおいて画素（液晶容量）をオンまたはオフさせて、１フィールドにおいて画素がオンする時間の割合を変化させることによって中間階調表示を行う技術が提案されている（特許文献１参照）。
一方、液晶容量は、コモン電極と画素電極とで液晶を挟持することによって構成されるが、データ線（ソース線）の電圧振幅を抑えるために、コモン電極を低位側電圧と高位側電圧とで交互に切り替える構成も提案されている（特許文献２参照）。
特開２００３−１１４６６１号公報 特開昭６２−４９３９９号公報

しかしながら、１フィールドを複数のサブフィールドに分割して駆動する場合に、コモン電極の電圧を交互に切り替える技術を適用しようとすると、コントラスト比の悪化や階調可能表現数が低下する、といった問題が指摘され始めた。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、１フィールドを複数のサブフィールドに分割して駆動するとともに、コモン電極の電圧を交互に切り替える場合に、コントラスト比の悪化や階調可能表現数の低下などを改善した技術等を提供することにある。

上記課題を解決するために、本発明は、複数の走査線と複数のデータ線との交差に対応して設けられ、各々は、一端が前記データ線に電気的に接続されるとともに、前記走査線に選択電圧が印加されたときに一端と他端との間が導通状態となる画素スイッチング素子と、前記画素スイッチング素子の他端に電気的に接続された画素電極と、前記画素電極とコモン信号が印加されるコモン電極との間で挟持される液晶と、を含む画素を有し、前記複数の走査線を所定数行毎にまとめた２以上のグループ毎に対応するように、前記コモン電極が分割された電気光学装置に対して、前記各走査線に対応する画素の１フィールドを複数のサブフィールドに分割し、前記サブフィールドを単位としてオンまたはオフ電圧を当該画素に印加する電気光学装置の駆動回路であって、前記各グループに対応するコモン電極毎に、第１電圧または前記第１電圧とは異なる第２電圧のいずれかのコモン信号をそれぞれ供給するコモン信号供給回路と、前記複数の走査線のうち、相互に離間したｎ（ｎは２以上の整数）本の走査線を選択するとともに、選択したｎ本の走査線に順次選択電圧を印加し、次の期間に選択するｎ本の走査線をそれぞれ１本ずつシフトさせて、または、前記複数の走査線を順次選択して、選択した走査線に選択電圧を印加させて、前記各走査線を前記複数のサブフィールドに対応した期間毎に前記選択電圧を印加する走査線駆動回路と、前記選択電圧が印加された走査線に位置する画素に対し、対応するサブフィールドおよび前記画素に指定された階調レベルに応じたオンまたはオフ電圧をデータ信号として前記データ線を介して供給するデータ線駆動回路と、を有し、前記データ線駆動回路は、前記複数のサブフィールドのうち、１つの特定サブフィールドにおいて前記階調レベルにかかわらずオフ電圧のデータ信号を供給し、前記コモン信号供給回路は、前記特定サブフィールドにおいてオフ電圧の印加が終了したグループに対応するコモン電極の電圧を第１または第２電圧の一方から他方に切り替えることを特徴とする。本発明によれば、階調レベルと無関係にオフ電圧に保持させる特定サブフィールドの期間を短くすることが可能となる。

ここで、本発明において、前記各グループをなす走査線数は、互いに同一数であることが望ましい。すなわち、前記複数の走査線は所定本数毎にグループ化することが望ましい。なお、グループ数が少ないと、特定サブフィールドの期間を短くすることの効果が薄くなる。一方、グループ数が多いと、特定サブフィールドの期間を短くすることの効果が高まるが、構成が複雑化する可能性がある。
また、本発明において、前記１フィールドを分割した複数のサブフィールドのうち、前記特定サブフィールドを除いたものの中で最も短い期間のサブフィールドを、前記特定サブフィールドの次に配置させても良い。サブフィールドにおいてオンまたはオフ電圧を印加するとき、当該サブフィールドの期間が短いほど、直前サブフィールドの保持状態の影響を大きく受ける。特定サブフィールドにおいては、階調レベルにかかわらず、必ずオフ電圧が印加されるので、複数のサブフィールドのうち、特定サブフィールドを除いたものの中で最も短い期間のサブフィールドを特定サブフィールドの次に配置させると、直前サブフィールドの保持状態による影響を排除することができる。

なお、本発明は、電気光学装置の駆動回路のみならず、電気光学装置それ自体、当該電気光学装置を有する電子機器、さらには、当該電気光学装置の駆動方法、当該電気光学装置の基板製造方法としても概念することが可能である。
ここで、電気光学装置として概念する場合に、前記画素電極が設けられた第１基板と前記各グループに対応するコモン電極が設けられた第２基板とによって前記液晶を挟持し、前記コモン電極には、前記画素電極の間隙に対向する部分において開口するスリット部が、グループに属する走査線の１または２本毎に設けられた構成としても良い。このようなスリット部によって、コモン電極をグループ毎に分割したことによって生じる電界分布の不均一性を解消することができる。
さらに、一のグループに対応するコモン電極は、前記スリット部が設けられる領域の外側において囲う部分を有する構成としても良い。

また、電気光学装置の基板製造方法として概念する場合、画素電極が行方向および列方向にわたってマトリクス状に配列した第１基板と、前記画素電極が複数の行毎にまとめられた２以上のグループ毎に対応するように分割されたコモン電極が設けられた第２基板と、によって液晶を挟持する電気光学装置の基板製造方法であって、前記第２基板の基板本体のうち、前記第１基板と対向させる対向面であって、前記画素電極の間隙と対向させる部分に、前記マトリクス配列の１または２行毎のパターンにて遮光膜を形成する第１工程と、前記遮光膜を覆うように絶縁膜を形成する第２工程と、前記絶縁膜を平坦化する第３工程と、該平坦化された絶縁膜の表面に透明導電膜を形成する第４工程と、前記透明導電膜のうち、前記遮光膜のパターンに重なる部分を除去して、スリット部を有する前記コモン電極を形成する第５工程と、を有することを特徴とする。この製造方法によれば、コモン電極をグループ毎に分割したことによって生じる電界分布の不均一性をスリット部によって解消した基板を簡易に形成することが可能となる。
このとき、前記第４工程の後に、前記透明導電膜を覆うようにネガ型のフォトレジストを形成し、前記基板本体に、前記対向面とは反対側から光を照射し、前記フォトレジストを現像して、前記透明導電膜のうち、前記遮光膜のパターンに重なる部分を露出させて、前記第５工程において当該部分をエッチングしても良い。

本発明の実施形態について図面を参照して説明する。
なお以下においては、第１に、電気的な構成および駆動方法に特徴のある電気光学装置の一例としての液晶装置、第２に、当該液晶装置における機械的な構成、特に対向基板の構成、第３に、当該対向基板の製造方法、第４に、当該液晶装置を用いた電子機器の例としてのプロジェクタ、という順番で説明する。

＜１：液晶装置＞
まず、実施形態に係る液晶装置の電気的な構成および駆動方法について説明する。

＜１−１：液晶装置の回路構成＞
図１は、液晶装置全体の電気的な構成的な構成を示すブロック図である。
この図に示されるように、液晶装置１は、表示パネル１０、映像処理回路２０、タイミング制御回路３０、データ変換回路４０およびコモン信号供給回路５０を備える。

これらのうち、まず表示パネル１０について説明する。図２は、表示パネル１０の回路構成を示す図であり、図３は、表示パネル１０における画素１１０の電気的な構成を示す回路図である。
図２に示されるように、表示パネル１０における表示領域１０ａでは、１０８０行の走査線１１２が図において横方向に延在するように配設され、また、１９２０列のデータ線１１４が図において縦方向に延在するように、かつ、各走査線１１２と互いに電気的に絶縁を保つように配設されている。
さらに、１０８０行の走査線１１２と１９２０列のデータ線１１４との交差に対応して、画素１１０がそれぞれ配列している。したがって、本実施形態では、表示領域１０ａにおいて画素１１０が縦１０８０行×横１９２０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
なお、ここでいう横および縦は、２次元的な配列方向を規定するために用いているが、例えば９０度回転させたときに横および縦の概念が反転するので、以降においては、走査線１１２の配設方向をＹ（行）方向とし、データ線１１４の配設方向を（列）方向として説明する。

表示領域１０ａの周辺には、各走査線１１２にそれぞれ走査信号を供給するＹドライバ（走査線駆動回路）１３０、および、各データ線１１４にそれぞれデータ信号を供給する（データ線駆動回路）Ｘドライバ１４０が配設される。説明の便宜上、１、２、３、…、１０８０行目の走査線１１２に供給される走査信号を、それぞれＧ1、Ｇ2、Ｇ3、…、Ｇ1080と表記する。同様に、１、２、３、…、１９２０列目のデータ線１１４に供給されるデータ信号を、それぞれｄ1、ｄ2、ｄ3、…、ｄ1920と表記する。
なお、Ｙドライバ１３０は、電気的な構成を示す図２においては、走査線１１２に対して一方の側に１個のみ示されているが、後述するように両側に２個設けられる場合がある。

図３は、ｉ行およびこれと１行下で隣接する（ｉ＋１）行と、ｊ列およびこれと１列右で隣接する（ｊ＋１）列との交差に対応する２×２の計４画素の構成が示されている。
なお、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、この説明では、１以上１０８０以下の整数である。また、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上１９２０以下の整数である。

図３に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャネル型のトランジスタ１１６と液晶容量１２０とを含む。ここで、各画素１１０については互いに同一構成なので、その構成についてｉ行ｊ列に位置する画素で代表させると、当該ｉ行ｊ列の画素１１０において、トランジスタ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は画素電極１１８に接続されている。

表示パネル１０は、詳細については後述するように、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合わせられるとともに、この間隙に、電気光学物質の一例である液晶が封止された構成となっている。ここで、素子基板には、走査線１１２や、データ線１１４、トランジスタ１１６、画素電極１１８などが形成される一方、対向基板にコモン電極５２１が形成されて、これらの電極形成面が互いに対向するように一定の間隙を保って貼り合わせられている。このため、本実施形態において液晶容量１２０は、画素電極１１８とコモン電極５２１とが液晶１０５を挟持することによって構成されることになる。

本実施形態において、コモン電極は、図１または図２に示されるように走査線１１２の配設方向であるＸ方向に沿って延在する分割ライン（後述する分割溝部）によって４つに分割されている。
詳細には、図２に示されるように、１〜２７０行目の画素に対応した第１グループのコモン電極５２１ａと、２７１〜５４０行目の画素に対応した第２グループのコモン電極５２１ｂと、５４１〜８１０行目の画素に対応した第３グループのコモン電極５２１ｃと、８１１〜１０８０行目の画素に対応した第４グループのコモン電極５２１ｄとに分割される。
そして、第１グループのコモン電極５２１ａにはコモン信号Ｖcom1が、第２グループのコモン電極５２１ｂにはコモン信号Ｖcom2が、第３グループのコモン電極５２１ｃにはコモン信号Ｖcom3が、第４グループのコモン電極５２１ｄはコモン信号Ｖcom4が、後述するコモン信号供給回路５０からそれぞれ供給される。
なお、コモン電極については、特にグループを限定しない場合には、添え字を省略して、その符号を５２１として説明する。

また、本実施形態では、液晶容量１２０において保持される電圧実効値がゼロに近ければ、液晶容量を通過する光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードに設定されている。ただし、本実施形態では後述するように、液晶容量１２０は、オン状態またはオフ状態のいずれかしか取り得ない。

また、画素１１０には、蓄積容量１０９が画素毎に設けられている。この蓄積容量１０９の一端は、画素電極１１８（トランジスタ１１６のドレイン）に接続される一方、その他端は、容量線を介して、さらには、対向基板と素子基板との間の導通を図る銀ペーストなどの上下導通材銀ペーストを介して、対応するグループのコモン電極５２１に電気的に接続されている。したがって、画素１１０における液晶容量１２０と蓄積容量１０９とは、図３に示されるように、トランジスタ１１６のドレイン電極とコモン電極５２１との間で並列接続された状態と等価である。

この構成において、Ｙドライバ１３０が、ある１行の走査線１１２に対し走査信号としてＨレベルに相当する選択電圧を印加すると、当該行に位置する画素１１０のトランジスタ１１６がオン（導通）状態となる。
このとき、Ｘドライバ１４０が、Ｈレベルの走査信号が印加された走査線に位置する画素に対して、データ線にデータ信号を供給すると、当該データ信号は、データ線１１４およびオン状態のトランジスタ１１６を介して画素電極１１８に印加される。このため、液晶容量１２０には、当該データ信号の電圧とコモン電極５２１に供給されたコモン信号の電圧との差電圧が書き込まれる。
この後に走査線１１２がＬレベルに相当する非選択電圧になると、トランジスタ１１６がオフ（非導通）状態となるが、液晶容量１２０では、トランジスタ１１６が導通状態となったときに書き込まれた電圧が、その容量性および蓄積容量１０９により保持される。

ここで、通常のアナログ方式で階調を表示する場合には、データ信号を階調に応じた電圧として液晶容量１２０に書き込む構成となるが、このアナログ方式では、配線抵抗などに起因する表示ムラが発生したり、別途Ｄ／Ａ変換回路等が必要となったりする。このため、本実施形態では、データ信号の電圧については、液晶容量１２０をオン状態とさせるオン電圧またはオフ状態とさせるオフ電圧の２値のいずれかとする構成を採用する。
なお、ここでいうオン電圧およびオフ電圧とは、それぞれ画素電極１１８に印加されたときに、その液晶容量１２０をノーマリーホワイトモードにおいてそれぞれ暗状態、明状態とさせる電圧であり、詳細については後述する。

このように２値の電圧を用いて階調表示を行うためには、基本周期である１フィールドのうち、オン状態（またはオフ状態）となる期間の割合を階調に応じて変化させれば良いはずである。なお、ここでいう１フィールドとは、ノンインターレース方式におけるフレームと同義であって、１６．７ミリ秒（６０Ｈｚの１周期分）で一定である。
本実施形態において、オン状態またはオフ状態とする期間の単位は、１フィールドを分割したサブフィールドである。

そこで次に、本実施形態におけるサブフィールドについて説明する。図４は、液晶装置１において適用するサブフィールドの構成を概念的に示した図である。なお、液晶装置１においては、４ビットのデータで画素に対して階調レベル「０」〜「１５」の１６階調を指定する場合を想定する。
この場合、図に示されるように、１フィールドがサブフィールドｓｆ０〜ｓｆ４から構成される。ここで、サブフィールドｓｆ０〜ｓｆ４は、１フィールドの長さを、例えば１：１：２：４：８の期間比に分割するように設定されている。

次に、４ビットのデータで指定される階調レベルのそれぞれに対して、サブフィールドｓｆ０〜ｓｆ４の各々について、オンまたはオフ状態をどのように割り当てるかについて説明する。図５は、この割り当てを示すテーブルであり、オン状態の割り当てられるサブフィールドについては「on」とし、オフ状態の割り当てられるサブフィールドについては「off」として表記している。
この図に示されるように、最低の階調レベル「０」が最も暗い状態の黒色を指定し、階調レベルが上昇するにつれて明るい状態を指定して、最高の階調レベル「１５」が最も明るい状態の白色を指定するものとしたとき、サブフィールドｓｆ１〜ｓｆ４では、それぞれ階調レベルを指定する４ビットの重みに対応してオンまたはオフ状態が指定される。
なお、１フィールドの先頭に位置するサブフィールドｓｆ０では、階調レベルにかかわらず、常にオフ状態が指定される。

再び、図１を参照しながら、液晶装置１を構成する回路部の動作を説明する。
図１において、映像処理回路２０は、図示しない外部上位回路から供給される映像データＤinに、各種の映像処理、例えばノイズリダクション処理、ゴースト除去処理などを施して映像データＤaとして出力する。

ここで、映像データＤinは、表示領域１０ａにおける縦１０８０行×横１９２０列の画素の階調をそれぞれ画素毎に指定するものであり、同期信号Ｓync（垂直走査および水平走査）に同期して供給される。一方、本実施形態では、上述したように表示パネル１０における各画素について、サブフィールドを単位としてそれぞれオンオフ状態を制御するとともに、後述するようにＹドライバ１３０によって走査線を飛び越し走査する。このため、本実施形態では、外部上位回路から供給される映像データＤin（処理した映像データＤa）を、表示パネル１０の駆動タイミングに合わせてリ・タイミングするとともに、画素のオンオフ状態とさせるデータ信号に変換して供給する必要がある。

タイミング制御回路３０は、１コマ分の映像データＤinが供給される期間から、表示パネル１０の駆動基準周期であるフィールドを規定するとともに、このフィールドを分割したサブフィールドｓｆ０〜ｓｆ４において各画素を駆動するように、Ｙドライバ１３０およびＸドライバ１４０を制御する。

データ変換回路４０は、概略的には、映像データＤaによって画素毎に指定される階調レベルを、サブフィールドｓｆ０〜ｓｆ４のそれぞれについてオンまたはオフ状態を指定するデータＤsfに変換するものである。このため、データ変換回路４０は、フィールドメモリ４１０およびルックアップテーブル（ＬＵＴ）４２０を有する。

フィールドメモリ４１０では、タイミング制御回路３０の制御によって、少なくとも１フィールドの分の映像データＤaが一旦格納されるとともに、格納した映像データＤaが読み出される。
ＬＵＴ４２０には、図５に示した内容のテーブルがセットされ、フィールドメモリ４１０から読み出された映像データＤaで規定される階調レベルに対し、サブフィールドｓｆ０〜ｓｆ４のそれぞれにおいてオン状態とするか、オフ状態とするかを規定するデータＤsfに変換する。ここで、データＤsfに変換するためには、映像データＤaのほかに、いずれかのサブフィールドに対応させるのかを示す情報が必要となる。このため、タイミング制御回路３０は、サブフィールド番号を示すデータＮsfをＬＵＴ４２０に供給し、ＬＵＴ４２０は、フィールドメモリ４１０から読み出された映像データＤaが指定する階調およびデータＮsfが示すサブフィールドに対応するデータＤsfを出力する。

Ｙドライバ１３０は、タイミング制御回路３０にしたがって１〜１０８０行目の走査線１１２に対して、それぞれ走査信号Ｇ1〜Ｇ1080を供給する。
なお、本実施形態では、Ｙドライバ１３０の動作速度を抑えるという観点、および、サブフィールドｓｆ０においてオフ状態となる期間の短縮化という観点から、走査線を飛び越し走査する。

次に、１〜１０８０行目の画素に対するオンまたはオフ状態とする書き込みが、１フィールドにおいてどのように進行するかについて説明する。図６および図７は、それぞれ１〜１０８０行目毎の書き込みの推移を、コモン信号Ｖcom1〜Ｖcom4の電圧波形とともに示す図であり、このうち、図６は、正極性書込を行うフィールドの書き込みの推移を示し、図７は、負極性書込を行うフィールドの書き込みの推移を示す。
なお、図６および図７において、Ｆとは、１行目の走査線に位置する画素の１フィールドの期間を示し、この期間Ｆは、サブフィールドｓｆ０〜ｓｆ４の各々に対応するように期間ａ、ｂ、ｃ、ｄ、ｅに分類することができる。

ここで、期間ａは、１行目の走査線に位置する画素に対し、サブフィールドｓｆ０の書き込みを行うために１行目の走査線に選択電圧を１回目で印加してから、サブフィールドｓｆ１の書き込みを行うために１行目の走査線に選択電圧を２回目で印加するまでの期間をいい、同様に、期間ｂ、ｃ、ｄは、それぞれ１行目の走査線に位置する画素の書き込みを行うために１行目の走査線に選択電圧を２、３、４回目で印加してから、サブフィールドｓｆ２、３、４の書き込みを行うために１行目の走査線に選択電圧を３、４、５回目で印加するまでの期間をいう。
また、期間ｅは、１行目の走査線に位置する画素に対し、サブフィールドｓｆ４の書き込みを行うために１行目の走査線に選択電圧を５回目で印加してから、次のサブフィールドｓｆ０の書き込みを行うために１行目の走査線に選択電圧を印加するまでの期間をいう。

なお、走査線に選択電圧が印加されることによってなされる書き込みは、各行に対して排他的に実行される。このため、図６または図７において、走査線に選択電圧が印加されるタイミングは、時間軸で互いに重複しない微小点で表されるべきであるが、ここでは、各行における書き込みの時間的な推移を判りやすく示すをことを優先させるために、微小点を連続させた実線として示している。
この実線が右下斜めとなっていることから判るように、各サブフィールドにおける書き込みのために選択電圧が印加される走査線は、時間経過とともに表示パネル１０の下方向（１→１０８０行）に向かう。このため、先頭１行目の走査線に位置する画素の１フィールドの期間Ｆに対し、２行目以降の画素におけるフィールドおよびサブフィールドｓｆ０〜ｓｆ４については順次シフトした関係となる。

さて、期間ａにおいてＹドライバ１３０が選択電圧を印加する走査線１１２の行番号の順序は、次に示す通りである。

［表１］
期間ａにおいて
１→
２→
３→
…→
２７０→

すなわち、期間ａにおいてＹドライバ１３０は、１〜１０８０行目の走査線を順次選択し、選択した走査線に選択電圧を印加させる。

次に期間ｂにおいてＹドライバ１３０が選択電圧を印加する走査線１１２の行番号の順序は、次の通りである。

［表２］
期間ｂにおいて
２７１→ １→
２７２→ ２→
２７３→ ３→
… → … →
５４０→ ２７０→

すなわち、期間ｂにおいてＹドライバ１３０は、２７０行だけ離間した走査線を２行選択して、選択した２行の走査線に順次選択電圧を印加した後、次の期間に選択する２本の走査線をそれぞれ１行ずつシフトさせる。

続いて、期間ｃにおいてＹドライバ１３０が選択電圧を印加する走査線１１２の行番号の順序は、次の通りである。

［表３］
期間ｃにおいて
５４１→ ２７１→ １→
５４２→ ２７２→ ２→
５４３→ ２７３→ ３→
… → … → … →
１０８０→ ８１０→ ５４０→
すなわち、期間ｃにおいてＹドライバ１３０は、２７０行だけ離間した走査線を３行選択して、選択した３行の走査線に順次選択電圧を印加した後、次の期間に選択する３本の走査線をそれぞれ１行ずつシフトさせる。

期間ｄにおいてＹドライバ１３０が選択電圧を印加する走査線１１２の行番号の順序は、次の通りである。

［表４］
期間ｄにおいて
８１１→ ５４１→ １→
８１２→ ５４２→ ２→
８１３→ ５４３→ ３→
… → … → … →
１０８０→ ８１０→ ２７０→
８１１→ ２７１→
８１２→ ２７２→
８１３→ ２７３→
８１０→ ２７０→
… → … →
１０８０→ ５４０→
５４１→
５４２→
５４３→
… →
１０８０→

すなわち、期間ｄは、さらに第１乃至第３期間に分かれる。Ｙドライバ１３０は、このうち、第１期間において、２７０行、５４０行順次離間した走査線を３行選択して、選択した３行の走査線に順次選択電圧を印加した後、次の期間に選択する３本の走査線をそれぞれ１行ずつシフトさせ、第２期間において、５４０行だけ離間した走査線を２行選択して、選択した２行の走査線に順次選択電圧を印加した後、次の期間に選択する２本の走査線をそれぞれ１行ずつシフトさせ、第３期間において、５４１〜１０８０行目の走査線を順次選択して、選択した走査線に選択電圧を印加させる。

そして、期間ｅにおいてＹドライバ１３０が選択電圧を印加する走査線１１２の行番号の順序は、次の通りである。

［表５］
期間ｅにおいて、
１→
２→
３→
… →
１０８０

すなわち、期間ｅにおいてＹドライバ１３０は、１〜１０８０行目の走査線を順次選択して、選択した走査線に選択電圧を印加させる。

一方、Ｘドライバ１４０は、ＬＵＴ４２０により変換された１〜１９２０列目の画素に対応するデータＤsfを、それが示すオン状態を示す場合にはオン電圧に、オフ状態を示す場合にはオフ電圧に、それぞれ再変換して、データ信号ｄ1〜ｄ1920として１〜１９２０列目のデータ線１１４に、タイミング制御回路３０の制御にしたがって当該行の走査信号がＨレベルとなるのに合わせて供給する。

ここで、ある画素をオフ状態とするには、トランジスタ１１６がオンしたときに画素電極１１８に印加させる電圧を、例えば相対透過率が１０％とさせる光学的しきい値電圧以下とすればよいので、本実施形態では、当該画素に対するオフ電圧として、そのときのコモン信号の電圧そのものを用いている。一方、ある画素をオン状態とするには、トランジスタ１１６がオンしたときに画素電極１１８に印加させる電圧を、例えば相対透過率が９０％とさせる光学的飽和電圧以上とすればよいので、本実施形態では、当該画素に対するオン電圧として、そのときのコモン信号の電圧を反転させた電圧を用いている。

コモン信号供給回路５０は、タイミング制御回路３０による制御にしたがい、走査線に選択電圧が印加されるタイミングの進行に合わせて、コモン信号Ｖcom1〜Ｖcom4の電圧を次のように切り替える。
すなわち、図６に示されるように、コモン信号供給回路５０は、正極性書込を行う期間Ｆにおいてサブフィールドｓｆ０のオフ電圧を書き込むために、２７０行目の走査線に対し選択電圧の印加が終了したタイミングＴ_０１においてコモン信号Ｖcom1を電圧Ｖ_ＣＨから電圧Ｖ_ＣＬに切り替える。同様に、コモン信号供給回路５０は、サブフィールドｓｆ０のオフ電圧を書き込むために、５４０行目の走査線に対し選択電圧の印加が終了したタイミングＴ_０２においてコモン信号Ｖcom2を電圧Ｖ_ＣＨから電圧Ｖ_ＣＬに切り替え、８１０行目の走査線に対し選択電圧の印加が終了したタイミングＴ_０３においてコモン信号Ｖcom3を電圧Ｖ_ＣＨから電圧Ｖ_ＣＬに切り替え、１０８０行目の走査線に対し選択電圧の印加が終了したタイミングＴ_０４においてコモン信号Ｖcom4を電圧Ｖ_ＣＨから電圧Ｖ_ＣＬに切り替える。
なお、コモン信号供給回路５０は、次の負極性書込を行う期間Ｆでは、図７に示されるように、コモン信号Ｖcom1〜Ｖcom4の電圧を、正極性書込を行う期間Ｆとは逆方向に切り替える。

＜１−２：液晶装置の動作＞
次に、このような液晶装置１の動作について説明する。
映像処理回路２０は、外部上位回路から供給された映像データＤinを映像処理して、映像データＤaとして出力する。この映像データＤaは、タイミング制御回路３０によってフィールドメモリ４１０に格納されるとともに、表示パネル１０の動作に合わせて読み出される。

まず、正極性書込を行う場合について説明する図６を参照して説明する。期間ａでは、最初に１行目の画素に対してサブフィールドｓｆ０の書き込みが行われる。１行目の走査線に供給される走査信号Ｇ1がＨレベルとなったとき、１行目の画素１１０におけるトランジスタ１１６がオンになる。一方、期間ａにおいて１行目の走査線に供給される走査信号Ｇ1がＨレベルになる前に、フィールドメモリ４１０からは、１行目であって１〜１９２０列目の画素に対応する映像データＤaが読み出されてＬＵＴ４２０に供給される。ただし、図５に示したように、サブフィールドｓｆ０では、映像データＤaが規定する階調レベルにかかわらずオフ状態とすべきことが規定されるので、１行目であって１〜１９２０列目の画素に対応する映像データＤaは、すべてオフ状態とすべきことを指定するデータＤsfに変換されてＸドライバ１４０に供給される。そして、Ｘドライバ１４０は、走査信号Ｇ1がＨレベルとなったときに、供給された１〜１９２０列目に対応するデータＤsfをすべてオフ電圧に再変換して、データ信号ｄ1〜ｄ1920として１〜１９２０列目のデータ線１１４に供給する。これにより、１行目の画素１１０における画素電極１１８には、データ線１１４およびオン状態にあるトランジスタ１１６を介して、第１グループのコモン電極５２１ａと同電圧が印加されるので、１行目の画素１１０はオフ状態となる。
なお、期間Ｆ（期間ａ）の開始タイミングＴ_００において１〜２７０行目に対応するコモン信号Ｖcom1は電圧Ｖ_ＣＨであり、これが１〜２７０行目のオフ電圧となる。

期間ａでは、次に２行目の画素に対してサブフィールドｓｆ０の書き込みが行われる。２行目の走査線に供給される走査信号Ｇ2がＨレベルになると、走査信号Ｇ1は、Ｌレベルとなるので、１行目の画素１１０におけるトランジスタ１１６がオフとなって、オフ状態が維持される一方、２行目の画素１１０におけるトランジスタ１１６がオンになって、オフ電圧が書き込まれる。これにより、２行目の画素１１０もオフ状態となる。
期間ａでは、以降同様な動作が２７０行目まで実行される。これにより、１〜２７０行目の画素１１０はすべてオフ状態となる。

期間ｂでは、２７１→１→２７２→２→…→…→５４０→２７０行目という順序の飛び越し走査により走査線に選択電圧が印加される。このうち、２７１〜５４０行目の走査線に対する選択電圧の印加はサブフィールドｓｆ０の書き込みのために行われる。このため、期間ｂにおいて２７１〜５４０行目の画素１１０は、期間ａにおける１〜２７０行目と同様にして、すべてオフ状態となる。

一方、期間ｂにおける１〜２７０行目の走査線に対する選択電圧の印加は、サブフィールドｓｆ１の書き込みのために行われる。期間ｂにおいて走査信号Ｇ1がＨレベルになる前に、フィールドメモリ４１０からは、１行目であって１〜１９２０列目の画素に対応する映像データＤaが読み出される。読み出された映像データＤaは、図５に示したＬＵＴ４２０の変換内容にしたがって、サブフィールドｓｆ１であって映像データＤaが規定する階調レベルに応じてオンまたはオフ状態を規定するデータＤsfにそれぞれ変換されて、Ｘドライバ１４０に供給される。Ｘドライバ１４０は、走査信号Ｇ1がＨレベルとなったときに、供給された１〜１９２０列目に対応するデータＤsfを、オンまたはオフ電圧に再変換してデータ信号ｄ1〜ｄ1920として出力する。これにより、期間ｂにおいて１行目の画素１１０は、サブフィールドｓｆ１および階調レベルに応じてオンまたはオフ状態となる。期間ｂにおいて２〜２７０行目の画素１１０についても、１行目と同様にして、サブフィールドｓｆ１および階調レベルに応じたオンまたはオフ状態となる。
なお、期間ｂの開始タイミングＴ_０１においてコモン信号Ｖcom1が電圧Ｖ_ＣＨから電圧Ｖ_ＣＬに切り替わるので、期間ｂ以降において１〜２７０行目の画素に対するオン電圧はＶ_ＣＨとなり、オフ電圧はＶ_ＣＬとなる。

期間ｃでは、５４１→２７１→１→５４２→２７２→２→５４３→２７３→３→…→…→…→１０８０→８１０→５４０行目という順序の飛び越し走査により走査線に選択電圧が印加される。
このうち、１、４、７、…、１６１８回目にかかる５４１〜１０８０行目の走査線に対する選択電圧の印加によってサブフィールドｓｆ０のためにオフ電圧が書き込まれ、これにより、該当する画素１１０がオフ状態となる。
なお、期間ｃのうち、タイミングＴ_０２からタイミングＴ_０３までの期間において、５４１〜８１０行目に対応するコモン信号Ｖcom3は電圧Ｖ_ＣＨであるので、これが当該期間において５４１〜８１０行目の画素１１０に対するオフ電圧となる。同様に、期間ｃのうち、タイミングＴ_０３からタイミングＴ_０４までの期間において、８１１〜１０８０行目に対応するコモン信号Ｖcom4は電圧Ｖ_ＣＨであるので、これが当該期間において８１１〜１０８０行目の画素１１０に対するオフ電圧となる。

期間ｃのうち、２、５、８、…、１６１９回目にかかる２７１〜８１０行目の走査線に対する選択電圧の印加によって、サブフィールドｓｆ１のための階調レベルに応じたオンまたはオフ電圧が書き込まれ、これにより、該当する画素１１０は、サブフィールドｓｆ１および階調レベルに応じてオンまたはオフ状態となる。
なお、期間ｃのタイミングＴ_０２においてコモン信号Ｖcom2が電圧Ｖ_ＣＬに切り替わるので、当該タイミングＴ_０２以降において２７１〜５４０行目の画素に対するオン電圧はＶ_ＣＨとなり、オフ電圧はＶ_ＣＬとなる。また、期間ｃのタイミングＴ_０３においてコモン信号Ｖcom3が電圧Ｖ_ＣＬに切り替わるので、当該タイミングＴ_０３以降において５４１〜８１０行目の画素に対するオン電圧はＶ_ＣＨとなり、オフ電圧はＶ_ＣＬとなる。

期間ｃのうち、３、６、９、…、１６２０回目にかかる１〜５４０行目の走査線に対する選択電圧の印加によってサブフィールドｓｆ２のための階調レベルに応じたオンまたはオフ電圧が書き込まれ、これにより、該当する画素１１０は、サブフィールドｓｆ２および階調レベルに応じてオンまたはオフ状態となる。

次に、期間ｄについては、次のような３つの期間に分けて説明する。

すなわち、８１１→５４１→１→８１２→５４２→２→８１３→５４３→３→…→…→…→１０８０→８１０→２７０行という順序の飛び越し走査により走査線に選択電圧が印加される第１期間と、８１１→２７１→８１２→２７２→…→…→１０８０→５４０という順序の飛び越し走査により走査線に選択電圧が印加される第２期間と、５４１→５４２→…１０８０という順序の飛び越し走査により走査線に選択電圧が印加される第３期間とに分けて説明する。

まず、第１期間では、８１１〜１０８０行目の走査線に対する選択電圧の印加によってサブフィールドｓｆ１および階調レベルに応じたオンまたはオフ電圧が書き込まれ、これにより、対応する画素１１０は、書き込まれた電圧に応じてオンまたはオフ状態となる。なお、期間ｄのタイミングＴ_０４においてコモン信号Ｖcom4が電圧Ｖ_ＣＬに切り替わるので、当該タイミングＴ_０４以降において８１１〜１０８０行目の画素に対するオン電圧はＶ_ＣＨとなり、オフ電圧はＶ_ＣＬとなる。
また、第１期間では、５４１〜８１０行目の走査線に対する選択電圧の印加によってサブフィールドｓｆ２および階調レベルに応じたオンまたはオフ電圧が書き込まれ、さらに、１〜２７０行目の走査線に対する選択電圧の印加によってサブフィールドｓｆ３および階調レベルに応じたオンまたはオフ電圧が書き込まれて、これにより、対応する画素１１０は、書き込まれた電圧に応じた状態となる。

次に、第２期間では、８１１〜１０８０行目の走査線に対する選択電圧の印加によってサブフィールドｓｆ２および階調レベルに応じたオンまたはオフ電圧が書き込まれ、さらに、１〜２７０行目の走査線に対する選択電圧の印加によってサブフィールドｓｆ３および階調レベルに応じたオンまたはオフ電圧が書き込まれて、これにより、対応する画素１１０は、書き込まれた電圧に応じた状態となる。

そして、第３期間では、５４０〜１０８０行目の走査線に対する選択電圧の印加によってサブフィールドｓｆ３および階調レベルに応じたオンまたはオフ電圧が書き込まれ、これにより、対応する画素１１０は、書き込まれた電圧に応じた状態となる。

期間ｅでは、１→２→３→…→１０８０行目という順序で走査線に選択電圧が印加されて、サブフィールドｓｆ４および階調レベルに応じたオンまたはオフ電圧が書き込まれ、これにより、対応する画素１１０は、書き込まれた電圧に応じた状態となる。

このように期間ａから期間ｅまでにわたり、走査線がサブフィールドｓｆ０〜ｓｆ４に応じて選択電圧が印加される。このうち、サブフィールドｓｆ１〜ｓｆ４におけるオンまたはオフ電圧の書き込みによって、１フィールドの期間を単位としてみたときに、画素は、階調レベルが暗い状態を指定するにつれてオン状態となる期間が長くなり、これによって、階調が表現されることとなる。

なお、正極性書込が実行されたフィールドの次のフィールドでは、液晶１０５に直流成分を印加するのを防止するために負極性書込が実行される。詳細には、図７に示されるように負極性書込のフィールドでは、サブフィールドｓｆ０〜ｓｆ４における選択電圧の印加タイミングが正極性書込のフィールドと同一であって、コモン信号Ｖcom1〜Ｖcom4の電圧が反転した関係となる。
ここで、負極性書込を行う場合にサブフィールドｓｆ１〜ｓｆ４のために走査線に選択電圧を印加するとき、コモン信号Ｖcom1〜Ｖcom4は電圧Ｖ_ＣＨとなっているので、オン電圧はＶ_ＣＬであり、オフ電圧はＶ_ＣＨとなる。

次に、走査信号と、データ信号と、コモン信号との電圧関係について図８を参照して説明する。図８は、ｉ行目の走査線に供給される走査信号Ｇiと、ｊ列目のデータ線に供給されるデータ信号ｄjとについて、コモン信号の電圧との関係において示す図である。
なお、図８において電圧を示す縦スケールは、便宜的に図６または図７における縦スケールよりも拡大してある。

ｉ行ｊ列の画素に対して正極性電圧を書き込む場合、コモン信号が低位側の電圧Ｖ_ＣＬとなる。この場合に、データ信号ｄjは、当該画素をオフ状態とさせるときには走査信号ＧiがＨレベルに相当する選択電圧Ｖ_ＧＨとなった際にコモン信号と同じ電圧Ｖ_ＣＬとなり、当該画素をオン状態とさせるときには走査信号ＧiがＨレベルとなった際にコモン信号を反転させた電圧Ｖ_ＣＨとなる。
一方、ｉ行ｊ列の画素に対して負極性電圧を書き込む場合、コモン信号が高位側の電圧Ｖ_ＣＨとなる。この場合に、データ信号ｄjは、当該画素をオフ状態とさせるときには走査信号ＧiがＨレベルとなった際にコモン信号と同じ電圧Ｖ_ＣＨとなり、当該画素をオン状態とさせるときには走査信号ＧiがＨレベルとなった際にコモン信号を反転させた電圧Ｖ_ＣＬとなる。

本実施形態において、コモン電極を、１〜２７０行目、２７１〜５４０行目、５４１〜８１０行目および８１１〜１０８０行目に対応して４つのグループに分割するとともに、サブフィールドｓｆ０において、対応するグループの走査線のすべてに選択電圧が印加されて、オフ電圧が書き込まれたときに、当該グループのコモン電極の電圧を反転させた構成となっている。
本実施形態において、コモン電極を低位側の電圧Ｖ_ＣＬと低位側の電圧Ｖ_ＣＨとの２値として交互に切り替えている理由は、Ｘドライバ１４０の耐圧を緩和するためである。
すなわち、仮にコモン電極の電圧を一定とした構成とした場合に、オン電圧とコモン電極の電圧との差電圧をΔＶonとしたとき、低位側のオン電圧から高位側のオン電圧までの範囲は２ΔＶonとなるので、Ｘドライバ１４０には、この電圧範囲の２ΔＶonに耐えられるように設計する必要が生じてしまう。そこで、本実施形態のように、画素電極１１８に正極性のオン電圧を印加する場合には、コモン電極を低位側の電圧Ｖ_ＣＬとする一方、画素電極１１８に負極性のオン電圧を印加する場合には、コモン電極を低位側の電圧Ｖ_ＣＨとして、これにより、正極性のオン電圧から負極性のオン電圧までの範囲がΔＶonに抑えられるので、Ｘドライバ１４０の対圧が半分に緩和される。

次に、オン電圧とオフ電圧との２値のみを用いて階調表示を行うために、基本周期である１フィールドをサブフィールドに分割するとともに、オン電圧（またはオフ電圧）を印加する期間の割合を、階調に応じてサブフィールドを単位として変化させる必要がある。ここで、各サブフィールドを単位として液晶容量１２０（画素電極１１８）にオン電圧またはオフ電圧を印加することにより階調表現する場合に、コモン電極をグループに対応して分割しないで、全画素１１０にわたって共通とした構成を想定したとき、次のような不都合がある。
すなわち、あるフィールドにおいてコモン電極の電圧を低位側とした場合に、１フィールドの最終サブフィールドにおいて液晶容量をオン状態とさせたとき、当該コモン電極の電圧よりも高位側である正極性のオン電圧が画素電極に印加される。
コモン電極の電圧が低位側から高位側に切り替わると、ハイ・インピーダンス状態にある画素電極は、高位側の電圧にあるコモン電極に対して、さらにオン電圧に相当する分だけ高位側に持ち上がる。この状態において、低位側のオン電圧を印加する必要が生じたとき、当該画素電極に対して、持ち上がった電圧から２ΔＶonに相当する電圧差だけ低位の電圧を印加する必要があり、Ｘドライバに負担がかかってしまい、コモン電極の電圧を切り替えることの目的に反してしまうことになる。
なお、この説明では、あるフィールドにおいてコモン電極の電圧を低位側とし、次フィールドにおいて、コモン電極の電圧を高位側に切り替えた場合を例にとったが、あるフィールドにおいてコモン電極の電圧を高位側とし、次フィールドにおいて、コモン電極の電圧を低位側に切り替えた場合も同様である。

そこで、このような負担を軽減するためには、コモン電極の電圧を切り替える前に、一旦オフ電圧を画素電極に印加して画素をオフ状態とした上で、コモン信号の電圧を切り替える必要がある。ここで、コモン電極が全画素にわたって共通であると、図９に示されるように、タイミングＴ_００からＴ_０４までの期間にわたって１〜１０８０行目の走査線を順番に選択して画素電極にオフ電圧を印加するとともに、タイミングＴ_０４においてすべての画素がオフ状態となったときに、コモン電極の電圧を切り替える構成となる。
しかしながら、この構成では、階調レベルと無関係にオフ状態とするサブフィールドｓｆ０の期間（図においてハッチングが付されている期間）が１フィールドに占める比率は高くなる。オフ状態は、ノーマリーホワイトモードであれば白色の明状態であるから、オフ状態となる期間の比率が高くなると、最低階調の黒の締まりが悪くなってコントラスト比が悪化するだけでなく、階調に応じたオンまたはオフ電圧を印加することができる期間が短くなるので、表現可能な階調数も低下する、といった問題が生じてしまう。

これに対して、本実施形態では、コモン電極を４つのグループに分割するとともに、各グループのコモン電極の電圧については、対応するグループの走査線のすべてに選択電圧が印加されて、オフ電圧が書き込まれた直後に反転させている。このため、本実施形態によれば、コモン電極に印加する電圧を、Ｖ_ＣＬとＶ_ＣＨとを交互に切り替えることによってＸドライバ１４０の耐圧を緩和した上で、階調レベルと無関係にオフ状態とするサブフィールドｓｆ０の期間が１フィールドに占める比率を小さくさせることができるので、コントラスト比の悪化や表現可能な階調数の低下、といった点を防ぐことが可能となる。

また、本実施形態では、コモン電極を４つのグループに対応して分割するとともに、各グループのコモン電極の電圧切り替えるタイミングを順次シフトさせているので、コモン電極を分割しない構成と比較すると、電圧切替に要する充放電量が低減されて、電圧切替をより短時間で切り替えることが可能となる。

本実施形態において、コモン電極を分割するグループ数を「４」としたが、「２」以上であれば良い。ただし、ある１つのグループでは、サブフィールドｓｆ０におけるオフ電圧の書き込みのためにグループに属する走査線のすべてに選択電圧が印加されたタイミングで電圧を切り替えて、サブフィールドｓｆ１以降の書き込みを進行させるとともに、残りのグループでは、サブフィールドｓｆ０におけるオフ電圧の書き込みを進行させる観点から、走査線の飛び越し走査が必要となる。

ここで、分割数であるグループ数が少ないと、特定サブフィールドの期間を短くすることの効果が薄くなる一方、グループ数が多いと、特定サブフィールドの期間を短くすることの効果が高まるが、コモン信号供給回路５０の構成だけでなく、分割したコモン電極と容量線とを接続する上下導通材の点数（詳細については後述する））が多くなって、表示パネル１０自体の構成も複雑化する。このため、分割するグループ数については、双方の観点を比較考量して決定すべき性格を有する。

なお、実施形態では、液晶容量１２０における透過率特性をノーマリーホワイトモードとして説明したが、液晶容量１２０において保持される電圧実効値がゼロに近ければ、透過率が最小となって黒色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が増加して、ついには透過率が最大の白色表示になるノーマリーブラックモードに設定しても良い。

また、実施形態において図４に示した各サブフィールドの期間の比や、順番、数などは、あくまでも一例である。例えば、階調レベルにかかわりなく画素をオフ状態とさせる特定サブフィールドとしてのｓｆ０は、サブフィールドｓｆ１〜ｓｆ４の間に位置させても良い。また、図６（図７）に示した飛び越し走査の態様についても、一例に過ぎない。

さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良い。また、透過型に限られず、反射型や、両者の中間的な半透過半反射型であってもよい。

＜２：液晶装置の機械的な構成＞
次に、液晶装置１のうち、特に表示パネル１０の機械的な構成を説明する。
なお、上述したように、コモン電極の分割数については「２」以上であれば良いが、以下における対向基板や製造工程については、グループ数を「４」として説明している。

図１０は、表示パネル１０の機械的な全体構成を示す平面図であり、図１１は、図１０のＸＩ−ＸＩ´線断面図である。図１２は、本実施形態に係る液晶装置のうち、表示パネル１０のコモン電極の全体構成を示した平面図であり、図１３は、同表示パネル１０の部分平面図である。図１４は、図１３のＸＩＶ−ＸＩＶ´線断面図であり、図１５は、図１３のＸＶ−ＸＶ´線断面図である。図１６は、比較例に係る表示パネルのコモン電極の全体構成を示した平面図である。図１７は、比較例に係る表示パネルの部分平面図である。図１８は、図１７のＸＶＩＩＩ−ＸＶＩＩＩ´線断面図であり、図１９は、図１７のＸＩＸ−ＸＩＸ´線断面図である。

図１０および図１１に示されるように、表示パネル１０は、素子基板５１０と、この素子基板５１０に対向配置された対向基板５２０とを備える。素子基板５１０および対向基板５２０は、一定の間隙を保つように表示領域１０ａを囲う位置のシール材５２を介して相互に接着されるとともに、当該間隙に液晶１０５が封入された構成となっている。

シール材５２は、例えば紫外線硬化樹脂や、熱硬化樹脂等からなり、製造プロセスにおいて素子基板５１０または対向基板５２０のいずれかに塗布された後、紫外線照射や、加熱等により硬化させられたものである。シール材５２中には、素子基板５１０と対向基板５２０との間隔（基板間ギャップ）を一定値とするためのグラスファイバや、ガラスビーズ等のギャップ材が混入されている。

シール材５２が塗布された領域の内側には、表示領域１０ａの額縁領域を規定するように遮光性の額縁遮光膜５３が対向基板５２０側に設けられている。なお、この額縁遮光膜５３の一部または全部は、素子基板５１０側に設けられても良い。

表示領域１０ａの周辺領域のうち、シール材５２の外側領域には、Ｘドライバ１４０および複数の外部回路接続端子１０２が素子基板５１０の一辺に沿って形成されている。なお、この複数の外部回路接続端子１０２は、ＦＰＣ基板等を介してタイミング制御回路３０やコモン信号供給回路６０に接続されて、上述したデータＤsfや、コモン信号Ｖcom1〜Ｖcom4、Ｙドライバ１３０およびＸドライバ１４０の制御信号などが供給される。
また、この一辺に隣接する２辺には、それぞれＹドライバ１３０が設けられて、走査線を両側から駆動する構成となっている。さらに、残りの一辺の領域には、２つのＹドライバ１３０において共用される配線（図示省略）などが設けられる。
なお、２辺にＹドライバ１３０を設けて、走査線を両側から駆動する理由は、一辺のみに設けて走査線を片側から駆動する構成において走査信号の遅延が問題となり得るからである。したがって、このような走査信号の遅延が問題とならないのであれば、Ｙドライバ１３０を２辺のうち、一辺だけに設ける構成としても良い。

対向基板５２０の４つのコーナー部には、４つのコモン電極５２１ａ〜５２１ｄの各々に対応して、両基板間の上下導通を図るために上下導通材１０６が設けられる。なお、特に図示しないが、素子基板５１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられて、それぞれ上記外部回路接続端子１０２のいずれかに導かれる。
これにより、対向基板５２０のコモン電極５２１ａ〜５２１ｄには、それぞれ素子基板５１０における外部回路接続端子１０２および上下導通材１０６を介して、コモン信号Ｖcom1〜Ｖcom4が供給される構成となる。

なお、素子基板５１０には、画素スイッチング用のトランジスタや走査線、データ線等の配線が形成された後の画素電極１１８上に、配向膜が形成されている。他方、対向基板５２０上には、コモン電極の他、遮光膜２３、さらには最上層部分に配向膜が形成されている。液晶１０５は、例えば一または数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

ここで、説明の便宜上、液晶装置１の対向基板５２０について説明する前に、比較例に係る構成について説明する。
図１６は、この比較例に係る液晶装置の対向基板を示す平面図であり、コモン電極が設けられ側を、紙面において手前側として示している。

この図に示されるように、比較例に係る対向基板５２０は、電気的に４つに分割されたコモン電極５２１ａ、５２１ｂ、５２１ｃおよび５２１ｄを有している。
このうち、第１グループに対応するコモン電極５２１ａは、対向基板５２０の対向面において、素子基板５１０に設けられる１〜２７０行目の画素電極と対向する領域６１０ａに形成されている。
同様に、第２グループに対応するコモン電極５２１ｂ、第３グループに対応するコモン電極５２１ｃおよび第４グループに対応するコモン電極５２１ｄは、対向基板５２０の対向面において、素子基板５１０に設けられる２７１〜５４０行目、５４１〜８１０行目および８１１〜１０８０行目の画素電極と対向する領域６１０ｂ、６１０ｃおよび６１０ｄにそれぞれ形成されている。
なお、領域６１０ａ（コモン電極５２１ａ）、６１０ｂ（コモン電極５２１ｂ）は、図においてＹ方向に沿った分離溝部５３１によって互いに隔てられている。同様に、領域６１０ｂ（５２１ｂ）、６１０ｃ（５２１ｃ）は分離溝部５３２によって、領域６１０ｃ（５２１ｃ）、６１０ｄ（５２１ｄ）は分離溝部５３３によって、それぞれ互いに隔てられている。分離溝部５３１〜５３３の各々は、対向基板５２０の対向面において表示領域１０ａに重なる範囲でＸ方向に沿って延在している。

図１７は、比較例に係る液晶装置における画素の配列と、分離溝部５３１との位置関係を示す平面図である。
この図に示されるように、分離溝部５３１は、ＸおよびＹ方向に沿ってマトリクス状に配列する画素電極１１８のうち、領域６１０ａに属する画素電極１１８ａと、領域６１０ｂに属する画素電極１１８ｂとの間に位置する。換言すれば、第１グループにおける１〜２７０行目の画素電極１１８ａのうち、領域６１０ａにおいてＹ方向の端部で配列する２７０行目の画素電極１１８ａは、第２グループにおける２７１行目の画素電極１１８ｂとは、分離溝部５３１を介して隔てられている。

次に、このような構成の比較例における電界の分布について説明する。
図１８および図１９は、それぞれコモン電極と画素電極とで生じる電界の分布を説明するための要部端面図であり、このうち、図１８は、領域６１０ａにおいて、Ｙ方向において領域６１０ｂと隣接する端部を示し、図１９は、隣接しない部分を示している。

領域６１０ａのうち、Ｙ方向でみて端部に位置するコモン電極５２１ａは、図１８に示されるように、Ｙ方向の正方向（矢印方向）に連続するのに対し、Ｙ方向の負方向（矢印の反対方向）では、分離溝部５３１によって分断された形となる。これにより、領域６１０ａのうち、Ｙ方向端部に位置する２７０行目の画素において、画素電極１１８ａおよびコモン電極５２１ａの間で電界が生じる場合に、当該電界Ｅ１は、同図に示されるように、Ｙ方向の正方向側に漏れるが、Ｙ方向の負方向では、分離溝部５３１によって漏れないので、当該画素電極１１８ａの中心軸を基準にみたときにＹ方向で非対称になる。

一方、領域６１０ａのうち、Ｙ方向の端部以外において、コモン電極５２１ａは、図１９に示されるように、Ｙ方向の正負方向に連続する。これにより、領域６１０ａのうち、Ｙ方向の端部以外において、画素電極１１８ａおよびコモン電極５２１ａの間で生じる電界Ｅ２は、同図に示されるように、画素電極１１８ａから、コモン電極５２１ａに向かってＹ方向の正負方向でそれぞれ外側に漏れる部分が発生するものの、画素電極の中心軸を基準にみたときに対称になる。

このため、領域６１０ａにおいて発生する電界の分布は、Ｙ方向の端部と、端部以外とを比較したとき、異なってしまうことになる。なお、ここでは、領域６１０ａについて説明したが、領域６１０ｂ、６１０ｃ、６１０ｄについても同様に、端部と端部以外とで異なってしまうことになる。
したがって、比較例に係る液晶装置では、コモン電極を分断する境界における電界分布が、それ以外の領域における電界分布とは異なるので、この相違が表示の差として視認されやすくなる。

このような表示の差を抑えるために、本実施形態に係る表示パネル１０では、対向基板５２０のコモン電極を図１２に示されるように、そして、画素電極１１８との位置関係を図１３に示されるようなものとしている。

詳細には、実施形態に係る対向基板５２０と比較例に係る対向基板とは、４つに分割されたコモン電極５２１ａ〜５２１ｄを有し、これらが互いにＸ方向に沿って延在する分離溝部５３１、５３２および５３３によって互いに電気的に分離している点において共通するが、実施形態に係る対向基板５２０では、さらに、コモン電極５２１ａ〜５２１ｄの各々において、複数のスリット部５２３が、Ｘ方向に延在し、かつ、Ｙ方向で等間隔に設けられている。
なお、図１２においては、スリット部５２３の個数は、１つのグループのコモン電極当たり、「４」になっているが、これは説明の簡略化のためである。実際には、図１３にされるように、画素のマトリクス配列において、画素電極の１行を単位とした間隙のうち、分離溝部を除いた間隙にそれぞれ設けられる。

次に、このような実施形態に係る電界の分布について説明する。
図１４および図１５は、それぞれ図１８および図１９に対応させた図であって、画素電極とコモン電極との間で生じる電界の分布を説明するための要部端面図である。

図１４に示されるように、領域６１０ａのうち、Ｙ方向でみて端部に位置する画素電極１１８ａに対向するコモン電極５２１ａは、Ｙ方向の正方向（矢印方向）でみたときに、スリット部５２３によって分断され、Ｙ方向の負方向（矢印の反対方向）でみたときにも、分離溝部５３１によって分断される。これにより、領域６１０ａのうち、Ｙ方向端部に位置する２７０行目の画素において、画素電極１１８ａおよびコモン電極５２１ａの間で電界が生じても、当該電界Ｅ３は、同図に示されるように、Ｙ方向の正負の双方方向に漏れることはなく、当該画素電極１１８ａの中心軸を基準にみたときにＹ方向で対称になる。

一方、図１５に示されるように、領域６１０ａのうち、Ｙ方向でみて端部以外に位置する画素電極１１８ａに対向するコモン電極５２１ａ−１は、Ｙ方向の正方向でみても、負方向でみても、いずれもスリット部５２３によって隣接するコモン電極５２１ａ−１とは分断される形となる。これにより、領域６１０ａのうち、Ｙ方向端部に位置する画素において、画素電極１１８ａおよびコモン電極５２１ａの間で電界が生じる場合、当該電界Ｅ４は、同図に示されるように、当該画素電極１１８ａの中心軸を基準にみたときにＹ方向で対称になる。

このため、本実施形態では、領域６１０ａにおいて発生する電界の分布は、Ｙ方向の端部と、端部以外とを比較したとき、ほぼ同様になり均一化される。なお、ここでは、領域６１０ａについて説明したが、領域６１０ｂ、６１０ｃ、６１０ｄについても同様に、端部と端部以外とで均一化される。
したがって、実施形態に係る液晶装置では、コモン電極を分断する境界の電界分布が、それ以外の領域における電界分布とで均一化されるので、表示の差として視認されにくくなるのである。

なお、スリット部５２３は、Ｘ方向に沿って表示領域１０ａの外側の領域まで延びているほうが、Ｙ方向に沿って非対称な電界が発生することを低減する観点からみればより好ましい。

また、本実施形態では、第１〜第４グループのいずれのコモン電極５２１ａ〜５２１ｄについても、図１２に示されるように、スリット部５２３が設けられる領域の外側で各行を繋げるような囲う部分を有するので、各行に対して均等にコモン信号を供給することができる。
なお、スリット部５２３においてＸ方向に沿った終端部の位置および長さは、電界の乱れの低減と、スリット部５２３によって狭められることによる電気抵抗の増大とのバランスに基づいて、最適化すれば良い。

くわえて、本実施形態では、分離溝部５３１〜５３３を除き、画素電極の１行を単位とした間隙のそれぞれにスリット部５２３を設けたが、画素電極の２行を単位として設けても良い。このように２行を単位としてスリット部５２３を設けた構成において、任意の１行について着目したときに、Ｙ方向の正負いずれか一方側でコモン電極が連続し、Ｙ方向の正負いずれか他方側でスリット部５２３が位置するので、電界の分布が均一化されるからである。

このように、本実施形態によれば、例えば、１フィールドを複数のサブフィールドに分割して駆動するとともにに、複数のコモン電極にそれぞれ印加する電圧を交互に切り替える場合に、コントラスト比の悪化や階調可能表現数の低下を改善しつつ、複数のコモン電極に分割することによる電界の乱れを低減して、表示される画像の画質の低下を防止することが可能である。

＜３：対向基板の製造方法＞
次に、対向基板５２０の製造方法について図２０および図２１を参照して説明する。なお、図２０および図２１は、「電気光学装置用基板」のうち、対向基板５２０の主要工程を順に示した工程断面図である。

図２０（ａ）に示すように、石英基板等から構成された基板本体５２０ａの表面、換言すれば、表示パネル１０を組み上げた際に基板本体５２０ａの両面のうち素子基板５１０に臨む側の面である対向面上に、アルミニウム（Ａｌ）やクロム（Ｃｒ）等の遮光性を有する金属膜７００ａをスパッタリング法等によって成膜する。

次に、図２０（ｂ）に示すように、金属膜７００ａを汎用のエッチング法によってパターニングすることによって、スリット部５２３を設けるべき位置に当該スリット部５２３の幅を有する遮光膜７０１を形成する。ここで、スリット部５２３の幅とは、スリット部５２３におけるＹ方向（図１２または図１３参照）に沿ったサイズである。
なお、ここまでの図２０（ａ）および（ｂ）に示した工程が、本発明の「第１工程」の一例である。

次に、図２０（ｃ）に示すように、基板本体５２０ａの表面および遮光膜７０１を覆うようにボロンリンガラス（Boro-phospho silicate glass、以下適宜「ＢＰＳＧ」と略称する）膜を、層間絶縁膜として形成する（第２工程）。

続いて、図２１（ｄ）に示すように、ＢＰＳＧ膜７０２を、ＣＭＰ等の平坦化方法を用いて平坦化する（第３工程）。

さらに、図２１（ｅ）に示すように、平坦化されたＢＰＳＧ膜７０２の表面にＩＴＯ（Ind ium Tin Oxide）等の透明導電膜６２１を、スパッタリング法等の成膜法を用いて形成する（第４工程）。

そして、透明導電膜６２１のうち、例えばエッチング法によってスリット部５２３および分離溝部５３１〜５３３に相当する部分を除去するようにパターニングして、図１２の平面図で示したように、コモン電極５２１ａ〜５２１ｄを形成する（第５工程）。
このうち、領域６１０ａでは、図２１（ｆ）に示されるように、遮光膜７０１に重なる部分を除去することによって、スリット部５２３を有するコモン電極５２１ａが形成される。

なお、透明導電膜６２１のエッチングについては、第１に、透明導電膜６２１の表面を覆うようにネガ型のフォトレジスト膜を形成し、第２に、フォトレジスト膜を形成した状態の基板本体５２０ａの裏面側から光を照射し、第３に、フォトレジスト膜を現像し、この後にエッチングすれば良い。これにより、フォトレジスト膜のうち、遮光膜７０１によって光の当たらなかった部分が現像により除去されて、透明導電膜６２１のうち、スリット部５２３および分離溝部５３１〜５３３として除去すべき部分が露出して、エッチングすることができる。このように遮光膜７０１それ自体をフォトマスクとして用いるので、別途のフォトマスクが不要となる。

そして、コモン電極５２１ａ〜５２１ｄをパターニングした後、これらコモン電極を覆うように、表示領域の全面にわたって配向膜を設けることによって対向基板５２０が形成される。
なお、コモン電極をパターニングした直後では、スリット部５２３および分離溝部５３１〜５３３による段差を伴うので、これらの段差にそれぞれ絶縁材料を充填し、平坦化処理を施した上で配向膜を設けて良い。このようにスリット部５２３および分離溝部５３１〜５３３による段差を平坦化した後に配向膜を設けると、液晶の配向性をより高めることが可能である。

このように、本実施形態に係る製造方法によれば、それぞれがスリット部を有するとともに、分離溝部によって複数のグループに分割されたコモン電極を、簡便、かつ、精度良く形成した対向基板を製造することが可能となる。

＜４：電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した表示パネル１００をライトバルブとして用いたプロジェクタについて説明する。図２２は、このプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１０Ｒ、１０Ｇおよび１０Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

このプロジェクタ２１００では、表示パネル１０を含む液晶装置が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられて、Ｒ、Ｇ、Ｂの各色に対応する映像データがそれぞれ外部上位回路から供給される構成となっている。ライトバルブ１０Ｒ、１０Ｇおよび１０Ｂの構成は、上述した実施形態における表示パネル１０と同様であり、各色に対応して設けられるタイミング制御回路（図２２では省略）から供給されるＲ、Ｇ、Ｂのデータで、サブフィールド毎にそれぞれ駆動されるものである。
ライトバルブ１０Ｒ、１０Ｇ、１０Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。

なお、ライトバルブ１０Ｒ、１０Ｇおよび１０Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１０Ｒ、１０Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１０Ｇの透過像はそのまま投射されるので、ライトバルブ１０Ｒ、１０Ｂによる水平走査方向は、ライトバルブ１０Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。

電子機器としては、図２２を参照して説明したプロジェクタの他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る液晶装置が適用可能なのは言うまでもない。

本実施形態に係る液晶装置の電気的な構成を示すブロック図である。 同液晶装置における表示パネルの電気的な構成を示す回路図である。 同表示パネルにおける画素の電気的な構成を示す回路図である。 同液晶装置のフィールド構成を示す図である。 階調レベルおよびサブフィールドに対するオンオフの割り当てを示す図である。 同液晶装置の表示パネルの動作を説明するための図である。 同液晶装置の表示パネルの動作を説明するための図である。 同液晶装置における表示パネルに対する書き込みの推移を示す図である。 コモン電極を全画素に対して共通とした場合の問題点を示す図である。 同表示パネルの機械的な構成を示す平面図である 図１０のＸＩ−ＸＩ´線断面図である。 同表示パネルのコモン電極の構成を示す平面図である。 同表示パネルの部分平面図である。 図１３のＸＩＶ−ＸＩＶ´線断面図である。 図１３のＸＶ−ＸＶ´線断面図である。 比較例に係る液晶装置の表示パネルのコモン電極を示す平面図である。 比較例に係る表示パネルの部分平面図である。 図１７のＸＶＩＩＩ−ＸＶＩＩＩ´線断面図である。 図１７のＸＩＸ−ＸＩＸ´線断面図である。 実施形態に係る液晶装置の基板製造方法の工程断面図である。 実施形態に係る液晶装置の基板製造方法の工程断面図である。 同液晶装置を適用したプロジェクタの構成を示す図である。

符号の説明

１…液晶装置、１０…表示パネル、２０…映像処理回路、３０…タイミング制御回路、４０…データ変換回路、５０…コモン信号供給回路、１０５…液晶、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…トランジスタ、１２０…液晶容量、１３０…Ｙドライバ、１４０…Ｘドライバ、４２０…ＬＵＴ、５１０…素子基板、５２０…対向基板、１１８…画素電極、５２１ａ〜５２１ｄ…コモン電極、５２３…スリット部、５３１〜５３３…分離溝部、２１００…プロジェクタ

Claims (9)

1. 複数の走査線と複数のデータ線との交差に対応して設けられ、各々は、
   一端が前記データ線に電気的に接続されるとともに、前記走査線に選択電圧が印加されたときに一端と他端との間が導通状態となる画素スイッチング素子と、前記画素スイッチング素子の他端に電気的に接続された画素電極と、前記画素電極とコモン信号が印加されるコモン電極との間で挟持される液晶と、
   を含む画素を有し、
   前記複数の走査線を所定数行毎にまとめた２以上のグループ毎に対応するように、前記コモン電極が分割された電気光学装置に対して、
   前記各走査線に対応する画素の１フィールドを複数のサブフィールドに分割し、前記サブフィールドを単位としてオンまたはオフ電圧を当該画素に印加する電気光学装置の駆動回路であって、
   前記各グループに対応するコモン電極毎に、第１電圧または前記第１電圧とは異なる第２電圧のいずれかのコモン信号をそれぞれ供給するコモン信号供給回路と、
   前記複数の走査線のうち、相互に離間したｎ（ｎは２以上の整数）本の走査線を選択するとともに、選択したｎ本の走査線に順次選択電圧を印加し、次の期間に選択するｎ本の走査線をそれぞれ１本ずつシフトさせて、または、
   前記複数の走査線を順次選択して、選択した走査線に選択電圧を印加させて、
   前記各走査線を前記複数のサブフィールドに対応した期間毎に前記選択電圧を印加する走査線駆動回路と、
   前記選択電圧が印加された走査線に位置する画素に対し、対応するサブフィールドおよび前記画素に指定された階調レベルに応じたオンまたはオフ電圧をデータ信号として前記データ線を介して供給するデータ線駆動回路と、
   を有し、
   前記データ線駆動回路は、前記複数のサブフィールドのうち、１つの特定サブフィールドにおいて前記階調レベルにかかわらずオフ電圧のデータ信号を供給し、
   前記コモン信号供給回路は、前記特定サブフィールドにおいてオフ電圧の印加が終了したグループに対応するコモン電極の電圧を第１または第２電圧の一方から他方に切り替える
   ことを特徴とする電気光学装置の駆動回路。
2. 前記各グループをなす走査線数は、互いに同一数である
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
3. 前記１フィールドを分割した複数のサブフィールドのうち、
   前記特定サブフィールドを除いたものの中で最も短い期間のサブフィールドを、前記特定サブフィールドの次に配置させた
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
4. 複数の走査線と複数のデータ線との交差に対応して設けられ、各々は、
   一端が前記データ線に電気的に接続されるとともに、前記走査線に選択電圧が印加されたときに一端と他端との間が導通状態となる画素スイッチング素子と、前記画素スイッチング素子の他端に電気的に接続された画素電極と、前記画素電極とコモン信号が印加されるコモン電極との間で挟持される液晶と、
   を含む画素を有し、
   前記複数の走査線を所定数行毎にまとめた２以上のグループ毎に対応するように、前記コモン電極が分割された電気光学装置に対して、
   前記各走査線に対応する画素の１フィールドを複数のサブフィールドに分割し、前記サブフィールドを単位としてオンまたはオフ電圧を当該画素に印加する電気光学装置であって、
   前記各グループに対応するコモン電極毎に、第１電圧または前記第１電圧とは異なる第２電圧のいずれかのコモン信号をそれぞれ供給するコモン信号供給回路と、
   前記複数の走査線のうち、相互に離間したｎ（ｎは２以上の整数）本の走査線を選択するとともに、選択したｎ本の走査線に順次選択電圧を印加し、次の期間に選択するｎ本の走査線をそれぞれ１本ずつシフトさせて、または、
   前記複数の走査線を順次選択して、選択した走査線に選択電圧を印加させて、
   前記各走査線を前記複数のサブフィールドに対応した期間毎に前記選択電圧を印加する走査線駆動回路と、
   前記選択電圧が印加された走査線に位置する画素に対し、サブフィールドおよび前記画素に指定された階調レベルに応じたオンまたはオフ電圧をデータ信号として前記データ線を介して供給するデータ線駆動回路と、
   を有し、
   前記データ線駆動回路は、前記複数のサブフィールドのうち、１つの特定サブフィールドにおいて前記階調レベルにかかわらずオフ電圧のデータ信号を供給し、
   前記コモン信号供給回路は、前記特定サブフィールドにおいてオフ電圧の印加が終了したグループに対応するコモン電極の電圧を第１または第２電圧の一方から他方に切り替える
   ことを特徴とする電気光学装置。
5. 前記画素電極が設けられた第１基板と前記各グループに対応するコモン電極が設けられた第２基板とによって前記液晶を挟持し、
   前記コモン電極には、前記画素電極の間隙に対向する部分において開口するスリット部が、グループに属する走査線の１または２本毎に設けられた
   ことを特徴とする請求項４に記載の電気光学装置。
6. 一のグループに対応するコモン電極は、前記スリット部が設けられる領域の外側において囲う部分を有する
   ことを特徴とする請求項５に記載の電気光学装置。
7. 請求項４乃至６のいずれかに記載の電気光学装置を有することを特徴とする電子機器。
8. 複数の走査線と複数のデータ線との交差に対応して設けられ、各々は、
   一端が前記データ線に電気的に接続されるとともに、前記走査線に選択電圧が印加されたときに一端と他端との間が導通状態となる画素スイッチング素子と、前記画素スイッチング素子の他端に電気的に接続された画素電極と、前記画素電極とコモン信号が印加されるコモン電極との間で挟持される液晶と、
   を含む画素を有し、
   前記複数の走査線を所定数行毎にまとめた２以上のグループ毎に対応するように、前記コモン電極が分割された電気光学装置に対して、
   前記各走査線に対応する画素の１フィールドを複数のサブフィールドに分割し、前記サブフィールドを単位としてオンまたはオフ電圧を当該画素に印加する電気光学装置の駆動方法であって、
   前記各グループに対応するコモン電極毎に、第１電圧または前記第１電圧とは異なる第２電圧のいずれかのコモン信号をそれぞれ供給し、
   前記複数の走査線のうち、相互に離間したｎ（ｎは２以上の整数）本の走査線を選択するとともに、選択したｎ本の走査線に順次選択電圧を印加し、次の期間に選択するｎ本の走査線をそれぞれ１本ずつシフトさせて、または、
   前記複数の走査線を順次選択して、選択した走査線に選択電圧を印加させて、
   前記各走査線を前記複数のサブフィールドに対応した期間毎に前記選択電圧を印加し、
   前記選択電圧が印加された走査線に位置する画素に対し、サブフィールドおよび前記画素に指定された階調レベルに応じたオンまたはオフ電圧をデータ信号として前記データ線を介して供給するとともに、前記複数のサブフィールドのうち、１つの特定サブフィールドにおいて前記階調レベルにかかわらずオフ電圧のデータ信号を供給して、
   前記特定サブフィールドにおいてオフ電圧の印加が終了したグループに対応するコモン電極の電圧を第１または第２電圧の一方から他方に切り替える
   ことを特徴とする電気光学装置の駆動方法。
9. 画素電極が行方向および列方向にわたってマトリクス状に配列した第１基板と、
   前記画素電極が複数の行毎にまとめられた２以上のグループ毎に対応するように分割されたコモン電極が設けられた第２基板と、
   によって液晶を挟持する電気光学装置の基板製造方法であって、
   前記第２基板の基板本体のうち、前記第１基板と対向させる対向面であって、前記画素電極の間隙と対向させる部分に、前記マトリクス配列の１または２行毎のパターンにて遮光膜を形成する第１工程と、
   前記遮光膜を覆うように絶縁膜を形成する第２工程と、
   前記絶縁膜を平坦化する第３工程と、
   該平坦化された絶縁膜の表面に透明導電膜を形成する第４工程と、
   前記透明導電膜のうち、前記遮光膜のパターンに重なる部分を除去して、スリット部を有する前記コモン電極を形成する第５工程と、
   を有することを特徴とする基板製造方法。

Images