JP4234649B2 - 情報処理装置およびプログレッシブ変換方法 - Google Patents

情報処理装置およびプログレッシブ変換方法 Download PDF

Info

Publication number
JP4234649B2
JP4234649B2 JP2004229522A JP2004229522A JP4234649B2 JP 4234649 B2 JP4234649 B2 JP 4234649B2 JP 2004229522 A JP2004229522 A JP 2004229522A JP 2004229522 A JP2004229522 A JP 2004229522A JP 4234649 B2 JP4234649 B2 JP 4234649B2
Authority
JP
Japan
Prior art keywords
field
pixel
conversion target
target field
difference information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004229522A
Other languages
English (en)
Other versions
JP2006050327A (ja
Inventor
達夫 山口
永喜 小原
律生 吉田
謙 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004229522A priority Critical patent/JP4234649B2/ja
Publication of JP2006050327A publication Critical patent/JP2006050327A/ja
Application granted granted Critical
Publication of JP4234649B2 publication Critical patent/JP4234649B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Television Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明はパーソナルコンピュータのような情報処理装置および同装置で用いられるプログレッシブ変換方法に関する。
近年、DVD(Digital Versatile Disc)プレーヤ、TV装置のようなオーディオ・ビデオ(AV)機器と同様のAV機能を備えたパーソナルコンピュータが開発されている。
一般に、TV放送番組のような映像データは、インターレース映像データから構成されている。例えば、NTSC方式のTV放送信号においては、1映像フレーム当たりのスキャンラインの数は525本である。インターレース映像データの各映像フレームは、トップフィールドとボトムフィールドとから構成されている。これら各フィールドに含まれるスキャンラインの数は、映像フレームのスキャンライン数の半分である。
また、コンピュータのディスプレイモニタに表示される映像データはプログレッシブ映像データである。
このため、インターレース映像データをコンピュータのディスプレイモニタに高画質で表示するためには、インターレース映像データの各フィールドを、1映像フレーム当たりの525本のスキャンラインを有するプログレッシブ映像データに変換することが必要となる。この変換は、通常、プログレッシブ変換またはIP変換と呼ばれている。
プログレッシブ変換処理においては、インターレース映像データの各フィールドに存在しないスキャンラインを補うための補間処理が実行される。特許文献1には、補間処理の方法として、2つの連続するフィールド同士を合成する方法、および同一フィールド内のライン補間を用いる方法が開示されている。
特開2004−120635号公報
動きのない静止領域については2つの連続するフィールド同士を合成する方法によってプログレッシブ化を行うことができるが、動きを伴う動領域については、単純に2つの連続するフィールド同士を合成すると、コーミングノイズが発生してしまう。そのため、画素ごとに静止領域・動領域を判別するための動き検出を実行して、最適な補間処理の方法を選択することが必要である。
動き検出は、MPEGのデコード情報などを用いて、あるいは全画素を走査することによって行うことが出来る。後者の場合、例えば、例えば画面の解像度が720x480とすると、一秒間に720x240のトップフィールド30枚と720x240のボトムフィールド30枚からなる60フィールドに対して動き検出を行うために、一秒間に動き検出を行うべき画素数は720x240x60=10368000画素となる。また、動き検出の精度を上げるために、該当画素に加え他の画素に関する動きについても考慮する場合には、動き検出のための計算量は増加する。たとえば各画素毎に2画素分の計算を行うと2倍の演算量が必要となる。
しかし、パーソナルコンピュータにおいてプログレッシブ変換をソフトウェアによって実行する場合には、できるだけ動き検出のための計算量を少なくすることが要求される。
本発明は上述の事情を考慮してなされたものであり、プログレッシブ変換のための動き検出を少ない演算量で高精度に実行することが可能な情報処理装置およびプログレッシブ変換方法を提供することを目的とする。
上述の課題を解決するため、本発明は、インターレース映像データをプログレッシブ映像データに変換して表示装置に表示する情報処理装置において、前記インターレース映像データの各変換対象フィールド毎に前記変換対象フィールドの前後の2つの同相フィールド同士を画素単位で比較することにより、前記変換対象フィールド内に存在しない各補間対象ラインの画素毎に当該画素位置に対応する前記2つの同相フィールド間の相関を示す第1の差分情報を算出する差分算出処理を実行する手段と、メモリ上に前記プログレッシブ映像データのフレーム解像度に対応する記憶エリアを用意する手段と、前記変換対象フィールドがトップフィールドである場合には補間対象の各偶数ラインに対応する前記第1の差分情報が前記記憶エリア上の各偶数ラインに対応する領域に保存され、前記変換対象フィールドがボトムフィールドである場合には補間対象の各奇数ラインに対応する前記第1の差分情報が前記記憶エリア上の各奇数ラインに対応する領域に保存されるように、前記差分算出処理によって算出された前記第1の差分情報を前記記憶エリアに保存する手段と、前記変換対象フィールドがトップフィールドである場合には前記記憶エリア上の各奇数ラインに対応する領域に格納されている、前記変換対象フィールドの一つ前のフィールドに対して実行された前記差分算出処理によって算出された第1の差分情報を、前記変換対象フィールド内に存在する各ラインの画素と前記変換対象フィールドの2つ前のフィールドの対応する画素との間の相関を示す第2の差分情報として、前記記憶エリアから取得し、前記変換対象フィールドがボトムフィールドである場合には前記記憶エリア上の各偶数ラインに対応する領域に格納されている、前記変換対象フィールドの一つ前のフィールドに対して実行された前記差分算出処理によって算出された第1の差分情報を、前記変換対象フィールド内に存在する各ラインの画素と前記変換対象フィールドの2つ前のフィールドの対応する画素との間の相関を示す第2の差分情報として、前記記憶エリアから取得する手段と、前記変換対象フィールドにそれぞれ対応する前記第1の差分情報と前記第2の差分情報とに基づいて、前記変換対象フィールド内に存在しない前記各補間対象ラインの画素毎に、当該画素位置に対応する前記2つの同相フィールド間の相関値、および当該画素の上下いずれか一方のライン上の画素と前記2つ前のフィールドの対応する画素との間の相関値をそれぞれ検出することにより、当該画素が静止領域および動領域のいずれに属するかを判別する判別手段と、前記静止領域に属する各画素については少なくとも前記変換対象フィールドの一つ前のフィールドを用いて補間され、前記動領域に属する各画素については前記変換対象フィールド内の他の画素を用いて補間されるように、前記判別結果に基づいて、前記各補間対象ラインの画素毎に当該画素を補間する処理を実行する手段とを具備することを特徴とする。
本発明によれば、プログレッシブ変換のための動き検出を少ない演算量で高精度に実行することが可能となる。
以下、図面を参照して、本発明の実施形態を説明する。
まず、図1および図2を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えば、ノートブック型パーソナルコンピュータ10として実現されている。
図1はノートブック型パーソナルコンピュータ10のディスプレイユニットを開いた状態における正面図である。本コンピュータ10は、コンピュータ本体11と、ディスプレイユニット12とから構成されている。ディスプレイユニット12には、TFT−LCD(Thin Film Transistor Liquid Crystal Display)17から構成される表示装置が組み込まれており、そのLCD17の表示画面はディスプレイユニット12のほぼ中央に位置されている。
ディスプレイユニット12は、コンピュータ本体11に対して開放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ本体11は薄い箱形の筐体を有しており、その上面にはキーボード13、本コンピュータ1を電源オン/オフするためのパワーボタン14、入力操作パネル15、およびタッチパッド16などが配置されている。
入力操作パネル15は、押されたボタンに対応するイベントを入力する入力装置であり、複数の機能をそれぞれ起動するための複数のボタンを備えている。これらボタン群には、TV起動ボタン15A、DVD/CD起動ボタン15Bも含まれている。TV起動ボタン15Aは、TV放送番組データの再生及び記録を行うためのTV機能を起動するためのボタンである。TV起動ボタン15Aがユーザによって押下された時、TV機能を実行するためのTVアプリケーションプログラムが自動的に起動される。
本コンピュータにおいては、汎用の主オペレーティングシステムの他に、AV(オーディオ・ビデオ)データを処理するための専用の副オペレーティングシステムがインストールされている。TVアプリケーションプログラムは、副オペレーティングシステム上で動作するプログラムである。
パワーボタン14がユーザによって押下された時、主オペレーティングシステムが起動される。一方、TV起動ボタン15Aがユーザによって押下された時は、主オペレーティングシステムではなく、副オペレーティングシステムが起動され、そしてTVアプリケーションプログラムが自動的に実行される。副オペレーティングシステムはAV機能を実行するための最小限の機能のみを有している。このため、副オペレーティングシステムのブートアップに要する時間は、主オペレーティングシステムのブートアップに要する時間に比べて遙かに短い。よって、ユーザは、TV起動ボタン15Aを押すだけで、TV視聴/録画を即座に行うことが出来る。
DVD/CD起動ボタン15Bは、DVDまたはCDに記録されたビデオコンテンツを再生するためのボタンである。DVD/CD起動ボタン15Bがユーザによって押下された時、ビデオコンテンツを再生するためのビデオ再生アプリケーションプログラムが自動的に起動される。このビデオ再生アプリケーションプログラムも、副オペレーティングシステム上で動作するアプリケーションプログラムである。DVD/CD起動ボタン15Bがユーザによって押下された時は、主オペレーティングシステムではなく、副オペレーティングシステムが起動され、そしてビデオ再生アプリケーションプログラムが自動的に実行される。
次に、図2を参照して、本コンピュータ10のシステム構成について説明する。
本コンピュータ10は、図2に示されているように、CPU111、ノースブリッジ112、主メモリ113、グラフィクスコントローラ114、サウスブリッジ119、BIOS−ROM120、ハードディスクドライブ(HDD)121、光ディスクドライブ(ODD)122、TVチューナ123、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124、およびネットワークコントローラ125等を備えている。
CPU111は本コンピュータ10の動作を制御するために設けられたプロセッサであり、ハードディスクドライブ(HDD)121から主メモリ113にロードされる、主オペレーティングシステム/副オペレーティングシステム、およびTVアプリケーションプログラム201のような各種アプリケーションプログラムを実行する。
TVアプリケーションプログラム201は、TVチューナ123によって受信されたTV放送番組データに含まれる映像データを高画質化するための機能を有している。すなわち、このTVアプリケーションプログラム201は、映像データを高画質化するための映像処理機能として、図3に示すように、IP変換モジュール211、黒伸張モジュール212、白伸張モジュール213、シャープネスモジュール214、およびオーバードライブモジュール215を備えている。IP変換モジュール211は、映像データをインターレース映像からその2倍のデータ量を持つプログレッシブ映像に変換するためのプログレッシブ変換処理を実行する。このプログレッシブ変換処理では、動き検出が映像フレームの全画素に渡って画素単位で実行される。黒伸張モジュール212および白伸張モジュール213は、それぞれ黒と白の階調を拡張補正するための処理を実行する。シャープネスモジュール214は、輪郭強調などのためのシャープネス処理を実行する。オーバードライブモジュール215は、LCDの応答速度を改善するためのオーバードライブ処理を実行する。これらモジュール211〜214により、TV放送番組のような映像データを高画質でLCD17に表示することが出来る。
TVアプリケーションプログラム201によって高画質化された映像データは、表示ドライバ202を介してグラフィクスコントローラ114のビデオメモリ114Aに書き込まれる。表示ドライバ202はグラフィクスコントローラ114を制御するためのソフトウェアである。
また、CPU111は、BIOS−ROM120に格納されたシステムBIOS(Basic Input Output System)も実行する。システムBIOSはハードウェア制御のためのプログラムである。
ノースブリッジ112はCPU111のローカルバスとサウスブリッジ119との間を接続するブリッジデバイスである。ノースブリッジ112には、主メモリ113をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ112は、AGP(Accelerated Graphics Port)バスなどを介してグラフィクスコントローラ114との通信を実行する機能も有している。
グラフィクスコントローラ114は本コンピュータ10のディスプレイモニタとして使用されるLCD17を制御する表示コントローラである。このグラフィクスコントローラ114はビデオメモリ(VRAM)114Aに書き込まれた映像データをLCD17に表示する。
サウスブリッジ119は、LPC(Low Pin Count)バス上の各デバイス、およびPCI(Peripheral Component Interconnect)バス上の各デバイスを制御する。また、サウスブリッジ119は、HDD121、ODD122を制御するためのIDE(Integrated Drive Electronics)コントローラを内蔵している。さらに、サウスブリッジ119は、TVチューナ123を制御する機能、およびBIOS−ROM120をアクセス制御するための機能も有している。
HDD121は、各種ソフトウェア及びデータを格納する記憶装置である。光ディスクドライブ(ODD)123は、ビデオコンテンツが格納されたDVD、CDなどの記憶メディアを駆動するためのドライブユニットである。TVチューナ123は、TV放送番組のような放送番組データを外部から受信するための受信装置である。
エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、電力管理のためのエンベデッドコントローラと、キーボード(KB)13およびタッチパッド16を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。このエンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、ユーザによるパワーボタン14の操作に応じて本コンピュータ10をパワーオン/パワーオフする機能を有している。さらに、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、ユーザによるTV起動ボタン15A、DVD/CD起動ボタン15Bの操作に応じて、本コンピュータ10をパワーオンすることもできる。ネットワークコントローラ125は、例えばインターネットなどの外部ネットワークとの通信を実行する通信装置である。
次に、本コンピュータ10によって実行されるプログレッシブ変換処理について説明する。
図4には、インターレース映像データの例が示されている。インターレース映像データの映像フレームは、複数の奇数ラインを含むトップフィールド(Top field)と、複数の偶数ラインを含むボトムフィールド(Bottom field)とから構成されている。インターレース映像データにおいては、トップフィールド、ボトムフィールド、トップフィールド、ボトムフィールド、…の順で映像データが入力される。
図4においては、各フィールドに含まれるスキャンライン(奇数ラインまたは偶数ライン)毎に1つの画素だけが示されている。トップフィールドにおいては、そのトップフィールド内に存在しない偶数ラインが補間対象ラインである。一方、ボトムフィールドにおいては、そのボトムフィールド内に存在しない奇数ラインが補間対象ラインである。
いま、時刻t のトップフィールドをPt(t) で表し、そのトップフィールドPt(t) 内で補間対象となるボトムフィールド(各偶数ライン上の各画素)をP’b(t) で表す。同様に、時刻t のボトムフィールドをPb(t) で表し、そのボトムフィールドPb(t) 内で補間対象となるトップフィールド(各奇数ライン上の各画素)をP’t(t) で表す。
次に、図5および図6を参照して、各フィールド毎に実行される動き検出について説明する。
(トップフィールドPt(t) に関する動き検出)
図5は、トップフィールドPt(t) に対して実行される動き検出処理を示している。トップフィールドPt(t) をプログレッシブフレームに変換する場合、トップフィールドPt(t) 内に存在しない各偶数ラインが補間対象となる。補間対象となる各偶数ラインの画素毎に以下の動き検出が行われる。
1. IP変換モジュール211は、まず、補間すべきBottom field P’b(t) の各画素P’b(t) と同相となる、前後のBottom fieldの画素Pb(t-1)、画素Pb(t+1) との間の差分の絶対値を求める。これをdiff1=|Pb(t-1)-Pb(t+1)|とする。
すなわち、IP変換モジュール211は、プログレッシブ変換すべき現在のトップフィールドPt(t) の前後の2つのボトムフィールド同士(Pb(t-1) 、Pb(t+1))を画素単位で比較し、これによってトップフィールドPt(t) 内に存在しない各補間対象ラインP’b(t) の画素毎に当該画素位置に対応する2つのボトムフィールドPb(t-1) 、Pb(t+1) 間の相関を示す差分情報として、上述のdiff1=|Pb(t-1)-Pb(t+1)|を算出する。
2. IP変換モジュール211は、 Bottom field P’b(t) の各画素P’b(t) の1ライン分だけ上に位置しているTop Field Pt(t) の画素とTop Field Pt(t) の2つ前のTop Field Pt(t-2) の画素との差分の絶対値を求める。これをdiff2=|Pt(t-2)-Pt(t)|とする。
diff2は、Top Field Pt(t) 内に存在する各奇数ラインの画素とTop Field Pt(t-2)内に存在する各奇数ラインの画素との間の相関を示している。
3. もし、diff1 とdiff2 がともに所定のしきい値thy 以下ならば、IP変換モジュール211は、画素P’b(t) は静止領域であると判定する。
4. もし、diff1 とdiff2 の一方でも所定のしきい値thy を越えていれば、IP変換モジュール211は、画素P’b(t) は動領域であると判定する。
このように、IP変換モジュール211は、diff1 とdiff2 とを用いて、Top Field Pt(t) 内に存在しない各偶数ラインの画素毎に、当該画素位置に対応する2つのボトムフィールドPb(t-1) 、Pb(t+1) 間の相関値、および当該画素の1ライン分だけ上の画素とTop Field Pt(t-2) の対応する画素との間の相関値をそれぞれ検出することにより、当該画素が静止領域および動領域のいずれに属するかを判別する。
(ボトムフィールドPb(t+1) に関する動き検出)
図6は、トップフィールドPt(t)の次のフィールドであるボトムフィールドPb(t+1) に対して実行される動き検出処理を示している。ボトムフィールドPb(t+1) をプログレッシブフレームに変換する場合、補間対象となる各奇数ラインの画素毎に以下の動き検出が行われる。
1. IP変換モジュール211は、まず、補間すべきTop field P’t(t+1) の各画素P’t(t+1) と同相となる、前後のTop fieldの画素Pt(t) 、画素Pt(t+2) の差分の絶対値を求める。これをdiff1=|Pt(t)-Pt(t+2)|とする。
すなわち、IP変換モジュール211は、ボトムフィールドPb(t+1) の前後の2つのトップフィールド同士(Pt(t) 、Pt(t+2))を画素単位で比較し、これによってボトムフィールドPb(t+1) 内に存在しない各補間対象ラインP’t(t+1) の画素毎に当該画素位置に対応する2つのトップフィールドPt(t) 、Pt(t+2) 間の相関を示す差分情報として上述のdiff1=|Pt(t)-Pt(t+2)|を算出する。
2. IP変換モジュール211は、Top field P’t(t+1) の各画素P’t(t+1) の1ライン下に位置しているBottom Field Pb(t+1) の画素とBottom Field Pb(t+1) の2つ前のBottom Field Pb(t-1) の画素との差分の絶対値を求める。これをdiff2=|Pb(t-1)-Pb(t+1)|とする。
diff2は、Bottom Field Pb(t+1) 内に存在する各偶数ラインの画素とBottom Field Pb(t-1) 内に存在する各偶数ラインの画素との間の相関を示している。
3. もし、diff1 とdiff2 がともに所定のしきい値thy 以下ならば、IP変換モジュール211は、画素P’t(t+1) は静止領域であると判定する。
4. もし、diff1 とdiff2 の一方でも所定のしきい値thy を越えていれば、IP変換モジュール211は、画素P’t(t+1) は動領域であると判定する。
このように、IP変換モジュール211は、diff1 とdiff2 とを用いて、Bottom Field Pb(t+1) 内に存在しない各奇数ラインの画素毎に、当該画素位置に対応する2つのトップフィールドPt(t) 、Pt(t+2) 間の相関値、および当該画素の1ライン分だけ下の画素とBottom Field Pb(t-1)の対応する画素との間の相関値をそれぞれ検出することにより、当該画素が静止領域および動領域のいずれに属するかを判別する。
ここで、図6のdiff2 は、トップフィールドPt(t) の動き検出(図5)で算出したdiff1 と等しい。このため、ボトムフィールドPb(t+1) の動き検出では、このボトムフィールドPb(t+1) の1つ前のトップフィールドPt(t)の動き検出で算出されたdiff1=|Pb(t-1)-Pb(t+1)|が、そのままボトムフィールドPb(t+1) に関するdiff2=|Pb(t-1)-Pb(t+1)|として用いられる。
同様に、ボトムフィールドPb(t+1) の次のトップフィールドPt(t) の動き検出では、ボトムフィールドPb(t+1) の動き検出(図6)で算出したdiff1=|Pt(t)-Pt(t+2)|が、トップフィールドPt(t)に関するdiff2=|Pt(t)-Pt(t+2)|として用いられる。
すなわち、各フィールドの動き検出では当該フィールドに関するdiff1 の算出処理のみが実行される。各フィールド内の各補間対象画素が動領域および静止領域のどちらであるかの判定では、当該フィールドの一つ前のフィールドに関する動き検出で算出されたdiff1 が当該フィールドに関するdiff2 として使用される。したがって、計算量の増加を招くことなく、ある画素の動きを当該画素の1ライン上または1ライン下の画素に関する動きをも考慮して検出することが可能となる。
次に、図7を参照して、各フィールドの動き検出で算出されるdiff1がメモリにどのように保存されるかについて説明する。
IP変換モジュール211は、あるフィールドの動き検出で算出したdiff1 を次のフィールドのdiff2 として使用するために、フィールド毎にdiff1 を以下のようにメモリMに保存する。メモリMはメモリ113上に用意されたバッファ領域であり、プログレッシブ映像データのフレーム解像度720*480に対応する記憶エリアを有している。
1. IP変換モジュール211は、トップフィールドPt(t) の動き検出時にはこのトップフィールドPt(t) 内に存在しない補間対象の各偶数ラインの画素毎にdiff1=|Pb(t-1)-Pb(t+1)|を算出する。このdiff1 は、メモリMの各偶数ラインに保存される。
2. IP変換モジュール211は、ボトムフィールドPb(t+1) の動き検出時にはこのボトムフィールドPb(t+1) 内に存在しない補間対象の各奇数ラインの画素毎にdiff1=|Pt(t)-Pt(t+2)|を算出する。このdiff1 は、メモリMの各奇数ラインに保存される。メモリMの各偶数ラインに既に保存されているdiff1=|Pb(t-1)-Pb(t+1)|は、ボトムフィールドPb(t+1) に対応するdiff2=|Pb(t-1)-Pb(t+1)|に一致する。IP変換モジュール211は、メモリMの各奇数ラインに保存されているdiff1 と、メモリMの各偶数ラインに保存されているdiff2 とを用いて、ボトムフィールドPb(t+1) 内に存在しない補間対象の各奇数ラインの画素毎に動領域/静止領域の判別を行う。
3. IP変換モジュール211は、トップフィールドPt(t+2) の動き検出時にはこのトップフィールドPt(t+2) 内に存在しない補間対象の各偶数ラインの画素毎にdiff1=|Pb(t+1)-Pb(t+3)|を算出する。このdiff1 は、メモリMの各偶数ラインに保存される。メモリMの各奇数ラインに既に保存されているdiff1=|Pt(t)-Pt(t+2)|は、トップフィールドPt(t+2) に対応するdiff2=|Pt(t)-Pt(t+2)|に一致する。IP変換モジュール211は、メモリMの各奇数ラインに保存されているdiff2 と、メモリMの各偶数ラインに保存されているdiff1 とを用いて、トップフィールドPt(t+2) 内に存在しない補間対象の各奇数ラインの画素毎に動領域/静止領域の判別を行う。
次に、図8のフローチャートを参照して、IP変換モジュール211によって実行されるプログレッシブ変換処理の手順を説明する。
IP変換モジュール211は、変換対象のフィールドがトップフィールドである場合、その変換対象トップフィールド内に存在しない補間対象の各偶数ラインの画素毎に、変換対象トップフィールドの前後の2つのボトムフィールド同士を比較して、補間対象の各偶数ラインの画素毎に当該画素位置に対応する2つのボトムフィールド間の相関を示す差分情報diff1 を算出する(ステップS101)。次いで、IP変換モジュール211は、差分情報diff1 をメモリMの各偶数ラインに保存する(ステップS102)。この後、IP変換モジュール211は、変換対象トップフィールドの一つ前のボトムフィールドに対応するプログレッシブ変換処理で算出された差分情報diff1 を、変換対象トップフィールド内に存在する各奇数ラインの画素と変換対象トップフィールドの2つ前のトップフィールドの対応する画素との間の相関を示す差分情報diff2 としてメモリMの各奇数ラインから取得する。そして、IP変換モジュール211は、変換対象トップフィールド内に存在しない補間対象の各偶数ラインの画素毎に、diff1 とdiff2 がともにしきい値以下であるかどうかを判別する(ステップS103)。
補間対象画素に対応するdiff1 とdiff2 がともにしきい値以下であれば(ステップS103のYES)、当該補間対象画素は静止領域に属する画素であると判定される。この場合、IP変換モジュール211は、補間対象画素の値を静止領域用の補間処理(フィールド合成)によって算出する(ステップS301)。このステップS301では、図9に示すように、変換対象トップフィールドの一つ前のフィールドの画素が補間対象画素として使用される。なお、変換対象トップフィールドの前後の2つのフィールドの画素の平均値等を、補間対象画素の値として用いてもよい。
補間対象画素に対応するdiff1 とdiff2 の少なくとも一方がしきい値よりも大きい場合には(ステップS103のNO)、当該補間対象画素は動領域に属する画素であると判定される。この場合、IP変換モジュール211は、補間対象画素の値を動領域用の補間処理(同一フィールド内のライン補間)によって算出する(ステップS302)。このステップS302では、図9に示すように、変換対象トップフィールド内の補間対象画素の値は、その変換対象トップフィールド内の上下2つの画素の平均を求めることによって算出される。もちろん、上下いずれか一方の画素の値を補間対象画素の値として使用してもよい。
変換対象のフィールドがボトムフィールドである場合、IP変換モジュール211は、その変換対象ボトムフィールド内に存在しない補間対象の各奇数ラインの画素毎に、変換対象ボトムフィールドの前後の2つのトップフィールド同士を比較して、補間対象の各奇数ラインの画素毎に当該画素位置に対応する2つのトップフィールド間の相関を示す差分情報diff1 を算出する(ステップS201)。次いで、IP変換モジュール211は、差分情報diff1 をメモリMの各奇数ラインに保存する(ステップS202)。この後、IP変換モジュール211は、変換対象ボトムフィールドの一つ前のトップフィールドに対応するプログレッシブ変換処理で算出された差分情報diff1 を、変換対象ボトムフィールド内に存在する各偶数ラインの画素と変換対象ボトムフィールドの2つ前のボトムフィールドの対応する画素との間の相関を示す差分情報diff2 としてメモリMの各偶数ラインから取得する。そして、IP変換モジュール211は、変換対象ボトムフィールド内に存在しない補間対象の各奇数ラインの画素毎に、diff1 とdiff2 がともにしきい値以下であるかどうかを判別する(ステップS203)。
補間対象画素に対応するdiff1 とdiff2 がともにしきい値以下であれば(ステップS203のYES)、当該補間対象画素は静止領域に属する画素であると判定される。この場合、IP変換モジュール211は、補間対象画素の値を静止領域用の補間処理によって算出する(ステップS301)。一方、補間対象画素に対応するdiff1 とdiff2 の少なくとも一方がしきい値よりも大きい場合には(ステップS103のNO)、当該補間対象画素は動領域に属する画素であると判定される。この場合、IP変換モジュール211は、補間対象画素の値を動領域用の補間処理によって算出する(ステップS302)。
以上のように、本実施形態においては、一つ前のフィールドの動き検出で算出した差分情報を次のフィールドの動き検出で流用することにより、少ない演算量で精度の高い動き検出を実現することができる。
また、上述のプログレッシブ変換処理の手順はコンピュータプログラムによって実現されているので、当該コンピュータプログラムをコンピュータ読み取り可能な記憶媒体を通じて通常のコンピュータに導入するだけで、本実施形態と同様の効果を容易に実現することが出来る。
また、上述のプログレッシブ変換処理の手順はDVDドライブから読み出されるビデオデータに対して適用することもできる。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
本発明の一実施形態に係るコンピュータの概観を示す斜視図。 図1のコンピュータのシステム構成を示すブロック図。 図1のコンピュータで用いられるTVアプリケーションプログラムの機能構成を示すブロック図。 図1のコンピュータにおいてプログレッシブ変換されるインターレース映像データの例を示す図。 図1のコンピュータによって実行される、トップフィールドに関する動き検出処理を説明するための図。 図1のコンピュータによって実行される、ボトムフィールドに関する動き検出処理を説明するための図。 図1のコンピュータにおけるメモリの使用例を説明するための図。 図1のコンピュータによって実行されるプログレッシブ変換処理の手順を示すフローチャート。 図1のコンピュータによって実行される補間処理の例を示す図。
符号の説明
10…コンピュータ、111…CPU、121…HDD、123…TVチューナ、201…TVアプリケーションプログラム、211…IP変換モジュール。

Claims (4)

  1. インターレース映像データをプログレッシブ映像データに変換して表示装置に表示する情報処理装置において、
    前記インターレース映像データの各変換対象フィールド毎に前記変換対象フィールドの前後の2つの同相フィールド同士を画素単位で比較することにより、前記変換対象フィールド内に存在しない各補間対象ラインの画素毎に当該画素位置に対応する前記2つの同相フィールド間の相関を示す第1の差分情報を算出する差分算出処理を実行する手段と、
    メモリ上に前記プログレッシブ映像データのフレーム解像度に対応する記憶エリアを用意する手段と、
    前記変換対象フィールドがトップフィールドである場合には補間対象の各偶数ラインに対応する前記第1の差分情報が前記記憶エリア上の各偶数ラインに対応する領域に保存され、前記変換対象フィールドがボトムフィールドである場合には補間対象の各奇数ラインに対応する前記第1の差分情報が前記記憶エリア上の各奇数ラインに対応する領域に保存されるように、前記差分算出処理によって算出された前記第1の差分情報を前記記憶エリアに保存する手段と、
    前記変換対象フィールドがトップフィールドである場合には前記記憶エリア上の各奇数ラインに対応する領域に格納されている、前記変換対象フィールドの一つ前のフィールドに対して実行された前記差分算出処理によって算出された第1の差分情報を、前記変換対象フィールド内に存在する各ラインの画素と前記変換対象フィールドの2つ前のフィールドの対応する画素との間の相関を示す第2の差分情報として、前記記憶エリアから取得し、前記変換対象フィールドがボトムフィールドである場合には前記記憶エリア上の各偶数ラインに対応する領域に格納されている、前記変換対象フィールドの一つ前のフィールドに対して実行された前記差分算出処理によって算出された第1の差分情報を、前記変換対象フィールド内に存在する各ラインの画素と前記変換対象フィールドの2つ前のフィールドの対応する画素との間の相関を示す第2の差分情報として、前記記憶エリアから取得する手段と、
    前記変換対象フィールドにそれぞれ対応する前記第1の差分情報と前記第2の差分情報とに基づいて、前記変換対象フィールド内に存在しない前記各補間対象ラインの画素毎に、当該画素位置に対応する前記2つの同相フィールド間の相関値、および当該画素の上下いずれか一方のライン上の画素と前記2つ前のフィールドの対応する画素との間の相関値をそれぞれ検出することにより、当該画素が静止領域および動領域のいずれに属するかを判別する判別手段と、
    前記静止領域に属する各画素については少なくとも前記変換対象フィールドの一つ前のフィールドを用いて補間され、前記動領域に属する各画素については前記変換対象フィールド内の他の画素を用いて補間されるように、前記判別結果に基づいて、前記各補間対象ラインの画素毎に当該画素を補間する処理を実行する手段とを具備することを特徴とする情報処理装置。
  2. 放送データを受信する受信部をさらに具備し、
    前記インターレース映像データは前記受信部によって受信された放送データであることを特徴とする請求項1記載の情報処理装置。
  3. インターレース映像データをプログレッシブ映像データに変換するプログレッシブ変換方法において、
    前記インターレース映像データの各変換対象フィールド毎に前記変換対象フィールドの前後の2つの同相フィールド同士を画素単位で比較することにより、前記変換対象フィールド内に存在しない各補間対象ラインの画素毎に当該画素位置に対応する前記2つの同相フィールド間の相関を示す第1の差分情報を算出する差分算出処理を実行するステップと、
    メモリ上に前記プログレッシブ映像データのフレーム解像度に対応する記憶エリアを用意するステップと、
    前記変換対象フィールドがトップフィールドである場合には補間対象の各偶数ラインに対応する前記第1の差分情報が、前記記憶エリア上の各偶数ラインに対応する領域に保存され、前記変換対象フィールドがボトムフィールドである場合には補間対象の各奇数ラインに対応する前記第1の差分情報が前記記憶エリア上の各奇数ラインに対応する領域に保存されるように、前記差分算出処理によって算出された前記第1の差分情報を前記記憶エリアに保存するステップと、
    前記変換対象フィールドがトップフィールドである場合には前記記憶エリア上の各奇数ラインに対応する領域に格納されている、前記変換対象フィールドの一つ前のフィールドに対して実行された前記差分算出処理によって算出された第1の差分情報を、前記変換対象フィールド内に存在する各ラインの画素と前記変換対象フィールドの2つ前のフィールドの対応する画素との間の相関を示す第2の差分情報として、前記記憶エリアから取得し、前記変換対象フィールドがボトムフィールドである場合には前記記憶エリア上の各偶数ラインに対応する領域に格納されている、前記変換対象フィールドの一つ前のフィールドに対して実行された前記差分算出処理によって算出された第1の差分情報を、前記変換対象フィールド内に存在する各ラインの画素と前記変換対象フィールドの2つ前のフィールドの対応する画素との間の相関を示す第2の差分情報として、前記記憶エリアから取得するステップと、
    前記変換対象フィールドにそれぞれ対応する前記第1の差分情報と前記第2の差分情報とに基づいて、前記変換対象フィールド内に存在しない前記各補間対象ラインの画素毎に、当該画素位置に対応する前記2つの同相フィールド間の相関値、および当該画素の上下いずれか一方のライン上の画素と前記2つ前のフィールドの対応する画素との間の相関値をそれぞれ検出することにより、当該画素が静止領域および動領域のいずれに属するかを判別する判別ステップと、
    前記静止領域に属する各画素については少なくとも前記変換対象フィールドの一つ前のフィールドを用いて補間され、前記動領域に属する各画素については前記変換対象フィールド内の他の画素を用いて補間されるように、前記判別結果に基づいて、前記各補間対象ラインの画素毎に当該画素を補間する処理を実行するステップとを具備することを特徴とするプログレッシブ変換方法。
  4. インターレース映像データをプログレッシブ映像データに変換するプログレッシブ変換処理をコンピュータに実行させるプログラムであって、
    前記インターレース映像データの各変換対象フィールド毎に前記変換対象フィールドの前後の2つの同相フィールド同士を画素単位で比較することにより、前記変換対象フィールド内に存在しない各補間対象ラインの画素毎に当該画素位置に対応する前記2つの同相フィールド間の相関を示す第1の差分情報を算出する差分算出処理を実行する手順と
    前記変換対象フィールドがトップフィールドである場合には補間対象の各偶数ラインに対応する前記第1の差分情報が、メモリ上に用意される前記プログレッシブ映像データのフレーム解像度に対応する記憶エリア上の各偶数ラインに対応する領域に保存され、前記変換対象フィールドがボトムフィールドである場合には補間対象の各奇数ラインに対応する前記第1の差分情報が前記記憶エリア上の各奇数ラインに対応する領域に保存されるように、前記差分算出処理によって算出された前記第1の差分情報を前記記憶エリアに保存する手順と
    前記変換対象フィールドがトップフィールドである場合には前記記憶エリア上の各奇数ラインに対応する領域に格納されている、前記変換対象フィールドの一つ前のフィールドに対して実行された前記差分算出処理によって算出された第1の差分情報を、前記変換対象フィールド内に存在する各ラインの画素と前記変換対象フィールドの2つ前のフィールドの対応する画素との間の相関を示す第2の差分情報として、前記記憶エリアから取得し、前記変換対象フィールドがボトムフィールドである場合には前記記憶エリア上の各偶数ラインに対応する領域に格納されている、前記変換対象フィールドの一つ前のフィールドに対して実行された前記差分算出処理によって算出された第1の差分情報を、前記変換対象フィールド内に存在する各ラインの画素と前記変換対象フィールドの2つ前のフィールドの対応する画素との間の相関を示す第2の差分情報として、前記記憶エリアから取得する手順と
    前記変換対象フィールドにそれぞれ対応する前記第1の差分情報と前記第2の差分情報とに基づいて、前記変換対象フィールド内に存在しない前記各補間対象ラインの画素毎に、当該画素位置に対応する前記2つの同相フィールド間の相関値、および当該画素の上下いずれか一方のライン上の画素と前記2つ前のフィールドの対応する画素との間の相関値をそれぞれ検出することにより、当該画素が静止領域および動領域のいずれに属するかを判別する手順と
    前記静止領域に属する各画素については少なくとも前記変換対象フィールドの一つ前のフィールドを用いて補間され、前記動領域に属する各画素については前記変換対象フィールド内の他の画素を用いて補間されるように、前記判別結果に基づいて、前記各補間対象ラインの画素毎に当該画素を補間する手順とを前記コンピュータに実行させるプログラム。
JP2004229522A 2004-08-05 2004-08-05 情報処理装置およびプログレッシブ変換方法 Expired - Fee Related JP4234649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004229522A JP4234649B2 (ja) 2004-08-05 2004-08-05 情報処理装置およびプログレッシブ変換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004229522A JP4234649B2 (ja) 2004-08-05 2004-08-05 情報処理装置およびプログレッシブ変換方法

Publications (2)

Publication Number Publication Date
JP2006050327A JP2006050327A (ja) 2006-02-16
JP4234649B2 true JP4234649B2 (ja) 2009-03-04

Family

ID=36028349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004229522A Expired - Fee Related JP4234649B2 (ja) 2004-08-05 2004-08-05 情報処理装置およびプログレッシブ変換方法

Country Status (1)

Country Link
JP (1) JP4234649B2 (ja)

Also Published As

Publication number Publication date
JP2006050327A (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
US20060028492A1 (en) Information processing apparatus and video data luminance control method
JP2006050326A (ja) 情報処理装置および同装置のシーンチェンジ検出方法
US7248303B2 (en) Information processing apparatus capable of displaying moving image data in full screen mode and display control method
US20060206733A1 (en) Information processing apparatus and method of controlling power saving in the same
JP2007241410A (ja) 表示装置及び表示制御方法
JP2010056694A (ja) 映像信号処理装置、画像表示装置および映像信号処理方法
JP4488979B2 (ja) 画像処理装置、画像処理方法および画像処理プログラム
US20060279583A1 (en) Information processing apparatus and image processing method
JP4709519B2 (ja) 情報処理装置および表示制御方法
JP2007174195A (ja) 電子機器、自動シーンスキップ方法およびプログラム
JP2009177603A (ja) 情報処理装置および表示制御方法
JP2010206273A (ja) 情報処理装置
JP4234649B2 (ja) 情報処理装置およびプログレッシブ変換方法
JP5025351B2 (ja) 画像処理装置および画像処理方法
JP2005338184A (ja) 情報処理装置および表示制御方法
JP2005338185A (ja) 情報処理装置および表示制御方法
US20090185072A1 (en) Information processing apparatus
JP4612433B2 (ja) 情報処理装置およびプログラム
JP2011040836A (ja) フレーム補間装置及びフレーム補間方法
JP4364272B2 (ja) 画像処理装置および画像処理方法
US20070052844A1 (en) Information processing apparatus and computer program product
US20100097521A1 (en) Video-signal processing apparatus, video-signal processing method, video-signal processing computer program, and video-signal control circuit
JP5139399B2 (ja) 再生装置および再生装置の制御方法
JP2000350115A (ja) 画像処理装置および方法、並びに媒体
JP2008177757A (ja) 情報処理装置およびデコード制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees