JP2005346044A - 画像信号処理回路および画像表示装置 - Google Patents
画像信号処理回路および画像表示装置 Download PDFInfo
- Publication number
- JP2005346044A JP2005346044A JP2005131186A JP2005131186A JP2005346044A JP 2005346044 A JP2005346044 A JP 2005346044A JP 2005131186 A JP2005131186 A JP 2005131186A JP 2005131186 A JP2005131186 A JP 2005131186A JP 2005346044 A JP2005346044 A JP 2005346044A
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory unit
- output
- input
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】
画像信号処理回路が、第1のメモリ部と、第2のメモリ部と、第1のメモリ部と第2のメモリ部とを制御する制御回路とを有する。画像信号処理回路は、第1のメモリ部および第2のメモリ部のうちの一方のメモリ部から出力された画像信号が、他方のメモリ部に入力するように構成する。制御回路は、第1のメモリ部に順次入力される画像信号が、入力順とは逆の順序で出力されるように前記第1のメモリ部を制御し、第2のメモリ部に入力される複数ライン分の画像信号が、ライン順が反転されて出力されるように第2のメモリ部を制御する。
【選択図】 図2
Description
第1のメモリ部と、
第2のメモリ部と、
第1のメモリ部および第2のメモリ部を制御する制御回路とを有し、
第1のメモリ部と第2のメモリ部との一方のメモリ部から出力された画像信号が他方のメモリ部に供給されるように構成され、
制御回路が、
第1のメモリ部に順次入力される画像信号が、入力順とは逆の順序で出力されるように第1のメモリ部を制御し、
第2のメモリ部に入力される複数ライン分の画像信号が、ライン順が反転されて出力されるように第2のメモリ部を制御する
ことを特徴とする画像信号処理回路である。
第1の発明による画像信号処理回路と、
画像信号処理回路から出力される信号に基づいて表示を行う表示器とを有する
ことを特徴とする画像表示装置である。
する情報を有する信号である。すなわち、画像信号は画素信号ということもできる。また、本発明において、入力順とは逆の順序で第1のメモリ部から出力される画像信号は、1ライン分の画像信号または1ライン分より少ない画像信号であることが好ましい。
まず、この発明の第1の実施形態による画像処理装置について説明する。図2に、この発明の第1の実施形態による画像処理装置の構成を示す。なお、この第1の実施形態においては、フレームメモリへの画像データの書き込み時または読み込み時にアドレスが制御されて、ライン順反転制御が実行される場合について説明する。
いた列反転位置指示信号S11が制御装置107に供給されることにより、列反転処理のアドレス指定信号S14が、制御装置107からラインバッファ101へ供給される。
とした場合における、フレームメモリ102から読み出される画像データD13の画素データの並び方の一例を図4および図5に示す。なお、図4および図5中の矢印は、読み出される順番を示す。図4は、フレームメモリ102への書き込み制御時において、ライン順反転処理を実行することなく、読み出しのときにライン順反転処理を行う場合の例である。
ン順反転処理が実行される。そして、フレームメモリ102から読み出された画像データD13は、ラインごとに一旦FIFO103に格納されて、出力のタイミングにあわせて出力されることになる。これにより、画像データD13をもとに、仮に画像表示装置で表示するとすれば、フレームメモリ102に入力される画像データに基づいて表示される画像の一部分と、該画像の一部分を、画像のラインと平行方向の軸を中心に同じ面上に反転した画像とが表示される。
次に、この発明の第2の実施形態による画像処理装置について説明する。図6に、この第2の実施形態による画像処理装置を示す。なお、この第2の実施形態においては、フレームメモリから画像データを読み出す時にライン順反転処理を実行する場合について説明する。
次に、この発明の第3の実施形態による画像処理装置について説明する。図9に、この第3の実施形態による画像処理装置を示す。なお、第1の実施形態におけると同様の構成要素については、同一の符号を付す。また、この第3の実施形態においては、フレームメモリへの画像データの書き込み時においてライン順反転処理を実行する場合について説明する。
ファ101に入力されて格納される第1の入力画像データD11、フレームメモリ102から読み出されてFIFO103に供給される画像データD13および、FIFO103から出力される出力画像データD14である。この第3の実施形態においては、さらに外部から第2の入力画像データD15が第2のラインバッファ106に入力され、第1のラインバッファ101および第2のラインバッファ106から読み出されたデータは、画像データD16としてフレームメモリ102に供給される。
されるものではない。
102,702 フレームメモリ
103,701 FIFO
104 反転位置制御装置
105 アドレス制御装置
106 第2のラインバッファ
107,707 制御装置
703 ラインバッファ
704 反転位置制御装置
705 アドレス制御装置
D11,D15,D71 入力画像データ
D12,D13,D16 画像データ
D14,D74 出力画像データ
D72,D73 画像データ
S11 列反転位置指示信号
S12,S72 書込アドレス
S13,S73 読出アドレス
S14,S15,S74 アドレス指定信号
S71 列反転位置指示信号
Claims (7)
- 第1のメモリ部と、
第2のメモリ部と、
前記第1のメモリ部および前記第2のメモリ部を制御する制御回路とを有し、
前記第1のメモリ部と前記第2のメモリ部との一方のメモリ部から出力された画像信号が他方のメモリ部に供給されるように構成され、
前記制御回路が、
前記第1のメモリ部に順次入力される画像信号が、入力順とは逆の順序で出力されるように前記第1のメモリ部を制御し、
前記第2のメモリ部に入力される複数ライン分の画像信号が、ライン順が反転されて出力されるように前記第2のメモリ部を制御する
ことを特徴とする画像信号処理回路。 - 前記制御回路は、
前記第2のメモリ部から前記複数ライン分の画像信号を読み出す時に、前記複数ライン分の画像信号のライン順を反転させる制御を行う
ことを特徴とする請求項1記載の画像信号処理回路。 - 前記制御回路は、
前記第2のメモリ部に前記複数ライン分の画像信号を書き込む時に、前記複数ライン分の画像信号のライン順を反転させる制御を行う
ことを特徴とする請求項1記載の画像信号処理回路。 - 前記一方のメモリ部が前記第1のメモリ部であり、前記画像信号は、前記第2のメモリ部に供給される
ことを特徴とする請求項1乃至3のいずれか1項記載の画像信号処理回路。 - 前記他方から出力された画像信号は、前記第2のメモリ部から出力された画像信号であり、前記画像信号は、前記第1のメモリ部に入力するように構成されている
ことを特徴とする請求項1乃至3のいずれか1項記載の画像信号処理回路。 - 前記制御回路は、
前記第1のメモリ部に順次入力される画像信号のうちの一部分を入力順に出力するとともに、前記画像信号の一部分以外の部分を入力順とは逆の順序で出力するように、第1のメモリ部を制御し、
前記第2のメモリ部に入力される複数ライン分の画像信号のうちの一部分を入力順に出力し、前記画像信号の一部分以外の部分が、ライン順を反転された状態で出力するように、前記第2のメモリ部を制御し、
前記第1のメモリ部に入力される画像信号に基づいて表示される画像の一部分が、他の部分に対して同じ面上で回転した状態であって逆の方向に表示される信号を出力する
ことを特徴とする請求項1乃至5のいずれか1項記載の画像信号処理回路。 - 請求項1乃至6のいずれか1項記載の画像信号処理回路と、
前記画像信号処理回路から出力される信号に基づいて表示を行う表示器とを有する
ことを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005131186A JP4746912B2 (ja) | 2004-05-06 | 2005-04-28 | 画像信号処理回路および画像表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004137627 | 2004-05-06 | ||
JP2004137627 | 2004-05-06 | ||
JP2005131186A JP4746912B2 (ja) | 2004-05-06 | 2005-04-28 | 画像信号処理回路および画像表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005346044A true JP2005346044A (ja) | 2005-12-15 |
JP2005346044A5 JP2005346044A5 (ja) | 2009-09-10 |
JP4746912B2 JP4746912B2 (ja) | 2011-08-10 |
Family
ID=35498444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005131186A Expired - Fee Related JP4746912B2 (ja) | 2004-05-06 | 2005-04-28 | 画像信号処理回路および画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4746912B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007334323A (ja) * | 2006-05-19 | 2007-12-27 | Semiconductor Energy Lab Co Ltd | ビデオデータ制御回路、当該ビデオデータ制御回路の駆動方法、並びに当該ビデオデータ制御回路を具備する表示装置及び電子機器 |
JP2009251858A (ja) * | 2008-04-04 | 2009-10-29 | Nintendo Co Ltd | 画像変換プログラムおよび画像変換装置 |
US8866799B2 (en) | 2010-02-03 | 2014-10-21 | Samsung Display Co., Ltd. | Method of driving display panel and display apparatus for performing the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002251179A (ja) * | 2001-02-23 | 2002-09-06 | Sony Tektronix Corp | 映像信号変換装置及び方法 |
-
2005
- 2005-04-28 JP JP2005131186A patent/JP4746912B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002251179A (ja) * | 2001-02-23 | 2002-09-06 | Sony Tektronix Corp | 映像信号変換装置及び方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007334323A (ja) * | 2006-05-19 | 2007-12-27 | Semiconductor Energy Lab Co Ltd | ビデオデータ制御回路、当該ビデオデータ制御回路の駆動方法、並びに当該ビデオデータ制御回路を具備する表示装置及び電子機器 |
JP2009251858A (ja) * | 2008-04-04 | 2009-10-29 | Nintendo Co Ltd | 画像変換プログラムおよび画像変換装置 |
US8643679B2 (en) | 2008-04-04 | 2014-02-04 | Nintendo Co., Ltd. | Storage medium storing image conversion program and image conversion apparatus |
US8866799B2 (en) | 2010-02-03 | 2014-10-21 | Samsung Display Co., Ltd. | Method of driving display panel and display apparatus for performing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4746912B2 (ja) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100773850B1 (ko) | 화상신호 처리회로 및 화상표시장치 | |
JP4450014B2 (ja) | プロジェクタ、画像表示装置、および、画像処理装置 | |
JP2005092742A (ja) | ビデオ出力コントローラ及びビデオカード | |
US8847848B2 (en) | Display apparatus and control method thereof | |
US20060203002A1 (en) | Display controller enabling superposed display | |
JP4746912B2 (ja) | 画像信号処理回路および画像表示装置 | |
JP2009239899A (ja) | 画像処理回路及びそれを含む電子機器 | |
JP2000324337A (ja) | 画像拡大縮小装置 | |
JP2008116812A (ja) | 表示装置、プロジェクタおよび表示方法 | |
WO2007122768A1 (ja) | 描画処理装置 | |
JP2005208413A (ja) | 画像処理装置及び画像表示装置 | |
US6943783B1 (en) | LCD controller which supports a no-scaling image without a frame buffer | |
JP7485821B1 (ja) | 映像処理装置および映像処理方法 | |
JP4129802B2 (ja) | 画像処理装置および方法、画像形成装置および方法、並びにプログラム | |
US7903175B2 (en) | Device and method for zooming images | |
JP2005070678A (ja) | 画像信号処理回路及び携帯端末装置 | |
JP3862983B2 (ja) | 表示機構およびコンピュータシステム | |
JP2007033759A (ja) | 画像データの展示方法 | |
JP2007298796A (ja) | Osdデータ処理システム、プロジェクタおよびosdデータ処理方法 | |
JP2004252009A (ja) | 表示制御方法、表示制御装置及び表示装置 | |
JPH05313645A (ja) | 画像合成表示装置 | |
JPH10274974A (ja) | 画像表示制御装置 | |
JP2007193159A (ja) | 画像表示制御装置および画像表示制御方法 | |
JP2007325031A (ja) | 画像処理装置および画像処理方法 | |
JP2004198930A (ja) | 表示制御方法および画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110516 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |