KR100773850B1 - 화상신호 처리회로 및 화상표시장치 - Google Patents

화상신호 처리회로 및 화상표시장치 Download PDF

Info

Publication number
KR100773850B1
KR100773850B1 KR1020050038045A KR20050038045A KR100773850B1 KR 100773850 B1 KR100773850 B1 KR 100773850B1 KR 1020050038045 A KR1020050038045 A KR 1020050038045A KR 20050038045 A KR20050038045 A KR 20050038045A KR 100773850 B1 KR100773850 B1 KR 100773850B1
Authority
KR
South Korea
Prior art keywords
memory unit
image
output
image signal
image signals
Prior art date
Application number
KR1020050038045A
Other languages
English (en)
Other versions
KR20060045934A (ko
Inventor
켄지 이노우에
켄이치로 오노
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20060045934A publication Critical patent/KR20060045934A/ko
Application granted granted Critical
Publication of KR100773850B1 publication Critical patent/KR100773850B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/60—Rotation of a whole image or part thereof
    • G06T3/606—Rotation by memory addressing or mapping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Abstract

본 발명은, 제1메모리부와, 제2메모리부와, 상기 제1메모리부 및 상기 제2메모리부를 제어하는 제어회로를 구비하는 화상신호 처리회로이며, 상기 화상신호 처리회로는, 상기 제1메모리부 및 상기 제2메모리부 중의 하나로부터 출력되는 화상신호가 상기 제1메모리부 및 상기 제2메모리부 중의 다른 하나에 입력되도록 구성되고, 상기 제어회로는, 상기 제1메모리부를 제어하여, 상기 제1메모리부에 입력되는 순서에 대해 반전된 순서로 상기 제1메모리부로부터 화상신호가 출력되도록 하고, 상기 제2메모리부를 제어하여, 화상신호로 구성된 라인의 상기 제2메모리부로의 입력되는 순서에 대해, 화상신호로 구성된 라인의 반전된 순서로 상기 제2메모리부로부터 화상신호가 출력되도록 하는 회로이다.
화상신호 처리회로, 멀티화면 표시, 라인 버퍼, 프레임 메모리, 라인 반전처리

Description

화상신호 처리회로 및 화상표시장치{IMAGE SIGNAL PROCESSING CIRCUIT AND IMAGE DISPLAY APPARATUS}
도 1은 본 발명의 제1실시예에 따른 화상처리장치의 구성을 도시하는 블록도이고,
도 2a, 2b 및 2c는 각각, 본 발명의 제1실시예에 따른, 입력 화상 데이터에 의거하여 표시되는 가상 화상의 예를 도시하는 개략도, 라인 버퍼로부터 판독된 화상 데이터에 의거하여 표시되는 가상 화상의 예를 도시하는 개략도 및, 반전 멀티출력 화상 데이터에 의거하여 표시되는 가상 화상의 예를 도시하는 개략도이고,
도 3은 본 발명의 제1실시예에 따른 화상처리에서 프레임 메모리로부터 판독하는 순서를 설명하기 위한 개략도이고,
도 4는 본 발명의 제1실시예에 따른 화상처리에서 프레임 메모리로부터 판독하는 순서를 설명하기 위한 개략도이고,
도 5는 본 발명의 제2실시예에 따른 화상처리장치의 구성을 도시하는 블록도이고,
도 6은 본 발명의 제2실시예에 따른 화상처리에서 프레임 메모리로부터 판독된 화상 데이터에 의거하여 표시되는 가상 화상을 도시하는 개략도이고,
도 7은 본 발명의 제2실시예에 따른 화상처리에서 프레임 메모리로부터 판독하는 순서를 설명하기 위한 개략도이고,
도 8은 본 발명의 제3실시예에 따른 화상처리장치의 구성을 도시하는 블록도이고,
도 9a 및 9b는 각각, 본 발명의 제3실시예에 따른, 입력 화상 데이터에 의거하여 표시되는 가상 화상의 예 및, 출력 화상 데이터에 의거하여 표시되는 가상 화상의 예를 도시하는 개략도이고,
도 10은 종래 기술에 따른 SDRAM의 버스트 모드를 설명하기 위한 타이밍도이고,
도 11은 본 발명의 실시예에 따른 화상표시장치의 전체 구성을 도시하는 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 라인 버퍼 102 : 프레임 메모리
103 : FIFO 104 : 반전위치 제어회로
105 : 어드레스 제어회로 107 : 제어부
본 발명은 화상신호 처리회로 및 화상표시장치에 관한 것이다. 특히, 본 발 명은 컴퓨터로부터 출력되는 화상 데이터와 텔레비전 신호를 화상표시장치에 표시하기 위한 화상신호 처리회로에 적용하기에 적합한 것이다.
종래, 화상표시장치에 표시되는 화상은 컴퓨터 그래픽, 디지털 카메라의 화상 및 텔레비전 신호의 화상 등의 여러 가지 종류가 존재한다. 그리고, 이들 화상 포맷에 관해서도 다수 존재한다.
표시를 위한 이들 화상 포맷이 고정되어 있는 화상표시장치에서는, 화상 포맷에 맞는 화상표시장치를 선택함으로써, 이 화상 포맷에 대응할 수 있다. 그러나, 범용의 화상표시장치에서는, 화상표시장치에 화상을 표시하기 위하여, 그 화상에 대하여 화상처리를 행할 필요가 있다.
이 화상표시장치에 화상을 표시할 때에 실행되는 화상처리로서, 대표적으로, IP 변환, 프레임 레이트 변환, 해상도 변환 등이 존재한다. 이들 중에서 IP 변환은 텔레비전 신호의 NTSC 신호와 같은 인터레이스(interlace) 신호를 프로그레시브(progressive) 신호로 변환한다. 또한, 프레임 레이트 변환은 화면의 전환율의 변환이다. 또한, 해상도 변환은 수평 화소와 수직 주사선의 수를 변환한다.
이러한 종류의 화상처리를 실행할 경우, 프레임 메모리를 사용하는 구성이 알려져 있다. 이 프레임 메모리는 1화면 분량의 화상 데이터를 저장하고, 화상처리의 필요에 따라 데이터를 판독한다. 그리고, 이 프레임 메모리를 채택함으로써, 전술한 화상처리 뿐만 아니라, 특수 화상처리를 실행하는 것도 가능해진다.
또한, 일본 특허출원공개 제1995-152905호에는, 프레임 메모리로의 기록 또는 프레임 메모리로부터의 판독의 순서를 제어함으로써, 화상의 반전, 회전, 확대 및 축소를 수행하는 기술이 개시되어 있다.
또한, 최근에는, 하나의 화상표시장치에 복수의 화면을 표시하는 멀티화면 표시가 일반적으로 수행되고 있다. 그리고, 이 멀티화면 표시에 관해서, 일본 특허출원공개 제1995-152905호 및 일본 특허출원공개 제1999-296145호에는, 복수의 메모리 공간을 사용하여 멀티화면 표시를 수행하는 방법이 개시되어 있다.
또한, 일본 특허출원공개 제2001-343966호는 SDRAM(Synchronous DRAM)의 버스트 모드(burst mode)를 사용하여 반전 및 회전 등의 화상처리방법을 개시하고 있다. 이 방법은 아래의 방법에 의한 반전 및 회전 등의 처리를 달성하는 것을 목적으로 하고 있다. 화상 데이터는 각각 소정의 화소수로 구성된 블록으로 수직 및 수평방향으로 분할된다. 블록 내의 데이터의 순서를 바꾸고, 블록마다 버스트 전송을 수행함으로써, 블록 내에서 데이터의 반전 및 회전 등의 처리가 수행된다. 그리고, 해당 블록의 기록 또는 판독의 순서가 교체된다.
그런데, SDRAM 등의 프레임 메모리를 이용하여 실시간 처리를 수행할 경우, SDRAM의 버스트 모드를 사용하는 것이 바람직하다.
그리고, 도 10에 도시된 것과 같이, 이 버스트 모드에서는, 파이프라인 처리를 이용하여 연속적으로 데이터전송을 수행하는 것이 가능해진다. 그러나, 버스트 모드에서의 어드레스 카운트는 시퀀셜(sequential) 또는 인터리브(interleave) 모드에 의해 카운트업(count-up)이 된다. 이에 따라, 일본 특허출원공개 제1995- 152905호 및 일본 특허출원공개 제1999-296145호에 설명된 기술에 대해 버스트 모드를 사용하는 것은 매우 어렵다.
구체적으로, 일본 특허출원공개 제1995-152905호 및 일본 특허출원공개 제1999-296145호에 설명된 방법에서는, 메모리로의 액세스(access)마다 로우(row) 어드레스 및 컬럼(column) 어드레스를 지정하는 것이 필요하다. 또한, 동화상 처리에서는, 메모리 액세스의 처리 속도를 향상시킬 필요가 있다.
본 발명은 비교적 간단한 회로구성에 의해 반전 표시를 실행할 수 있는 화상처리장치 및 이 화상처리장치를 구비한 화상표시장치를 제공하는 것을 목적으로 한다.
본 발명의 제1국면은, 제1메모리부와, 제2메모리부와, 상기 제1메모리부 및 상기 제2메모리부를 제어하는 제어회로를 구비하는 화상신호 처리회로이며, 상기 화상신호 처리회로는, 상기 제1메모리부 및 상기 제2메모리부 중의 하나로부터 출력되는 화상신호가 상기 제1메모리부 및 상기 제2메모리부 중의 다른 하나에 입력되도록 구성되고, 상기 제어회로는 상기 제1메모리부를 제어하여, 상기 제1메모리부에 입력되는 순서에 대해 반전된 순서로 상기 제1메모리부로부터 화상신호가 출력되도록 하고, 상기 제2메모리부를 제어하여, 화상신호로 구성된 라인의 상기 제2메모리부로의 입력되는 순서에 대해, 화상신호로 구성된 라인의 반전된 순서로 상기 제2메모리부로부터 화상신호가 출력되도록 한다.
이하, 본 발명의 실시예에 대해 도면을 참조하여 설명한다. 또한, 이하의 실시예의 모든 도면에서는, 동일 또는 대응하는 부분에는 동일한 참조부호가 할당되어 있다.
또한, 본 발명의 실시예로서, 라인 버퍼 및 프레임 메모리의 판독 어드레스 또는 기록 어드레스를 감시하고, 어드레스가 사용자에 의해 임의로 설정된 값으로 되는 단계에서 "반전처리"를 수행하는 경우에 대해 설명한다. 그리고, 화상 데이터의 기록 및 판독의 구성이 상이한 3종류의 실시예에 대해 설명한다.
본 발명에서는, 하나의 라인은 화상 데이터에 의거하여 표시되는 화상을 구성하는 하나의 컬럼에 대응하는 화상 데이터를 의미한다. 또한, 화상 데이터는, 화상 데이터에 의거하여 표시되는 화상의 각각의 화소에 대응하는 화상신호의 집합으로 구성된다.
화상신호는 대응하는 화소의 명도(luminosity)와 관련된 정보를 포함하는 신호이다. 즉, 화상신호는 화소신호이다.
또한, 본 발명에 따르면, 입력 순서와 반대인 반전된 순서로 제1메모리부로부터 출력되는 화상신호는 하나 또는 그보다 작은 라인의 화상신호인 것이 바람직하다.
우선, 이하에 설명되는 실시예에서의 화상표시장치의 전체 구성이 도 11에 도시되어 있다. 이와 같이, 화상처리장치(1101)로부터 출력되는 신호에 의거하여, 표시부(1102)에 화상이 표시된다. 이 화상처리장치(1101)는 화상신호 처리회로를 가지며, 다음의 각 실시예에서 상세하게 설명한다. 또한, 본 발명은, 대화면 화상 표시장치의 평판 배치를 수행하는 소수의 사람들 사이에서 협력을 수행하는 시스템에 적용하기에 바람직하다. 디스플레이가 평판으로 배치되고, 동일한 출력 화상이 상하 방향으로부터 보여질 때, 시인성을 향상시키는 반전 멀티표시를 수행하는 것이 가능해진다. 이러한 표시부(1102)로서, 예를 들어, 전자방출소자를 사용하는 CRT, 플라즈마 디스플레이, 액정 디스플레이, EL 디스플레이 또는 평판 디스플레이를 사용하는 것이 가능하다. 또한, 디스플레이를 평판으로 배치하기 위하여, 평판 배치를 가능하게 하는 스탠드 등의 지지체를 디스플레이에 설치한다. 또한, 평판 배치는, 표시부(1102)의 표시면의 중심에서의 수직선이 표시부(1102)가 설치되어 있는 면의 수직선과 교차하는 각도가 30°내지 90°가 되도록 상기 표시부(1102)가 설치되어 있음을 의미한다.
(제1실시예)
우선, 본 발명의 제1실시예에 따른 화상처리장치에 대해 설명한다. 도 1은 본 발명의 제1실시예에 따른 화상처리장치의 구성을 도시한 것이다. 또한, 이 제1실시예에서는, 화상 데이터의 프레임 메모리에 대한 기록 또는 판독과, 라인 순서 반전 제어가 실행될 때, 어드레스가 제어되는 경우에 대해 설명한다.
도 1에 도시된 것과 같이, 이 제1실시예에 따른 화상처리장치는, 라인 버퍼(101), 프레임 메모리(102), FIFO(First-In First-Out)형 버퍼(이하, FIFO라 함)(103), 반전위치 제어회로(104), 어드레스 제어회로(105) 및 제어부(107)를 구비한다. 제1실시예에서, 라인 버퍼(101)는 제1메모리부이고, 프레임 메모리(102)는 제2메모리부이며, 제어부(107)와 어드레스 제어회로(105)는 제어회로이다. 또한, 제1메모리부는 컬럼 반전처리가 가능한 메모리일 수 있고, 하드웨어 스케일이 작아지도록 하기 위하여 소용량의 메모리가 바람직하다. 이러한 메모리로서, 라인 버퍼가 사용되는 것이 바람직하다.
또한, 도 1에서, 반전위치 제어회로(104)로부터 제어부(107) 및 어드레스 제어회로(105)에 공급되는 신호는 컬럼 반전위치 지시신호 S11이고, 어드레스 제어회로(105)로부터 프레임 메모리(102)에 공급되는 신호는 기록 어드레스 S12 및 판독 어드레스 S13이다. 또한, 제어부(107)로부터 라인 버퍼(101)에 공급되는 신호는 어드레싱 신호 S14이다. 또한, 이 화상처리장치의 내부에서 출력 및 입력되는 데이터는 입력 화상 데이터 D11, 라인 버퍼(101)로부터 판독되는 화상 데이터 D12, 프레임 메모리(102)로부터 판독되는 화상 데이터 D13, FIFO(103)로부터의 출력 화상 데이터 D14 등이다.
이들 데이터 중에서 입력 화상 데이터 D11에 의거하여, 도시되지 않은 화상표시장치에 의해 표시될 때의 가상 화상이 도 2a에 도시되어 있다. 이와 같이 표시되는 입력 화상 데이터 D11은, 우선, 도 1에 도시된 라인 버퍼(101)에 공급되어, 라인마다 저장된다. 또한, 사용자가 외부로부터 컬럼 반전위치에 대한 정보를 입력하면, 컬럼 반전위치에 대한 이 정보 데이터가 반전위치 제어회로(104)에 입력된다. 사용자에 의해 제어부(107)에 설정된 컬럼 반전위치에 관한 이 정보에 의거한 컬럼 반전위치 지시신호 S11이 공급될 때, 컬럼 반전처리의 어드레싱 신호 S14가 제어부(107)로부터 라인 버퍼(101)에 공급된다.
다음으로, 어드레싱 신호 S14가 공급되는 라인 버퍼(101)로부터 화상 데이터가 출력되어, 사용자에 의해 미리 설정된 컬럼 반전위치까지 카운트업 된다. 그 다음, 컬럼 반전위치에 도달한 후, 순차적으로 입력되는 화상 데이터가 입력 순서에 대해 반전된 순서로 라인 버퍼(101)에 출력될 수 있도록 라인 버퍼(101)가 제어된다. 이와 같이, 1라인당 출력 화소 카운트로부터 이미 출력된 화소수를 감산하여 얻어지는 수를 갖는 위치에 의거하여, 화상 데이터는 순차적으로 카운트다운 되면서 출력된다.
이와 같이, 라인 버퍼(101)로부터 판독되어 프레임 메모리(102)에 공급되는 화상 데이터 D12에 의거하여, 도시되지 않은 화상표시장치에 의해 표시될 때의 가상 화상이 도 2b에 도시되어 있다. 화상 데이터 D12에 의거하여, 화상표시장치에 의해 화상이 표시된다고 가정할 때, 라인 버퍼(101)에 입력되는 화상 데이터에 의거하여 표시되는 화상 부분과, 전술한 화상 중앙의 라인에 대해 직교하는 축을 이루는 동일면에서 반전되는 화상 부분인 화상이 도시된다.
실제로는, 프레임 메모리(102)에 기록되는 데이터가 되기 때문에, 화상 데이터 D12는 복수의 화소 전송이 수행되면서 프레임 메모리(102)에 전송되거나, 일단 비동기식 FIFO(모두 도시되지 않음)에 저장되어 클록 주파수가 상승된다. 또한, 도 2b에서는, 표시 화면의 대략 중앙이 컬럼 반전위치가 되는 경우의 예로서, "A가 도시하는 부분"이 입력 화상 데이터 D11의 좌측의 화상을 도시하고, "B가 도시하는 부분"이 컬럼 반전이 이루어진 좌측의 화상을 도시하며, "C가 도시하는 라인"은 반전위치 제어회로(104)로부터 입력된 컬럼 반전위치 정보에 의해 결정되는 반전 지 시 위치를 도시한 것이다.
한편, 도 1에 도시된 것과 같이, 컬럼 반전위치 지시신호 S11은 어드레스 제어회로(105)에도 공급된다. 그리고, 어드레스 제어회로(105)는 프레임 메모리(102)를 제어하여, 프레임 메모리(102)에 입력되는 둘 이상의 라인 분량의 화상신호 부분이 입력 순서로 출력되고, 나머지 부분은 라인 순서로 반전되어 출력될 수 있도록 한다. 즉, 어드레스 제어회로(105)는, 컬럼 반전위치 지시신호 S11을 따르면서, 프레임 메모리(102)로의 기록 어드레스 S12 및 판독 어드레스 S13의 어느 한 어드레스에 대하여, 컬럼 반전위치에 의거한 라인 순서 반전처리를 실행한다.
다음으로, 프레임 메모리(102)로부터 판독된 화상 데이터 D13의 화상 데이터 배열의 예가 도 3 및 도 4에 도시되어 있다. 도 3 및 도 4에서, 입력 화상 데이터 D11의 좌상단의 좌표는 (0, 0)이고, 우하단의 좌표는 (x, y)이다. 또한, 도 3 및 도 4의 화살표는 판독 순서를 나타낸다.
도 3은 프레임 메모리(102)에 대한 기록 제어시에 라인 순서 반전처리를 실행하지 않고, 판독시에 라인 순서 반전처리를 수행하는 경우의 예를 도시한 것이다. 이와 같이, 도 3에 도시된 화소 데이터에 따라, 좌표(0, 0)의 위치로부터 화살표의 방향을 따라 데이터가 순차적으로 판독되어 컬럼 반전위치 C에 도달하면, 라인 순서 반전이 수행된다. 한편, 도 4는 프레임 메모리(102)에 대한 기록 제어시에 라인 순서 반전처리를 실행하면서, 판독시에는 라인 순서 반전처리를 수행하지 않는 경우의 예를 도시한 것이다. 이와 같이, 좌표(0, 0)의 위치로부터 화살표의 방향으로 데이터가 순차적으로 판독되어, 컬럼 반전위치 C와 관계없이, 그대로 데이터가 순차적으로 판독된다. 또한, 어떠한 구성이 채택될지에 대해서는, 회로 구성에 따라 임의로 결정하는 것이 가능하다.
이상과 같이, 사용자에 의해 결정되어 반전위치 제어회로(104)에 입력되는 컬럼 반전위치 정보에 의거하여, 판독 제어 또는 기록 제어시에 컬럼 반전위치에서 라인 순서 반전처리가 실행된다. 그리고, 프레임 메모리(102)로부터 판독된 화상 데이터 D13은 라인마다 일단 FIFO(103)에 저장되고, 출력 타이밍에 따라 출력된다. 이렇게 함으로써, 화상 데이터 D13에 의거하여, 화상표시장치에 의해 화상이 표시된다고 가정하면, 프레임 메모리(102)에 입력되는 화상 데이터에 의거하여 표시되는 화상 부분과, 전술한 화상 중앙의 라인에 대해 평행한 축을 이루는 동일면에서 반전되는 화상 부분인 화상이 도시되어 있다.
그리고, 출력될 출력 화상 데이터 D14에 의거하여, 도시되지 않은 화상 표시장치에 의해 화상이 표시된다고 가정하면, 도 2c에 도시된 것과 같이, 라인 버퍼(101)에 입력되는 화상 데이터에 의거하여 표시되는 화상 부분은 다른 부분에 대해 동일한 면에서 회전하는 상태에서 반전 방향으로 표시된다. 이와 같이, 반전 멀티표시를 달성하는 것이 가능해진다.
(제2실시예)
다음으로, 본 발명의 제2실시예에 따른 화상처리장치에 대해 설명한다. 도 5는 본 발명의 제2실시예에 따른 화상처리장치를 도시한 것이다. 또한, 이 제2실시예에서는, 프레임 메모리로부터의 화상 데이터의 판독이 실행될 때, 라인 순서 반전처리를 실행하는 경우에 대해 설명한다.
도 5에 도시된 것과 같이, 이 제2실시예에 따른 화상처리장치는 FIFO(701), 프레임 메모리(702), 라인 버퍼(703), 반전위치 제어회로(704), 어드레스 제어회로(705) 및 제어부(707)를 구비한다. 제2실시예에서는, 라인 버퍼(703)가 제1메모리부이고, 프레임 메모리(702)가 제2메모리부이며, 제어부(707) 및 어드레스 제어회로(705)는 제어회로이다. 또한, 도 5에서, 외부로부터 FIFO(701)에 입력되는 데이터는 입력 화상 데이터 D71이고, 이 FIFO(701)로부터 판독되어 프레임 메모리(702)에 공급되는 데이터는 화상 데이터 D72이며, 프레임 메모리(702)로부터 판독되어 라인 버퍼(703)에 공급되는 데이터는 화상 데이터 D73이며, 라인 버퍼(703)로부터 출력되는 데이터는 출력 화상 데이터 D74이다. 또한, 반전위치 제어회로(704)로부터 컬럼 반전위치 지시신호 S71이 출력되어, 어드레스 제어회로(705) 및 제어부(707)에 공급된다. 또한, 어드레스 제어회로(705)로부터 기록 어드레스 S72 및 판독 어드레스 S73이 출력되어, 프레임 메모리(702)에 공급된다. 또한, 라인 반전처리를 위한 어드레싱 신호 S74가 제어부(707)로부터 라인 버퍼(703)에 공급된다.
우선, 외부로부터 공급되는 입력 화상 데이터 D71은 라인마다 일단 FIFO(701)에 저장된다. 프레임 메모리(702)의 기록 타이밍에 따라 FIFO(701)로부터 판독되는 화상 데이터 D72는, 어드레스 제어회로(705)로부터 출력되는 기록 어드레스 S72에 따라 프레임 메모리(702)에 저장된다.
이 프레임 메모리(702)에 저장되는 화상 데이터에 관하여, 도 7에 도시된 데이터를 일례로서 열거할 수 있다. 도 7에 도시된 이 예에서는, 입력 화상 데이터 D71에서 컬럼 반전위치 C의 좌측의 데이터만이 프레임 메모리(702)에 저장된다. 프레임 메모리(702)에서 컬럼 반전위치의 우측에 저장된 데이터는, 입력 화상 데이터 D71에서 컬럼 반전위치의 좌측의 데이터를 2번 판독함으로써 생성되어, 프레임 메모리(702)에 저장된다.
그리고, 어드레스 제어회로(705)는 프레임 메모리(702)를 제어하여, 프레임 메모리(702)에 입력되는 2개 이상의 라인 분량의 화상신호의 부분이 입력 순서로 출력되게 하고, 나머지 부분은 라인 순서로 반전되어 출력되도록 한다. 즉, 어드레스 제어회로(705)는, 컬럼 반전위치 지시신호 S71을 따르면서, 프레임 메모리(702)로부터의 판독 어드레스 S73의 어드레스에 대한 컬럼 반전위치에 의거하여 라인 순서 반전처리를 실행한다. 이렇게 함으로써, 프레임 메모리(702)로부터 판독되는 화상 데이터 D73에 의거하여, 화상표시장치에 의해 화상이 표시된다고 가정하면, 프레임 메모리(702)에 입력되는 화상 데이터에 의거하여 표시되는 화상 부분과, 전술한 화상의 라인에 대해 평행한 축인 중앙과 동일한 면에서 반전되는 화상 부분인 화상이 도시된다.
전술한 것과 같이 판독되는 화상 데이터 D73에 의거하여, 도시되지 않은 화상표시장치에 의해 표시될 때의 가상 화상의 예가 도 6에 도시되어 있다. 도 6에서, "A가 도시하는 부분"은 입력 화상 데이터 D71의 좌측 부분을 도시하고, "B가 도시하는 부분"은 "A가 도시하는 부분" 즉, 입력 화상 데이터의 좌측을 수직 방향으로 반전하여 얻어지는 화상이다. 또한, "C가 도시하는 부분"은 사용자에 의해 설정되어 반전위치 제어회로(704)에 저장되는 컬럼 반전위치이다.
그리고, 프레임 메모리(702)로부터 판독되는 화상 데이터 D73은 라인마다 라인 버퍼(703)에 공급 및 저장된다. 그 후, 라인 버퍼(703)에 저장된 데이터는 제어부(707)로부터 출력되는 어드레싱 신호 S74에 의해 출력 타이밍에 따라 판독된다. 이 때, 화상 데이터는 컬럼 반전위치에 대한 정보를 포함하는 어드레싱 신호 S74에 따른 컬럼 반전위치까지 카운트업 되어, 출력된다. 그리고, 라인 버퍼(703)는 컬럼 반전위치가 되는 단계에서 제어되어, 라인 버퍼(703)에 순차적으로 입력되는 화상 데이터가 입력 순서에 대해 반전된 순서로 출력되도록 한다. 이와 같이, 출력 화소 카운트의 하나의 라인에 따른 위치에 의거하여, 컬럼 반전위치까지 순차적으로 카운트다운 되면서, 화상 데이터가 출력된다. 이상과 같이, 라인 버퍼(703)의 제어부에 의해 컬럼 반전처리가 실행되어, 출력 화상 데이터 D74가 출력된다.
그리고, 출력되는 출력 화상 데이터 D74에 의거하여, 도시되지 않은 화상표시장치에 의해 화상이 표시된다고 가정하면, 라인 버퍼(703)에 입력되는 화상 데이터에 의거하여 표시되는 화상 부분과, 전술한 화상의 라인에 대해 수직인 축인 중앙과 동일한 평면에서 반전되는 화상의 다른 부분인 화상이 도시된다.
이렇게 함으로써, 출력되는 출력 화상 데이터 D74에 의거하여, 도시되지 않은 화상표시장치에 의해 화상이 표시된다고 가정하면, 도 2c에 도시된 것과 같이, 라인 버퍼(703)에 입력되는 화상 데이터에 의거하여 표시되는 화상 부분이 다른 부분에 대한 동일한 면에서 회전하는 상태에서 반전 방향으로 표시된다. 이와 같이, 반전 멀티표시를 위해 사용될 수 있는 데이터로서 화상 데이터를 출력하는 것이 가 능해진다.
(제3실시예)
다음으로, 본 발명의 제3실시예에 따른 화상처리장치에 대해 설명한다. 도 8은 이 제3실시예에 따른 화상처리장치를 도시한 것이고, 제1실시예에서와 동일한 부품에 대해서는 동일한 참조부호가 할당되어 있다. 또한, 이 제3실시예에서는, 화상 데이터를 프레임 메모리에 기록할 때의 라인 순서 반전처리를 실행하는 경우에 대해 설명한다.
도 8에 도시된 것과 같이, 이 제3실시예에 따른 화상처리장치는, 제1라인 버퍼(101), 프레임 메모리(102) 및 FIFO(103), 반전위치 제어회로(104), 어드레스 제어장치(105), 제2라인 버퍼(106), 그리고 제어부(107)를 구비한다. 제3실시예에서, 제1라인 버퍼(101)와 제2라인 버퍼(106)는 제1메모리부이고, 프레임 메모리(102)는 제2메모리부이며, 제어부(107)와 어드레스 제어회로(105)는 제어회로이다.
또한, 도 8에서, 제1실시예에서와 마찬가지의 데이터는 외부로부터 제1라인 버퍼(101)에 입력 및 저장되는 제1입력 화상 데이터 D11, 프레임 메모리(102)로부터 판독되어 FIFO(103)에 공급되는 화상 데이터 D13 및, FIFO(103)로부터 출력되는 출력 화상 데이터 D14이다. 또한, 이 제3실시예에서는, 제2입력 화상 데이터 D15가 외부로부터 제2라인 버퍼(106)에 입력되고, 제1라인 버퍼(101) 및 제2라인 버퍼(106)로부터 판독되는 데이터는 화상 데이터 D16으로서 프레임 메모리(102)에 공급된다.
또한, 반전위치 제어회로(104)에 의해 제어부(107) 및 어드레스 제어회로(105)에 공급되는 컬럼 반전위치 지시신호 S11은, 도 9에서 "C가 도시하는 부분"인 컬럼 반전위치를 지시하기 위한 명령신호이다. 또한, 기록 어드레스 S12, 판독 어드레스 S13 및 어드레싱 신호 S14 및 S15는 제1실시예와 동일하다.
우선, 제1입력 화상 데이터 D11이 제1라인 버퍼(101)에 입력 및 저장됨과 동시에, 제2입력 화상 데이터 D15가 제2라인 버퍼(106)에 입력 및 저장된다.
또한, 제어부(107)는 반전위치 제어회로(104)로부터 출력되는 컬럼 반전위치 지시신호 S11에 의해 제1라인 버퍼(101) 및 제2라인 버퍼(106)의 인에이블 및 판독 시작위치를 제어한다. 이와 같이, 제1라인 버퍼(101)가 판독 인에이블일 경우에는, 제2라인 버퍼(106)의 판독이 불가능하게 된다. 한편, 제1라인 버퍼(101)가 판독 불가능인 경우에는, 제2라인 버퍼(106)가 판독 인에이블이 된다. 또한, 제2라인 버퍼(106)로부터 화상 데이터를 판독할 경우에 컬럼 반전처리가 실행된다.
구체적으로, 아래와 같이 제1라인 버퍼(101) 및 제2라인 버퍼(106)로부터 화상 데이터가 판독된다.
우선, 사용자에 의해 미리 설정된 컬럼 반전위치에 대한 화상 데이터는 순차적으로 카운트업 되어, 어드레싱 신호 S14가 공급되는 제1라인 버퍼(101)로부터 출력된다. 그리고, 컬럼 반전위치가 되는 단계에서, 어드레싱 신호 S15에 의해 제2라인 버퍼(106)에 순차적으로 입력되는 화상 데이터는 입력 순서에 대해 반전된 순서로 출력된다. 이와 같이, 하나의 라인당 출력 화소 카운트로부터 이미 출력된 화소수를 감산하여 얻어지는 수를 갖는 위치에 의거하여, 제2라인 버퍼(106)로부터 의 화상 데이터가 순차적으로 카운트다운 되면서 출력된다.
이와 같이, 제1라인 버퍼(101)로부터의 출력 데이터와, 제2라인 버퍼(106)로부터의 출력 데이터를 전환 및 합성하여 얻어지는 데이터가 화상 데이터 D16으로서 프레임 메모리(102)에 공급된다.
이렇게 함으로써, 화상 데이터 D16에 의거하여 화상표시장치에 의해 화상이 표시된다고 가정하면, 제1라인 버퍼(101)에 입력되는 화상 데이터에 의거하여 표시되는 화상 부분과, 제2라인 버퍼(106)에 입력되는 화상 데이터에 의거하여 표시되는 화상 부분으로서, 전술한 화상의 라인에 대해 수직인 축인 중앙과 동일한 평면에서 반전되는 화상이 도시된다.
다음으로, 프레임 메모리(102)로의 기록은 기록 어드레스 S12에 의해 제어된다. 또한, 프레임 메모리(102)로부터의 판독은 판독 어드레스 S13에 의해 제어된다. 또한, 기록 어드레스 S12 및 판독 어드레스 S13은 어드레스 제어회로(105)에 의해 생성된다.
이 어드레스 제어회로(105)에 의해 반전위치 제어회로(104)로부터 출력되는 컬럼 반전위치 지시신호 S11에 따라, 기록 어드레스 S12에서의 라인 순서 반전이 실행된다. 어드레스 제어회로(105)는 프레임 메모리(102)를 제어하여, 프레임 메모리(102)에 입력되는 2이상의 라인 분량의 화상신호 부분이 입력 순서로 출력되도록 하고, 나머지 부분은 라인 순서로 반전되어 출력되도록 한다. 즉, 어드레스 제어회로(105)는, 컬럼 반전위치 지시신호 S11을 따르면서, 프레임 메모리(102)로의 기록 어드레스 S12에 대한 컬럼 반전위치에 의거하여 라인 순서 반전처리를 실행한 다. 이렇게 함으로써, 프레임 메모리(102)로부터 판독되는 화상 데이터 D13에 의거하여, 화상표시장치에 의해 화상이 표시된다고 가정하면, 프레임 메모리(102)에 입력되는 화상 데이터에 의거하여 표시되는 화상 부분과, 전술한 화상의 라인과 평행한 축인 중앙과 동일한 평면에서 반전되는 화상의 다른 부분인 화상이 도시된다.
그리고, 프레임 메모리(102)로부터 판독된 화상 데이터 D13은 FIFO(103)에 저장된다. 이어서, 화상 데이터 D13이 FIFO(103)에 저장된 후, 화상표시장치(도시되지 않음)의 타이밍에 따라 화상 데이터 D14로서 출력된다.
출력되는 출력 화상 데이터 D14에 의거하여, 도시되지 않은 화상표시장치에 의해 화상이 표시된다고 가정하면, 제1라인 버퍼(101) 및 제2라인 버퍼(106)에 입력되는 화상 데이터에 의거하여 표시되는 화상 부분은, 화상의 다른 부분에 대해 동일한 평면에서 회전하는 상태에서 반전 방향으로 표시된다. 이와 같이, 반전 멀티표시를 달성하는 것이 가능해진다.
여기서, 일례로서, 입력 화상 데이터 D11에 의거하여, 도시되지 않은 화상표시장치에 의해 표시될 때의 가상 화상이 도 2a에 도시되어 있고, 입력 화상 데이터 D15에 의거하여, 도시되지 않은 화상표시장치에 의해 표시될 때의 가상 화상이 도 9a에 도시되어 있다고 가정한다. 이 때, 이 제3실시예에 따른 화상처리장치로부터 출력되는 출력 화상 데이터 D14에 의거하여, 도시되지 않은 화상표시장치에 의해 표시될 때의 가상 화상은 도 9b의 화상이 된다. 이 도 9b는 각각의 입력 화상 데이터 D11 및 D15에 의거하여 가상 화상의 좌단부로부터 표시 영역이 설정되는 예를 도시한 것이다.
또한, 이 표시 영역의 위치는, 사용자에 의해 설정되어 외부로부터 입력되는 반전위치 지시정보 데이터에 따라 어드레스 제어회로(105) 및 제어부(107)에서 설정되는 표시 영역의 데이터에 따라 변경될 수 있다.
이상으로, 본 발명의 실시예에 대해 구체적으로 설명되었지만, 본 발명은 전술한 실시예에 한정되지 않으며, 본 발명의 기술적 사상에 의거하여 각종의 변형이 가능하다.
예를 들어, 전술한 실시예에서 열거한 수치는 단지 예에 불과하며, 필요에 따라 이것과 상이한 수치일 수도 있다.
예를 들어, 전술한 제1실시예에서는, 도 3 및 도 4에서 반전위치 C는 x/2로 하였지만, 이 반전위치 C의 컬럼 반전 좌표는 단지 예에 불과하다. 이에 따라, 그 밖의 임의의 컬럼 반전 좌표를 선택하는 것도 가능하고, 반드시 전체 컬럼 반전 좌표의 절반(x/2)일 필요는 없다. 또한, 도 6 및 도 9b에 도시된 표시예는 단지 설명을 위한 예에 불과하며, 반드시 표시 화면의 중앙에서 반전처리가 실행되는 것을 도시하는 것은 아니다.
또한, 예를 들어, 전술한 실시예에서 채택되는 입력신호로서, 인터레이스 신호와 프로그레시브 신호 중에서 어느 한 신호가 사용될 수 있으며, 이에 따라, 반드시 어느 한 신호에 한정되는 것은 아니다.
또한, 예를 들어, 전술한 실시예에서는, 라인마다의 반전처리에 대해 설명되지만, 이것은 반드시 라인마다의 처리를 한정하는 취지는 아니다. 인접하는 2개의 라인을 동시에 주사하여 화상을 표시하는 시스템 등의, 복수의 라인을 주사하여 화 상을 표시하는 시스템, 즉, 소위 라인 더블이 채택되더라도, 본 발명이 적용될 수 있고, 동일한 효과가 얻어질 수 있다.
또한, FIFO는 후속 단계에서 위치결정되는 메모리부에 입력되는 화상 데이터의 전송 레이트와, 메모리부에서의 화상 데이터 기록 속도간의 차이를 완화시키는 임시 메모리소자이다. 이에 따라, 화상 데이터의 전송 레이트가 메모리부의 화상 데이터 기록 속도에 대해 미리 적응하는 그러한 구성일 경우에는, 반드시 FIFO를 사용할 필요가 없다.
이상 설명된 것과 같이, 본 발명은 비교적 간단한 회로구성에 의해 반전 표시를 실행할 수 있는 화상처리장치 및 이 화상처리장치를 구비한 화상표시장치를 제공할 수 있다.

Claims (8)

  1. 각 라인당 연속적으로 입력된 화상신호를 저장하는 제1메모리부와,
    상기 제1메모리부로부터 출력되는 복수의 라인에 대한 화상신호를 저장할 수 있는 제2메모리부와,
    상기 제1메모리부 및 상기 제2메모리부를 제어하는 제어회로를 구비하고,
    상기 제어회로는,
    상기 제1메모리부에 각 라인마다 저장된 모든 화상신호는 상기 제1메모리부에 화상신호를 입력하는 순서와 반대인 순서로 출력되고, 상기 제1메모리부로부터 출력되는 화상신호는 상기 제2메모리부에 연속적으로 입력되어 복수의 라인에 대한 화상신호를 저장하며, 상기 제2메모리부에 저장된 복수의 라인에 대한 모든 화상신호는 상기 제2메모리부에 입력되는 화상신호의 라인의 순서와 반대인 순서로 출력되도록 제어하는 것을 특징으로 하는 화상신호 처리회로.
  2. 각 라인당 연속적으로 입력되는 화상 신호를 저장하는 제1메모리부와,
    상기 제1메모리부로부터 출력되는 복수의 라인에 대한 화상신호를 저장할 수 있는 제2메모리부와,
    상기 제1메모리부 및 상기 제2메모리부를 제어하는 제어회로를 구비하고,
    상기 제어회로는,
    상기 제1메모리부에 저장된 화상신호의 일부는 상기 제1메모리부에 화상신호를 입력하는 순서와 동일한 순서로 상기 제2메모리부에 출력되는 반면, 상기 제1메모리부에 저장된 화상신호의 나머지 부분은 상기 제1메모리부에 화상신호를 입력하는 순서와 반대인 순서로 상기 제2메모리부에 출력되도록 제어하며, 제1메모리부로부터 출력되는 화상신호는 상기 제2메모리부에 연속적으로 입력되어 복수의 라인에 대한 화상신호를 저장하며,
    상기 제2메모리부에 저장된 복수의 라인에 대한 화상신호의 일부는 상기 제2메모리부에 화상신호의 라인을 입력하는 순서와 동일한 순서로 상기 제2메모리부로부터 출력되는 반면, 상기 제2메모리부에 저장된 라인에 대한 화상신호의 나머지 부분은 상기 제2메모리부에 복수의 라인에 대한 화상신호의 라인을 입력하는 순서와 반대인 순서로 상기 제2메모리부로부터 출력되도록 제어하는 것을 특징으로 하는 화상신호 처리회로.
  3. 제1항 또는 제2항에 따른 화상신호 처리회로와,
    상기 화상신호 처리회로로부터 출력되는 신호에 의거하여 표시를 수행하는 표시부를 구비하는 것을 특징으로 하는 화상표시장치.
  4. 각 라인당 연속적으로 입력되는 화상 신호를 저장하는 제1메모리부와,
    상기 제1메모리부로부터 출력되는 복수의 라인에 대한 화상신호를 저장할 수 있는 제2메모리부와,
    상기 제1메모리부 및 상기 제2메모리부를 제어하는 제어회로를 구비하고,
    상기 제어회로는,
    상기 제1메모리부에 각 라인마다 저장된 모든 화상신호는 상기 제1메모리부에 화상신호를 입력하는 순서와 반대인 순서로 출력되고, 상기 제1메모리부로부터 출력되는 화상신호는 상기 제2메모리부에 라인별로 입력되어, 상기 제1메모리부로부터 출력되는 화상신호의 라인의 순서와 반대인 순서로 복수의 라인에 대한 화상신호를 저장하도록 제어하는 것을 특징으로 하는 화상신호 처리회로.
  5. 각 라인당 연속적으로 입력되는 화상 신호를 저장하는 제1메모리부와,
    상기 제1메모리부로부터 출력되는 복수의 라인에 대한 화상신호를 저장할 수 있는 제2메모리부와,
    상기 제1메모리부 및 상기 제2메모리부를 제어하는 제어회로를 구비하고,
    상기 제어회로는,
    상기 제1메모리부에 각 라인당 저장된 화상신호를 출력시에, 상기 제1메모리부에 저장된 화상신호의 일부는 상기 제1메모리부에 화상신호를 입력하는 순서와 동일한 순서로 상기 제2메모리부에 출력되는 반면, 상기 제1메모리부에 저장된 화상신호의 나머지 부분은 상기 제1메모리부에 화상신호를 입력하는 순서와 반대인 순서로 상기 제2메모리부에 출력되도록 제어하며,
    상기 제2메모리부에 복수의 라인의 화상신호를 라인별로 저장시에, 상기 제1메모리부로부터 출력되는 복수의 라인에 대한 화상신호의 일부는 상기 제2메모리부에 화상신호의 라인을 입력하는 순서와 동일한 순서로 상기 제2메모리부에 저장되는 반면, 상기 제1메모리부로부터 출력되는 복수의 라인에 대한 화상신호의 나머지 부분은 상기 제2메모리부에 화상신호의 라인을 입력하는 순서와 반대인 순서로 상기 제2메모리부에 저장되도록 제어하는 것을 특징으로 하는 화상신호 처리회로.
  6. 제4항 또는 제5항에 따른 화상신호 처리회로와,
    상기 화상신호 처리회로로부터 출력되는 신호에 의거하여 표시를 수행하는 표시부를 구비하는 것을 특징으로 하는 화상표시장치.
  7. 각 라인당 화상신호를 저장하는 제1메모리부와,
    복수의 라인에 대한 화상신호를 저장할 수 있는 제2메모리부와,
    상기 제1메모리부 및 상기 제2메모리부를 제어하는 제어회로로서, 상기 제2메모리부에 복수의 라인에 대해 저장된 화상신호는 상기 제2메모리부에 저장된 화상신호의 라인의 순서와 반대인 순서로 상기 제1메모리부에 출력되어, 상기 제1메모리부로부터 출력된 상기 화상신호를 상기 제1메모리부에 저장하고, 상기 제1메모리부에 저장된 화상신호는 상기 제1메모리부에 화상신호를 입력하는 순서와 반대인 순서로 출력되도록 제어하는 제어회로를 구비하는 것을 특징으로 하는 화상신호 처리회로.
  8. 제7항에 기재된 화상신호 처리회로와,
    상기 화상신호 처리회로로부터 출력되는 신호에 의거하여 표시를 수행하는 표시부를 구비하는 것을 특징으로 하는 화상표시장치.
KR1020050038045A 2004-05-06 2005-05-06 화상신호 처리회로 및 화상표시장치 KR100773850B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00137627 2004-05-06
JP2004137627 2004-05-06

Publications (2)

Publication Number Publication Date
KR20060045934A KR20060045934A (ko) 2006-05-17
KR100773850B1 true KR100773850B1 (ko) 2007-11-06

Family

ID=34935956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050038045A KR100773850B1 (ko) 2004-05-06 2005-05-06 화상신호 처리회로 및 화상표시장치

Country Status (4)

Country Link
US (1) US7589745B2 (ko)
EP (1) EP1594119A3 (ko)
KR (1) KR100773850B1 (ko)
CN (2) CN101075425A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1699229A1 (en) * 2005-03-02 2006-09-06 Thomson Licensing Method, circuit arrangement and camera for providing electronic scan reversal
US20080036758A1 (en) * 2006-03-31 2008-02-14 Intelisum Inc. Systems and methods for determining a global or local position of a point of interest within a scene using a three-dimensional model of the scene
US20070268226A1 (en) * 2006-05-19 2007-11-22 Semiconductor Energy Laboratory Co., Ltd. Video data control circuit, drive method thereof, and display device and electronic device having the video data control circuit
JP5213500B2 (ja) * 2008-04-04 2013-06-19 任天堂株式会社 画像変換プログラムおよび画像変換装置
KR101493905B1 (ko) * 2008-08-12 2015-03-02 삼성전자 주식회사 영상처리장치 및 영상처리방법
JP5415730B2 (ja) * 2008-09-04 2014-02-12 任天堂株式会社 画像処理プログラム、画像処理装置、画像処理方法、および画像処理システム
KR101653246B1 (ko) * 2010-02-03 2016-09-12 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN102137220B (zh) * 2010-11-04 2013-03-13 青岛海信信芯科技有限公司 一种行缓冲器寻址方法及芯片
US20130215101A1 (en) * 2012-02-21 2013-08-22 Motorola Solutions, Inc. Anamorphic display
CN104954722B (zh) * 2015-06-15 2018-04-27 深圳市美德医疗电子技术有限公司 一种hdmi音视频信号的传输方法及装置
US11062493B1 (en) * 2020-09-15 2021-07-13 Adobe Inc. Symmetry axis digital content generation system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6143080A (ja) * 1984-08-03 1986-03-01 Nippon Telegr & Teleph Corp <Ntt> テレビジヨン鏡像表示制御方式
JPS63155865A (ja) * 1986-12-19 1988-06-29 Hitachi Ltd 画像処理装置
US6040826A (en) 1996-10-30 2000-03-21 Sharp Kabushiki Kaisha Driving circuit for driving simple matrix type display apparatus
US6121947A (en) 1995-11-30 2000-09-19 Hitachi, Ltd. Liquid crystal display Control device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570158A (en) * 1981-10-27 1986-02-11 Williams Electronics, Inc. Horizontal and vertical image inversion circuit for a video display
JPH077260B2 (ja) * 1987-11-20 1995-01-30 株式会社日立製作所 画像データ回転処理装置及びその方法
JPH01185139A (ja) * 1988-01-18 1989-07-24 Toshiba Corp 配電線自動監視制御装置
JPH07152905A (ja) * 1993-11-30 1995-06-16 Fujitsu Ltd 画像データ処理装置
JPH08258342A (ja) * 1995-03-27 1996-10-08 Oki Data:Kk 記録装置及び記録方法
JP2968729B2 (ja) * 1996-07-30 1999-11-02 日本電気アイシーマイコンシステム株式会社 図形画像表示装置および図形画像表示方法
JP3677924B2 (ja) * 1997-02-17 2005-08-03 株式会社セガ ビデオゲーム装置の表示方法及び制御方法
JPH11296145A (ja) 1998-04-09 1999-10-29 Hitachi Ltd 液晶表示制御装置
JP2001343966A (ja) 2000-05-31 2001-12-14 Nec Corp 表示座標変換回路
JP2002137460A (ja) * 2000-10-31 2002-05-14 Canon Inc 印刷システムおよび記憶制御方法
US20020085123A1 (en) * 2000-12-15 2002-07-04 Kenichiro Ono Display control apparatus, display control method, display system and storage medium
JP3799288B2 (ja) * 2002-04-05 2006-07-19 キヤノン株式会社 受信装置
JP2004077839A (ja) * 2002-08-19 2004-03-11 Sharp Corp データ変換装置、該データ変換装置を備える表示制御装置および表示装置
JP4035408B2 (ja) * 2002-09-10 2008-01-23 キヤノン株式会社 解像度変換装置及び方法及び情報処理装置
CN1192325C (zh) * 2002-10-16 2005-03-09 威盛电子股份有限公司 部分图像旋转装置及方法
JP4241066B2 (ja) 2003-01-29 2009-03-18 キヤノン株式会社 予約装置およびその制御方法
KR100940203B1 (ko) * 2003-02-18 2010-02-10 삼성전자주식회사 세그먼트 기반의 화소 처리 장치 및 그 방법
JP4261970B2 (ja) * 2003-04-24 2009-05-13 キヤノン株式会社 映像情報処理装置及び映像情報処理方法
JP4217543B2 (ja) * 2003-06-05 2009-02-04 キヤノン株式会社 動き情報処理装置及び方法
EP1507249A1 (en) * 2003-08-12 2005-02-16 ARM Limited Display controller for rotation of display image
US7894094B2 (en) * 2003-09-26 2011-02-22 Xerox Corporation System and method for image rotation
US7825987B2 (en) * 2003-10-03 2010-11-02 Canon Kabushiki Kaisha Information processor, TV system, control method and program
JP4366182B2 (ja) * 2003-12-09 2009-11-18 キヤノン株式会社 放送受信装置及び放送受信装置の制御方法
US7505676B2 (en) * 2004-02-03 2009-03-17 Canon Kabushiki Kaisha Information reproducing method and information reproducing device
US7049873B2 (en) * 2004-02-23 2006-05-23 International Business Machines Corporation System and method for implementing a micro-stepping delay chain for a delay locked loop
JP4641438B2 (ja) * 2004-03-16 2011-03-02 キヤノン株式会社 画素補間装置及び画素補間方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6143080A (ja) * 1984-08-03 1986-03-01 Nippon Telegr & Teleph Corp <Ntt> テレビジヨン鏡像表示制御方式
JPS63155865A (ja) * 1986-12-19 1988-06-29 Hitachi Ltd 画像処理装置
US6121947A (en) 1995-11-30 2000-09-19 Hitachi, Ltd. Liquid crystal display Control device
US6040826A (en) 1996-10-30 2000-03-21 Sharp Kabushiki Kaisha Driving circuit for driving simple matrix type display apparatus

Also Published As

Publication number Publication date
US20050248585A1 (en) 2005-11-10
KR20060045934A (ko) 2006-05-17
CN100356404C (zh) 2007-12-19
US7589745B2 (en) 2009-09-15
CN101075425A (zh) 2007-11-21
EP1594119A3 (en) 2007-10-31
CN1734495A (zh) 2006-02-15
EP1594119A2 (en) 2005-11-09

Similar Documents

Publication Publication Date Title
KR100773850B1 (ko) 화상신호 처리회로 및 화상표시장치
JPH08202318A (ja) 記憶性を有する表示装置の表示制御方法及びその表示システム
US6664968B2 (en) Display device and image displaying method of display device
JPH08123367A (ja) 映像信号処理装置及び映像信号処理方法
US20110032262A1 (en) Semiconductor integrated circuit for displaying image
JP4746912B2 (ja) 画像信号処理回路および画像表示装置
KR100245275B1 (ko) 컴퓨터 시스템용 그래픽스 서브시스템
JP4663852B2 (ja) フレーム内時分割階調表示方式への画像データ変換装置
JPH0816133A (ja) 変化ライン検出装置および方法
JP4827421B2 (ja) 表示制御装置
US6943783B1 (en) LCD controller which supports a no-scaling image without a frame buffer
JP2001136412A (ja) 複数映像表示装置のガンマ補正回路
JP2609628B2 (ja) メモリアドレス制御装置
JPH04232993A (ja) 画像デ−タ記録、表示回路
JPH07199864A (ja) 表示装置
JP3019543B2 (ja) 画像表示システム
JP2918049B2 (ja) ピクチャ・イン・ピクチャのための記憶方法
JP2001034258A (ja) 画像表示処理回路及びその処理方法
JPH05313645A (ja) 画像合成表示装置
JPH0830254A (ja) 表示効果発生回路
JPH0415689A (ja) 画像表示回路
JP2001034259A (ja) 画像表示処理回路
JPS6015689A (ja) Ｃｒｔ動画表示装置
JP4513313B2 (ja) 映像信号処理装置及び方法
JP2006227498A (ja) 画像処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee