KR100940203B1 - 세그먼트 기반의 화소 처리 장치 및 그 방법 - Google Patents
세그먼트 기반의 화소 처리 장치 및 그 방법 Download PDFInfo
- Publication number
- KR100940203B1 KR100940203B1 KR1020030010044A KR20030010044A KR100940203B1 KR 100940203 B1 KR100940203 B1 KR 100940203B1 KR 1020030010044 A KR1020030010044 A KR 1020030010044A KR 20030010044 A KR20030010044 A KR 20030010044A KR 100940203 B1 KR100940203 B1 KR 100940203B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- segment
- segments
- data
- frame
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
Abstract
본 발명은 효율적인 메모리 운용을 위한 세그먼트 기반의 화소 처리 장치 및 그 방법이 개시되어 있다. 본 발명은 한 프레임 단위의 영상 데이터를 수직 방향으로 복수개의 세그먼트들로 분할하는 과정, 분할된 복수개 세그먼트중 한 세그먼트의 라인 데이터를 순차적으로 전처리/후처리하고 난 후 다음 세그먼트의 라인 데이터를 순차적으로 전처리/후처리하는 과정, 나머지 세그먼트의 다음 라인 데이터에 대해서 상기 과정을 차례대로 반복하여 설정된 세그먼트 개수에 도달할 때 까지 화소 데이터에 대한 전처리/후처리를 수행하는 과정을 포함한다.
Description
도 1 종래의 전처리기 또는 후처리기에서 사용되는 한 프레임 내의 화소 처리 방법이다.
도 2는 도 1의 화소 처리 방법을 적용하기 위한 영상 신호 처리 장치의 블록도이다.
도 3은 본 발명에 따른 세그먼트 기반의 화소 처리 장치를 보이는 블록도이다.
도 4는 본 발명에 따른 한 프레임 내의 화소 처리 방법의 실시예이다.
도 5는 본 발명에 따른 한 프레임 내의 화소 처리 방법의 다른 실시예이다.
도 6은 본 발명에 따른 복수개의 세그먼트로 분할된 프레임 내 화소 처리 방법을 보이는 흐름도이다.
본 발명은 메모리 운영 시스템에 관한 것이며, 특히 효율적인 메모리 운용을 위한 세그먼트 기반의 화소 처리 장치 및 그 방법에 관한 것이다.
일반적으로 인코딩 또는 디코딩된 영상 신호는 화질을 개선하기 위해 저대역 필터링과 같은 전처리(pre-processing)이나 또는 후처리(post-processing)를 수행한다. 이때 대부분의 전처리나 후처리는 화소 단위로 수행된다.
도 1을 참조하면, 입력되는 화소 데이터는 프레임 메모리(도시 안됨)에 프레임 단위 또는 필드 단위로 일시 저장된다. 이어서, 프레임 메모리에 저장된 프레임이나 필드 단위의 화소 데이터는 프로세싱용 메모리로 읽혀진다. 이때 프레임이나 필드 단위의 화소 데이터는 모두 메모리에 담아 두는 것이 아니라, 통상 몇 개의 라인 메모리를 두어 도 1에서 도시된 바와 같이 상위 라인부터 좌에서 우로 마지막 라인 까지 전처리/후처리된다. 즉, 한 프레임의 화소 데이터에 row 0 -> row 1 -> row 2 -> row 3 -> row 4 ··· 순으로 전처리/후처리된다.
또한 도 2를 참조하면, n번째 라인의(row n) 한 화소를 전처리/후처리하는 데 필요한 주변 화소들이 상하 라인에 존재한다고 가정하자. 이때 n번째 라인(row n)의 화소, n-1번째 라인(row n-1)의 화소 및 n+1번째 라인(row n+1)의 화소는 제1라인메모리(210), 제3라인 메모리(230)에 저장되어 프로세서(240)로 공급된다.
예컨대, 한 프레임에 720 화소 x 480 라인의 영상 신호가 존재한다고 가정하면, 3 화소 x 3 화소의 저대역 통과 필터링을 수행하기 위한 하드웨어 구조는 적어도 720개의 화소들을 저장할 수 있는 3개의 라인 메모리를 필요로 한다. 즉, 종래의 하드웨어 구조는 약 2.2Kbyte의 라인 메모리가 필요하다.
따라서 종래의 전처리/후처리를 위한 화소 처리 방법은 여러 프레임이 요구되고 상하 여러 라인의 화소값들이 필요한 복잡한 프로세싱을 위해서 훨씬 더 많은 라인 메모리를 필요로 하는 문제점이 있다.
본 발명이 이루고자하는 기술적 과제는 한 프레임을 여러 개의 세그먼트들로 분리하여 그 세그먼트 단위들로 프로세싱을 수행함으로써 메모리의 부담을 줄일 수 있는 세그먼트 기반의 화소 처리 방법 및 장치를 제공하는 데 있다.
상기의 기술적 과제를 해결하기 위하여, 본 발명의 화소 처리 장치는,
입력되는 영상 데이터를 프레임 및/또는 필드 단위로 저장하는 프레임 저장부;
상기 프레임 저장부에 저장된 프레임 및/또는 필드의 화소들에 대해 수직 방향으로 복수개로 분할된 세그먼트내 라인 데이터를 저장하는 라인 저장부;
상기 라인 저장부에 저장된 라인 단위의 영상 데이터를 사용하여 전처리/후처리하는 프로세서부;
상기 프레임 저장부에 저장된 한 프레임 단위의 영상 데이터를 수직 방향으로 복수개의 세그먼트로 분할하여 그 세그먼트 순서대로 세그먼트내 라인 단위의 데이터를 상기 라인 저장부에 저장하는 제어부를 포함하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 해결하기 위하여, 본 발명의 화소 처리 방법은, 화소 처리 방법에 있어서,
한 프레임 단위의 영상 데이터를 수직 방향으로 복수개의 세그먼트들로 분할하는 과정;
상기 과정에서 분할된 복수개 세그먼트중 한 세그먼트의 라인 데이터를 순차 적으로 전처리/후처리하고 난 후 다음 세그먼트의 라인 데이터를 순차적으로 전처리/후처리하는 과정;
상기 나머지 세그먼트의 다음 라인 데이터에 대해서 상기 과정을 차례대로 반복하여 설정된 세그먼트 개수에 도달할 때 까지 화소 데이터에 대한 전처리/후처리를 수행하는 과정을 포함하는 것을 특징으로 한다.
상기의 또 다른 기술적 과제를 해결하기 위하여, 본 발명의 복수개의 세그먼트로 분할된 프레임 내 화소 처리 방법에 있어서,
k번째 세그먼트에 대해 첫 번째 라인에 대한 화소 데이터를 라인 단위로 저장하는 과정;
상기 과정에서 소정 개수의 라인 단위에 대한 화소 데이터가 저장되면 라인 데이터를 전처리/후처리하는 과정;
상기 과정에서 전처리/후처리된 화소 데이터를 별도로 저장한 후 상기 k번째 세그먼트의 마지막 라인에 대한 화소 데이터에 대한 전처리/후처리를 체크하는 과정;
상기 마지막 라인에 대한 화소 데이터가 전처리/후처리되면 k번째 세그먼트가 미리 설정된 세그먼트 개수인가를 체크하는 과정;
상기 과정에서 k번째 세그먼트가 미리 설정된 세그먼트 개수이면 세그먼트 단위의 화소 처리 과정을 종료하고 그렇지 않으면 k번째 세그먼트가 미리 설정된 세그먼트 개수가 될 때 까지 상기 과정들을 반복하는 과정을 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조로하여 본 발명의 바람직한 실시예를 설명하기로 한다.
도 3은 본 발명에 따른 세그먼트 기반의 화소 처리 장치를 보이는 블록도이다.
도 3을 참조하면, 프레임 메모리(310)는 입력되는 화소 데이터를 프레임 또는/및 필드 단위로 일시 저장한다.
라인 메모리(320)는 프레임 메모리(310)에 저장된 프레임/필드 단위의 화소 데이터에 대해 수직 방향으로 복수개 분할된 세그먼트 단위의 라인 데이터를 저장한다. 이때 라인 메모리(320)의 크기는 한 프레임에 대한 라인 길이를 K으로 나눈 값이며, K는 1보다 큰 정수이다. 예컨대, 720 화소 x 480 라인의 한 프레임이 수직 방향으로 6개의 세그먼트로 분할되면 라인 메모리(320)의 크기는 120 화소 x 480 라인이 된다. 또한 3 화소 x 3화소 단위로 저대역 필터링을 할 경우 라인 메모리(320)는 3개가 필요하다.
프로세서(330)는 라인 메모리(320)에 저장된 라인 단위의 화소 데이터를 이용하여 저대역 필터링과 같은 전처리 또는 후처리를 수행한다.
외부 메모리(340)는 프로세서(330)에서 전처리 및 후처리된 화소 데이터를 저장한다.
제어부(350)는 프레임 메모리(310)에 저장된 한 프레임 단위의 영상 데이터를 수직 방향으로 분할된 세그먼트 별로 독출하여, 그 세그먼트내 라인 데이터를 순차적으로 라인 메모리(320)에 저장하고, 프로세서(330)에서 전처리 또는 후처리된 화소 데이터를 외부 메모리(340)에 저장시킨다.
도 4는 본 발명에 따른 한 프레임 내의 화소 처리 방법이다.
도 4를 참조하면, 한 프레임을 여러 개의 세그먼트 예컨대, Segment1 Segment2 ··· 로 분리한다. 그리고 한 프레임에 대한 화소 데이터는 Segement 1 -> Segment2 ->··· 순으로 전처리 또는 후처리된다. 또한 각 세그먼트 내에서의 화소 데이터는 종래 기술과 동일하게 상위 라인부터 순차적으로 전처리 및 후처리된다. 예컨대, Segement 1내 화소 데이터는 row 0 -> row 1 -> row 2 -> row 3 -> row 4 ··· 순으로 처리된다. 그리고 각 라인내 화소 데이터는 좌에서 우로 옮겨가며 전처리 또는 후처리된다.
따라서, 본 발명에 따른 화소 처리 방법을 적용하면 라인 메모리의 크기가 대폭적으로 줄어든다. 예를 들어, 720 화소 x 480 라인의 영상 신호를 3 화소 x 3 화소 단위로 저대역 필터링 할 경우, 종래의 화소 처리 방식은 적어도 2.1Kbyte의 라인 메모리를 필요로 한다. 그러나 본 발명의 실시예에서 세그먼트의 라인의 화소 개수를 120 라고 하면, 라인 메모리의 크기는 종래 라인 메모리 크기의 1/6에 해당하는 350byte이면 충분하다.
그러나 도 4에 도시된 바와 같이 세그먼트들의 겹침이 없으면 경계부분의 화소 데이터에 대한 전처리/후처리시 정보 부족으로 인해 아티팩트(artifact)가 발생할 수 있다. 따라서, 본 발명의 다른 실시예로서 도 5에 도시된 바와 같이 한 프레임내 세그먼트를 적당한 화소 개수 만큼 겹치도록 나눌 수도 있다. 도 5와 같이 구 성할 경우 약간의 메모리 증가만으로 경계부근에서의 아티팩트(artifact)를 방지할 수 있다.
도 6은 본 발명에 따른 복수개의 세그먼트로 분할된 프레임 내 화소 처리 방법을 보이는 흐름도이다.
먼저, 한 프레임/필드 단위의 영상 데이터를 수직 방향으로 복수개의 세그먼트로 분할한다. 그리고 한 프레임 단위의 화소 데이터를 3 화소 x 3 화소 단위로 저대역 필터링한다고 가정한다. 이에 따라 3 화소 x 3 화소 단위로 저대역 필터링하기 위해 3개의 라인 데이터를 저장하기 위한 제1,제2,제3 라인 메모리를 구비한다. 그리고 편의상 맨 위 라인과 마지막 라인은 처리하지 않는다고 가정한다. 그리고 n을 초기화 한다(600 과정).
이어서, k번째 세그먼트의 n 번째 라인에 대한 화소 데이터를 입력한다(610 과정).
이어서, n 번째 라인에 대한 화소 데이터는 제1라인 메모리로 입력된다(620 과정).
이어서, 3개의 라인 메모리에 라인 단위의 화소 데이터가 모두 저장되어 있는가를 체크한다(630 과정). 즉, n 번째 라인이 2인가를 체크한다. 이때 n 번째 라인이 2에 해당되지 않으면 라인 메모리간에 저장된 화소 데이터를 시프트시킨다. 예컨대, 제1라인 메모리의 화소 데이터는 제2라인 메모리로 시프트하고, 동시에 제2라인 메모리의 화소 데이터는 제3라인 메모리로 시프트한다(680 과정).
이어서, n 번째 라인이 2에 해당되면 n-1 번째 라인 단위의 화소 데이터에 대해 저역 필터링과 같은 전처리/후처리를 수행한다(640 과정).
이어서, 전처리/후처리된 화소 데이터를 외부 메모리에 저장한다(650 과정).
이어서, k번째 세그먼트의 마지막 번째 라인에 대한 화소 데이터가 전처리/후처리되었는가를 체크한다(660 과정). 이때 마지막 라인에 대한 화소 데이터가 전처리/후처리되지 않았으면 680 과정을 통해 다음 라인에 대해 동일한 과정을 수행한다.
이어서, 마지막 번째 라인에 대한 화소 데이터가 전처리/후처리되었으면 k번째 세그먼트가 현재 처리하고자 하는 프레임의 마지막 K번째 세그먼트인가를 체크한다(670 과정).
이때 k번째 세그먼트가 K이면 세그먼트 단위의 화소 처리 과정을 종료한다. 또한 k번째 세그먼트가 K가 아니면 k+1번째 세그먼트에 대해 n을 0으로 설정 후 다시 610 과정으로 복귀함으로써 세그먼트 별로 차례대로 전처리/후처리가 수행된다.
결국, 한 프레임에 대한 화소 데이터는 미리 설정된 세그먼트 개수에 따라 Segment 1 -> Segment2 ->··· 순으로 라인 단위의 전처리 또는 후처리된다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상내에서 당업자에 의한 변형이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, 본 발명은 한 프레임을 여러 개의 세그먼트로 나누어 프로세싱함으로써 전처리기(pre-processor)나 후처리기(post-processor) 구현 시 전체적인 메모리 부담을 대폭적으로 줄일 수 있다.
Claims (7)
- 화소 처리 장치에 있어서,입력되는 영상 데이터를 프레임 또는 필드 단위로 저장하는 프레임 저장부;상기 프레임 저장부에 저장된 프레임 또는 필드의 화소들에 대해 수직 방향으로 복수개로 분할된 세그먼트내 라인 데이터를 저장하는 라인 저장부;상기 라인 저장부에 저장된 라인 단위의 영상 데이터를 사용하여 전처리/후처리하는 프로세서부;상기 프레임 저장부에 저장된 한 프레임 단위의 영상 데이터를 수직 방향으로 복수개의 세그먼트로 분할하여 그 세그먼트 순서대로 세그먼트내 라인 단위의 데이터를 상기 라인 저장부에 저장하는 제어부를 포함하는 화소 처리 장치.
- 제1항에 있어서, 상기 라인 저장부의 크기는 한 프레임에 대한 라인 길이를 K로 나눈 값이며, K는 1보다 큰 정수임을 특징으로 하는 화소 처리 장치.
- 제1항에 있어서, 상기 제어부는 분할된 복수개 세그먼트중 한 세그먼트내 라인 데이터들을 순차적으로 라인 저장부에 저장하고 난 후 다음 세그먼트내 라인 데이터들을 순차적으로 라인 저장부에 저장하고, 상기 나머지 세그먼트들내 라인 데이터에 대해서 설정된 세그먼트 개수에 도달할 때 까지 상기 과정을 차례대로 반복 하는 것임을 특징으로 하는 화소 처리 장치.
- 화소 처리 방법에 있어서,한 프레임 단위의 영상 데이터를 수직 방향으로 복수개의 세그먼트들로 분할하는 과정;상기 과정에서 분할된 복수개 세그먼트중 한 세그먼트의 라인 데이터를 순차적으로 전처리/후처리하고 난 후 다음 세그먼트의 라인 데이터를 순차적으로 전처리/후처리하는 과정;상기 나머지 세그먼트의 다음 라인 데이터에 대해서 상기 과정을 차례대로 반복하여 설정된 세그먼트 개수에 도달할 때 까지 화소 데이터에 대한 전처리/후처리를 수행하는 과정을 포함하는 화소 처리 방법.
- 제4항에 있어서, 상기 한 프레임내 세그먼트를 소정 개수의 화소 만큼 겹쳐서 분할하는 것임을 특징으로 하는 화소 처리 방법.
- 복수개의 세그먼트로 분할된 프레임 내 화소 처리 방법에 있어서,k번째 세그먼트에 대해 첫 번째 라인에 대한 화소 데이터를 라인 단위로 저장하는 과정;상기 과정에서 소정 개수의 라인 단위에 대한 화소 데이터가 저장되면 라인 데이터를 전처리/후처리하는 과정;상기 과정에서 전처리/후처리된 화소 데이터를 별도로 저장한 후 상기 k번째 세그먼트의 마지막 라인에 대한 화소 데이터에 대한 전처리/후처리를 체크하는 과정;상기 마지막 라인에 대한 화소 데이터가 전처리/후처리되면 k번째 세그먼트가 미리 설정된 세그먼트 개수인가를 체크하는 과정;상기 과정에서 k번째 세그먼트가 미리 설정된 세그먼트 개수이면 세그먼트 단위의 화소 처리 과정을 종료하고 그렇지 않으면 k번째 세그먼트가 미리 설정된 세그먼트 개수가 될 때 까지 상기 과정들을 반복하는 과정을 포함하는 화소 처리 방법.
- 화소 처리 장치에 있어서,입력되는 영상 데이터를 프레임 및 필드 단위로 저장하는 프레임 저장부;상기 프레임 저장부에 저장된 프레임 및 필드의 화소들에 대해 수직 방향으로 복수개로 분할된 세그먼트내 라인 데이터를 저장하는 라인 저장부;상기 라인 저장부에 저장된 라인 단위의 영상 데이터를 사용하여 전처리/후처리하는 프로세서부;상기 프레임 저장부에 저장된 한 프레임 단위의 영상 데이터를 수직 방향으로 복수개의 세그먼트로 분할하여 그 세그먼트 순서대로 세그먼트내 라인 단위의 데이터를 상기 라인 저장부에 저장하는 제어부를 포함하는 화소 처리 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030010044A KR100940203B1 (ko) | 2003-02-18 | 2003-02-18 | 세그먼트 기반의 화소 처리 장치 및 그 방법 |
US10/718,572 US6954207B2 (en) | 2003-02-18 | 2003-11-24 | Method and apparatus for processing pixels based on segments |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030010044A KR100940203B1 (ko) | 2003-02-18 | 2003-02-18 | 세그먼트 기반의 화소 처리 장치 및 그 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040074418A KR20040074418A (ko) | 2004-08-25 |
KR100940203B1 true KR100940203B1 (ko) | 2010-02-10 |
Family
ID=32844859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030010044A KR100940203B1 (ko) | 2003-02-18 | 2003-02-18 | 세그먼트 기반의 화소 처리 장치 및 그 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6954207B2 (ko) |
KR (1) | KR100940203B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100356404C (zh) * | 2004-05-06 | 2007-12-19 | 佳能株式会社 | 图像信号处理电路和图像显示装置 |
US7453761B2 (en) * | 2004-06-08 | 2008-11-18 | Broadcom Corporation | Method and system for low cost line buffer system design |
US7595805B2 (en) * | 2006-04-11 | 2009-09-29 | Qualcomm Incorporated | Techniques to facilitate use of small line buffers for processing of small or large images |
US8643661B1 (en) * | 2006-06-21 | 2014-02-04 | Marvell International Ltd. | Non raster row pixel processing |
US7839424B1 (en) | 2006-07-13 | 2010-11-23 | Marvell International Ltd. | Horizontal strip column-first two-dimensional scaling |
US7834873B2 (en) * | 2006-08-25 | 2010-11-16 | Intel Corporation | Display processing line buffers incorporating pipeline overlap |
CN100562919C (zh) * | 2007-03-14 | 2009-11-25 | 华为技术有限公司 | 对视频信号进行垂直分辨率调整的装置和方法 |
KR100905082B1 (ko) * | 2007-04-17 | 2009-06-30 | 엠텍비젼 주식회사 | 이미지 처리 방법 및 장치 |
US9461760B2 (en) * | 2008-10-29 | 2016-10-04 | At&T Intellectual Property I, L.P. | Remediation of television signals using a network back-channel |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990060797A (ko) * | 1997-12-31 | 1999-07-26 | 구자홍 | 복호화된 이미지 데이타의 메모리 할당방법과 그장치 |
KR20010036875A (ko) * | 1999-10-12 | 2001-05-07 | 구자홍 | 영상 포맷 변환 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE513059C2 (sv) * | 1997-12-30 | 2000-06-26 | C Technologies Ab | Sätt och anordning för matchning av bilder |
US6072507A (en) * | 1998-04-10 | 2000-06-06 | Ati Technologies, Inc. | Method and apparatus for mapping a linear address to a tiled address |
US6215507B1 (en) * | 1998-06-01 | 2001-04-10 | Texas Instruments Incorporated | Display system with interleaved pixel address |
CN100492403C (zh) * | 2001-09-27 | 2009-05-27 | 佳能株式会社 | 文字图像分行方法和装置以及文字图像识别方法和装置 |
-
2003
- 2003-02-18 KR KR1020030010044A patent/KR100940203B1/ko not_active IP Right Cessation
- 2003-11-24 US US10/718,572 patent/US6954207B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990060797A (ko) * | 1997-12-31 | 1999-07-26 | 구자홍 | 복호화된 이미지 데이타의 메모리 할당방법과 그장치 |
KR20010036875A (ko) * | 1999-10-12 | 2001-05-07 | 구자홍 | 영상 포맷 변환 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20040160452A1 (en) | 2004-08-19 |
US6954207B2 (en) | 2005-10-11 |
KR20040074418A (ko) | 2004-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0657866B1 (en) | Method and apparatus for controlling the processing of digital image signals | |
US4369430A (en) | Image analyzer with cyclical neighborhood processing pipeline | |
US10515435B2 (en) | Apparatus for upscaling an image, method for training the same, and method for upscaling an image | |
US4464789A (en) | Image analyzer for processing multiple frames of image data | |
US6629161B2 (en) | Data processing system and data processing method | |
KR100940203B1 (ko) | 세그먼트 기반의 화소 처리 장치 및 그 방법 | |
US10347220B1 (en) | Data compression and decompression method for DeMura table | |
CN112991142B (zh) | 图像数据的矩阵运算方法、装置、设备及存储介质 | |
EP0596409B1 (en) | Apparatus for detecting motion vectors | |
US20070041662A1 (en) | Efficient scaling of image data | |
US11323678B2 (en) | Method of and apparatus for processing frames in a data processing system | |
US6690727B1 (en) | Image processing | |
CN116934573A (zh) | 数据读写方法、存储介质及电子设备 | |
KR20020076166A (ko) | 데이터의 후-처리 및 디코딩을 공동으로 구현하는 장치 | |
JP3560804B2 (ja) | 動画像符号化方法及び装置 | |
US20060029288A1 (en) | Deblocking filter process with local buffers | |
US11663453B2 (en) | Information processing apparatus and memory control method | |
CN114373117A (zh) | 一种目标检测方法、装置及系统 | |
US20060228007A1 (en) | Image processing | |
US20040213467A1 (en) | Image processing apparatus | |
CN110660013A (zh) | 半导体器件、图像识别系统和图像处理方法 | |
US7388917B2 (en) | Image-processing method and image processor | |
US4435836A (en) | Technique for extracting features from images | |
US20190156463A1 (en) | Image processing apparatus, image processing method, and program | |
US20080159637A1 (en) | Deblocking filter hardware accelerator with interlace frame support |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131230 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141223 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151229 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161228 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |