KR0167767B1 - 화상의 움직임검출회로 - Google Patents

화상의 움직임검출회로 Download PDF

Info

Publication number
KR0167767B1
KR0167767B1 KR1019900011306A KR900011306A KR0167767B1 KR 0167767 B1 KR0167767 B1 KR 0167767B1 KR 1019900011306 A KR1019900011306 A KR 1019900011306A KR 900011306 A KR900011306 A KR 900011306A KR 0167767 B1 KR0167767 B1 KR 0167767B1
Authority
KR
South Korea
Prior art keywords
image data
detection circuit
buffer memory
memory
motion
Prior art date
Application number
KR1019900011306A
Other languages
English (en)
Other versions
KR910005189A (ko
Inventor
나오히사 기다자도
Original Assignee
오가 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시기가이샤 filed Critical 오가 노리오
Publication of KR910005189A publication Critical patent/KR910005189A/ko
Application granted granted Critical
Publication of KR0167767B1 publication Critical patent/KR0167767B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/20—Analysis of motion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/20—Analysis of motion
    • G06T7/223—Analysis of motion using block-matching
    • G06T7/238—Analysis of motion using block-matching using non-full search, e.g. three-step search
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation

Abstract

내용 없음.

Description

화상의 움직임검출회로
제1도 내지 제4도는 본원 발명의 실시예를 나타내며,
제1도는 움직임걸출회로의 회로블록도.
제2도는 움직임벡터검출영역을 나타내는 도면.
제3도는 전치버퍼메모리에 있어서의 화면과 메모리 뱅크의 대응을 나타내는 도면.
제4도는 움직임벡터의 배치도.
* 도면의 주요부분에 대한 부호의 설명
1 : 전치버퍼메모리 9∼12 : 연산처리부
17 : 후치버퍼메모리
본원 발명은 움직임보상프레임간 예측 등을 행하기 위해 움직임벡터를 산출하는 화상의 움직임검출회로에 관한 것이다.
본원 발명은 1화면을 복수블록으로 분할하고, 현(現)프레임과 전(前)프레임의 각 블록의 화상데이터를 대비하여 움직임벡터를 산출하는 화상의 움직임검출회로에 있어서,
현프레임 데이터용의 메모리인 제1 버퍼메모리와 전프레임 데이터용의 메모리인 제2 버퍼메모리를 각각 기입과 독출을 별개로 제어 가능한 2개의 기억영역부로 구분한 전치(前置)버퍼메모리와, 이 전치버퍼메모리로부터 출력된 화상데이터를 각 블록마다 연산하여 움직임벡터를 산출하는 복수의 연산처리부와, 기입과 독출을 별개로 제어 가능한 2개의 기억영역부를 가진 후치(後置)버퍼메모리를 가지며, 현프레임과 전프레임의 화상데이터를 전치버퍼메모리의 2개의 기억영역부에 교대로 기억하고, 기입중이 아닌 기억영역부로부터 화상데이터를 독출하여 각 블록마다 각 연산처리부가 움직임벡터를 산출하고, 이 움직임벡터데이터를 후치버퍼메모리의 2개의 기억영역부에 교대로 기억하며, 기입중이 아닌 기억영역부로부터 움직임벡터 데이터를 독출함으로써,
버퍼메모리를 유효하게 활용하기 위해 메모리용량을 가급적 적게 할 수 있는 동시에, 복수의 연산처리부가 동시에 움직임벡터를 연산하기 때문에 연산처리부의 개수에 비례하여 데이터처리가 빨라지므로 연산처리부내의 데이터처리를 늦게 할 수 있으며, 이로써 움직임검출회로를 소규모로 구성할 수 있다.
텔레비전신호의 고능률부호화의 일종으로 예측부호화수단이 있으며, 이 예측부호화의 하나로 움직임보상프레임간 예측이 있다. 이 움직임보상프레임간 예측을 행하기 위해서는 움직임 벡터를 알 필요가 있으며, 움직임벡터를 산출하기 위해 움직임 검출회로가 사용된다. 이 움직임검출회로는 화면을 복수블록으로 분할하고, 각 블록내에서의 움직임벡터를 산출한다. 이 움직임벡터의 산출에는 대량의 데이터를 처리하지 않으면 안되므로, 수M∼수십Mbps 정도의 텔레비전신호의 부호화장치가 되기도 하여 고속으로 대량의 데이터를 처리할 필요가 있다.
그 때문에, 움직임검출회로를 TTL회로로 구성하는 것이 불가능하며, 대규모의 회로구성이 되는 결점이 있었다.
그래서, 본원 발명은 토탈데이터처리속도는 변하지 않으나, 연산처리부내의 연산처리속도를 지연시켜 소규모의 회로구성으로 한 화상의 움직임검출회로를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본원 발명에 관한 화상의 움직임 검출회로는 수라인의 화상데이터를 단위처리영역으로 하고, 이 단위처리영역을 복수블록으로 분할하고, 현프레임과 전프레임의 각 블록의 화상데이터를 대비하여 움직임벡터를 산출하는 화상의 움직임검출회로에 있어서, 제1 버퍼메모리와 제2 버퍼메모리를 가지고, 이 각 메모리부를 기입과 독출을 별개로 제어할 수 있는 A기억영역부와 B기억영역부로 구분하고, 현프레임과 전프레임의 화상데이터를 단위처리영역마다 상기 각 메모리의 상기 A기억영역부와 상기 B기억영역부에 교대로 기억하고, 기입중이 아닌 상기 A기억영역부 또는 상기 B기억영역부로부터 화상데이터를 독출하는 전치(前置)버퍼메모리와, 이 전치버퍼메모리로부터 출력된 현프레임과 전프레임의 대응 블록의 화상데이터를 연산하여 각 블록마다의 움직임벡터를 각각 산출하는 복수의 연산처리부와, 기입과 독출을 별개로 제어할 수 있는 C기억영역부와 D기억영역부를 가지고, 상기 각 연산처리부가 출력하는 움직임벡터데이터를 단위처리영역마다 상기 C기억영역부와 상기 D기억영역부에 교대로 기억하고, 기입중이 아닌 상기 C기억영역부 또는 D기억영역부로부터 움직임벡터데이터를 텔레비전신호의 대응화상데이터에 동기하여 독출하는 후치버퍼메모리를 구비한 것이다.
연산처리부의 전후에 버퍼메모리를 배설하고, 이 각 버퍼메모리를 기입과 독출을 별개로 제어할 수 있는 영역부로 구분하고, 상기 연산처리부를 복수 배설하여 각 블록의 움직임벡터를 병렬처리하기 때문에 각 연산처리부의 연산처리속도가 늦어도 된다.
이하, 본원 발명의 실시예를 도면을 사용하여 설명한다.
제2도에는 NTSC방식의 텔레비전신호의 경우의 움직임벡터 검출영역이 도시되어 있다. 제2도에 있어서, 좌측이 60Hz, 525주사선의 경우를, 우측이 50Hz, 625주사선의 경우를 각각 나타낸다. 어느 것이건 8라인의 화상데이가 단위처리영역을 구성하며, 단위처리영역은 수평방향으로 16샘플마다 단일블록으로 구분되어서 43블록으로 이루어진다. 제2도의 좌측의 텔레비전신호는 1필드당 30단위처리영역을, 우측의 텔레비전 신호는 1필드당 35단위처리영역을 가지고 있다.
제1도에는 화상의 움직임검출회로의 회로블록도가 도시되어 있다. 제1도에 있어서, 디지탈텔레비전신호는 지연시키지 않은 것과, 1플레임 지연회로(도시하지 않음)를 통과한 것이 각각 전치버퍼메모리(1)에 도입되고 있다. 전치버퍼메모리(1)는 제1 버퍼메모리(2)와 제2 버퍼메모리(3)를 가지며, 지연되지 않는 텔레비전신호가 제1 버퍼메모리(2)에, 1프레임 지연된 텔레비전신호가 제2버퍼메모리(3)에 각각 입력되어 있다. 이 각 메모리(2), (3)는 기록과 독출을 별개로 제어할 수 있는 A기억영역부(4)와 B기억 영역부(5)로 각각 구분되어 있다. 이 A기억영역부(4)와 B기억 영역부(5)는 각각 4개의 메모리뱅크 A1∼A4, B1∼B4로 분리되고, 이 메모리뱅크 A1∼A4, B1∼B4에의 기록은 B콘트롤러(7)의 기록제어신호에 의해서 제어되며, 또 독출은 A콘트롤러(6)의 독출제어신호에 의해서 제어된다. B콘트롤러(7) 및 A콘트롤러(6)의 기입·독출제어신호는 어드레스전환회로(8)에 의해서 A기억영역부(4)측이거나 B기억영역부(5)측으로 전환되며, 한쪽의 제어신호가 A기억영역부(4)측의 경우에는 다른쪽의 제어신호가 B기억영역부(5)로 송출되도록 제어된다. 이 어드레스전환회로(8)의 전환은 예를 들면 B콘트롤러(7)로부터의 전환제어신호에 의해 이루어지고, 이 전환제어신호는 8수평라인마다 출력된다. 따라서, 기입과 독출은 단위처리영역마다 교환된다. B콘트롤러(7)에는 텔레비전신호의 동기신호가 도입되고, B콘트롤러(7)는 이것에 의거하여 ROM의 기입어드레스를 출력한다. 이 기입어드레스는 제3도에 도시한 바와 같이 임의의 단위처리영역의 화상데이터가 블록단위로 또한 블록 배치순으로 4개의 메모리뱅크 A1∼A4, B1∼B4에 수납되도록 설정되어 있다. A콘트롤러(6)는 ROM의 독출어드레스를 출력하고, 이 독출어드레스는 현프레임의 대표포인트(예를 들면 32포인트)의 화상데이터와 전프레임의 상기 대표포인트를 기준으로 하는 30양태의 화상데이터를 독출하도록 설정되어 있다. 즉, 제4도에는 중앙의 검은 동그라미를 중심으로 한 움직임벡터의 배치도가 도시되어 있으며, 대표포인트에 대하여 움직임벡터의 위치만큼 벗어난 전프레임의 화상데이터를 차례차례 독출한다. 이와 같이해서 독출되는 제1 버퍼메모리(2)와 제2 버퍼메모리(3)의 각 4개의 메모리뱅크 A1∼A4, B1∼B4로 부터의 화상데이터는 4개의 각 연산처리부(9)∼(12)에 각각 도입된다.
각 연산처리부(9)∼(12)는 블록매칭법에 의해서 움직임 벡터를 산출하는 것이며, 각각 차분절대치연산회로(13)와 누적가산회로(14)와 최소치검출회로(15)로 구성되어 있다. 차분절대치연산회로(13)는 If(xk, yk)를 제f필드의 대표화소치(32포인트/블록), (dx1, dy1)을 움직임벡터라 하면,
dk = │If(xk, yk) - If-2(xk - dx1, yk - dy1)│(1 i 30)
을 연산하여 차분절대치 dk를 산출하고, 이 데이터를 누적가산회로(14)에 출력한다. 누적가산회로(14)는
Figure kpo00002
를 연산하여 각 움직임벡터에 대한 차분절대치 dk의 총합 Si를 각각 산출하고, 이 데이터를 최소치검출회로(15)에 출력한다. 최소치검출회로(15)는 각 움직임벡터의 총합 Si 중에서 최소의 움직임벡터(Ve = MIN(Si))를 검출하고, 이 최소의 움직임벡터(Ve)의 코드데이터(제4도에서 검은 동그라미 위에 표시된 데이터)를 5비트의 디지탈신호로서 출력한다. 이 각 연산처리부(9)∼(12)의 동작은 A콘트롤러(6)로부터의 클록으로 행해지며, 각 최소치검출회로(15)의 각 출력은 멀티플렉서(16)에 도입되고 있다. 이 멀티플렉서(16)는 A콘트롤러(6)로부터의 전환신호에 의해서 입력신호를 선택적으로 전환하여 각 최소치검출회로(15)의 전출력을 차례로 후치버퍼메모리(17)에 도입한다.
후치버퍼메모리(17)는 기입과 독출을 별개로 제어할 수 있는 C기억영역부(18)와 D기억영역부(19)를 가지고 있다. 이 C기억영역부(18)와 D기억영역부(19)에의 기입은 A콘트롤러(6)의 기입제어신호에 의해서 제어되고, 또 독출은 B콘트롤러(7)의 독출제어신호에 의해서 제어된다. A콘트롤러(6) 및 B콘트롤러(7)의 기입·독출제어신호는 어드레스전환회로(20)에 의해서 C기억영역부(18)측이거나 D기억영역부(19)로 전환되며, 한쪽의 제어신호가 C기억영역부(18)측의 경우에는 다른쪽의 제어신호가 D기억영역부(19)측으로 송출되도록 제어된다. 이 어드레스전환회로(20)의 전환은 예를 들면 B콘트롤러(7)로부터의 전환제어신호에 의해서 이루어지며, 이 전환제어신호는 상기 어드레스전환회로(20)의 것과 동일타이밍으로 8수평라인마다 출력된다. 따라서, C기억영역부(18)와 D기억영역부(19)에는 움직임벡터데이터가 단위처리 영역마다 교대로 기억되는 동시에 기입중이 아닌 C기억영역부(18) 또는 D기억영역부(19)로부터 움직임벡터데이터가 텔레비전신호의 대응화상데이터에 동기해서 독출된다. 움직임벡터데이터는 움직임검출회로의 입력텔레비전신호에 대하여 16수평라인분만큼 지연되기 때문에, 텔레비전신호는 16수평라인지연회로(도시하지 않음)을 통해서 움직임벡터데이터를 텔레비전신호에 동기시키고 있다.
이하, 상기 구성의 작용에 대해 설명한다.
현프레임과 전프레임의 텔레비전신호가 동기하여 전치버퍼메모리(1)에 입력된다. 지금, n번째 단위처리 영역의 화상데이터가 제3도에 도시한 바와 같이 B기억영역부(5)에 기입되면, n+1번째 단위처리영역의 화상데이터가 A기억영역부(4)에 기입되고, 이후 이것이 순차 반복되어서 화상데이터가 전치버퍼메모리(1)에 입력된다. n+1번째 단위처리영역의 화상데이터의 기입중에는 B기억영역부(5)의 n번째 단위처리영역의 화상데이터가 각 연산처리부(9)∼(12)에 독출되어 각 블록의 움직임벡터가 산출되고, n번째 단위처리영역의 각 블록의 움직임벡터가 후치버퍼메모리(17)의 예를 들면 D기억영역부(19)에 기록된다. 다음에, n+2번째 단위처리영역의 화상데이터의 기입중에는 A기억영역부(4)의 n+1번째 단위처리영역의 화상데이터가 각 연산처리부(9)∼(12)에서 연산 처리되고, n+1번째 단위처리영역의 각 블록의 움직임벡터가 후치버퍼메모리(17)의 C기억영역부(18)에 기입된다. 또, n+1번째 단위처리영역의 움직임벡터의 기입중에는 D기억영역부(19)의 n번째 단위처리영역의 움직임벡터가 16수평라인 지연된 텔레비전신호에 동기해서 독출된다. 그리고, 이상의 동작이 반복되어서 16수평라인 전송시간으로 텔레비전신호의 화소마다 움직임벡터가 검출된다.
상기 동작중의 연산처리에 있어서, 각 연산처리부(9)∼(12)가 병행하여 움직임벡터를 산출하기 때문에, 종래에 비교하여 4분의 1의 처리스피드로 동일량의 연산이 가능하며, 각 연산처리부(9)∼(12)가 11블록의 움직임벡터를 산출하면 단위처리영역의 모든 움직임벡터가 산출된다. 이 실시예에서는 4개의 연산처리부(9)∼(12)를 병행으로 배설하였으나, 연산처리부(9)∼(12)의 개수는 연산처리부(9)∼(12)를 TTL회로로 구성 가능한 처리스피드가 되도록 적절히 설정될 수 있다.
이상, 기술한 바와 같이 본원 발명에 의하면, 1화면을 복수블록으로 분할하고, 현프레임과 전프레임의 각 블록의 화상데이터를 대비하여 움직임벡터를 산출하는 화상의 움직임검출회로에 있어서, 제1 버퍼메모리와 제2 버퍼메모리를 각각 기입과 독출을 별개로 제어 가능한 2개의 기억영역부로 구분한 전치버퍼메모리와, 이 전치버퍼메모리로부터 출력된 화상데이터를 각 블록마다 연산하여 움직임벡터를 산출하는 복수의 연산처리부와, 기입과 독출을 별개로 제어 가능한 2개의 기억영역부를 가진 후치버퍼메모리로 구성하였으므로, 버퍼메모리를 유효하게 활용하기 위해 메모리용량을 가급적 적게 할 수 있는 동시에 복수의 연산처리부가 동시에 움직임벡터를 연산하기 때문에 연산처리부의 개수에 비례하여 전체로서 데이터처리가 빨라지는 결과, 연산처리부내의 데이터처리를 늦게 할 수 있으므로 연산처리부를 TTL회로로 구성할 수 있으며, 이상으로부터 움직임검출회로를 소규모로 구성할 수 있는 효과를 올린다. 또, 연산처리부를 용이하게 IC화할 수 있으므로, 이 부분을 1칩화함으로써 비약적으로 콤팩트하고, 또한 저코스트의 움직임검출회로를 구성할 수 있다.

Claims (7)

  1. 현프레임의 수라인의 화상데이터를 단위처리영역으로 하고, 이 단위처리영역을 복수의 블록으로 분할하여, 분할된 현프레임용 화상데이터를 기억하기 위한 제1 버퍼메모리(2)와, 전프레임의 수라인의 호상데이터를 단위처리영역으로 하고, 이 단위처리영역을 복수의 블록으로 분할하여, 분할된 전프레임용 화상데이터를 기억하기 위한 제2버퍼메모리(3)와 움직직임 벡터를 유도하기 위한 복수의 연산수단부(9∼12)로서, 상기 움직임 벡터를 유도하기 위하여 상기 현프레임용 화상데이터 및 이에 대응하는 전프레임용 화상데이터를 수신하는 연산수산부(9∼12)와를 포함하는 것을 특징으로 하는 화상의 움직임검출회로.
  2. 제1항에 있어서, 상기 각 연산수단부(9∼12)는 차분절대치연산회(13)로, 누적가산회로(14) 및 최소치검출회로(15)를 포함하는 것을 특징으로 하는 화상의 움직임검출회로.
  3. 제1항에 있어서, 상기 제1 버퍼메모리(2)는 현프레임용 화상데이터를 기억하며, 상기 제2 버퍼메모리(3)는 일프레임 지연된 전프레임용 화상데이터를 기억하는 것을 특징으로 하는 화상의 움직임검출회로.
  4. 제1항에 있어서, 상기 복수의 연산수단부(9∼12)의 출력에 접속된 멀티플렉서(16) 및 상기 멀티플렉서(16)에 접속된 후치버퍼메모리(17)를 더 포함하는 것을 특징으로 하는 화상의 움직임검출회로.
  5. 제4항에 있어서 상기 제1 및 제2 버퍼메모리(2, 3)에 접속된 어드레스전환회로(8), 상기 후치버퍼메모리(17)에 접속된 제2 어드레스전환회로(20)를 더 포함하는 것을 특징으로 하는 화상의 움직임검출회로.
  6. 제5항에 있어서, 상기 제1 및 제2 어드레스전환회로(18, 20)에 접속된 콘트롤러(7)를 더 포함하는 것을 특징으로 하는 화상의 움직임검출회로.
  7. 제6항에 있어서, 상기 콘트롤러(7)에 텔레비전신호의 동기신호가 공급되는 것을 특징으로 하는 화상의 움직임검출회로.
KR1019900011306A 1989-08-29 1990-07-25 화상의 움직임검출회로 KR0167767B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1222395A JPH0385884A (ja) 1989-08-29 1989-08-29 画像の動き検出回路
JP1-222395 1989-08-29
JP89-222395 1989-08-29

Publications (2)

Publication Number Publication Date
KR910005189A KR910005189A (ko) 1991-03-30
KR0167767B1 true KR0167767B1 (ko) 1999-01-15

Family

ID=16781701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900011306A KR0167767B1 (ko) 1989-08-29 1990-07-25 화상의 움직임검출회로

Country Status (5)

Country Link
US (1) US5173771A (ko)
EP (1) EP0415737B1 (ko)
JP (1) JPH0385884A (ko)
KR (1) KR0167767B1 (ko)
DE (1) DE69031643T2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379351A (en) * 1992-02-19 1995-01-03 Integrated Information Technology, Inc. Video compression/decompression processing and processors
JP2861462B2 (ja) * 1991-04-12 1999-02-24 ソニー株式会社 動きベクトル検出装置
JPH05174148A (ja) * 1991-12-26 1993-07-13 Sony Corp 動き検出回路
JP3068304B2 (ja) * 1992-01-21 2000-07-24 日本電気株式会社 動画像符号化方式および復号化方式
US5594813A (en) * 1992-02-19 1997-01-14 Integrated Information Technology, Inc. Programmable architecture and methods for motion estimation
JPH05268594A (ja) * 1992-03-18 1993-10-15 Sony Corp 動画像の動き検出装置
US5461423A (en) * 1992-05-29 1995-10-24 Sony Corporation Apparatus for generating a motion vector with half-pixel precision for use in compressing a digital motion picture signal
KR950009699B1 (ko) * 1992-06-09 1995-08-26 대우전자주식회사 움직임벡터 검출방법 및 장치
DE4322343C2 (de) * 1992-07-06 1996-10-02 Mitsubishi Electric Corp Mittel zum Erfassen eines Bewegungsvektors und Verfahren zum Bestimmen eines Bewegungsvektors
KR0160618B1 (ko) * 1992-10-27 1999-01-15 윤종용 실시간 움직임 추정장치 및 그 방법
JPH06141304A (ja) 1992-10-28 1994-05-20 Sony Corp 演算回路
US5485214A (en) * 1993-02-25 1996-01-16 Industrial Technology Research Institute Dual bus dual bank architecture for motion compensation
CA2091538A1 (en) * 1993-03-11 1994-09-12 Jan Fandrianto Programmable architecture and methods for motion estimation
KR970002967B1 (ko) * 1993-04-09 1997-03-13 대우전자 주식회사 영역 분류패턴을 이용한 움직임벡터 검출장치
KR950014343B1 (ko) * 1993-05-20 1995-11-24 한국방송공사 고화질 티브(hdtv)의 화상데이타 움직임 추정방법 및 그 장치
DE4333368C2 (de) * 1993-09-30 1997-06-12 Bosch Gmbh Robert Verfahren zur Aufbereitung von Daten zur Beschreibung von Bildbereichen, sowie Anordnung hierzu
JPH07115646A (ja) * 1993-10-20 1995-05-02 Sony Corp 画像処理装置
TW321748B (ko) * 1994-02-23 1997-12-01 Rca Thomson Licensing Corp
FR2723796B1 (fr) * 1994-08-19 1996-11-29 Thomson Consumer Electronics Dispositif d'estimation de mouvement
JPH0865685A (ja) * 1994-08-23 1996-03-08 Nec Corp 動きベクトル検出回路
US6414994B1 (en) * 1996-12-18 2002-07-02 Intel Corporation Method and apparatus for generating smooth residuals in block motion compensated transform-based video coders
JP4511842B2 (ja) * 2004-01-26 2010-07-28 パナソニック株式会社 動きベクトル検出装置及び動画撮影装置
JP4597103B2 (ja) * 2006-08-30 2010-12-15 Ｏｋｉセミコンダクタ株式会社 動きベクトル探索方法及び装置
EP2188978A2 (en) * 2007-09-10 2010-05-26 Nxp B.V. Method and apparatus for line-based motion estimation in video image data

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313159A (en) * 1979-02-21 1982-01-26 Massachusetts Institute Of Technology Data storage and access apparatus
US4464726A (en) * 1981-09-08 1984-08-07 Massachusetts Institute Of Technology Charge domain parallel processing network
FI842333A (fi) * 1984-06-08 1985-12-09 Valtion Teknillinen Tutkimuskeskus Foerfarande foer identifiering av de mest foeraendrade bildomraodena i levande videosignal.
CA1287161C (en) * 1984-09-17 1991-07-30 Akihiro Furukawa Apparatus for discriminating a moving region and a stationary region in a video signal
JPS61200789A (ja) * 1985-03-04 1986-09-05 Kokusai Denshin Denwa Co Ltd <Kdd> 画面上の物体の動きベクトル検出方式
US4779131A (en) * 1985-07-26 1988-10-18 Sony Corporation Apparatus for detecting television image movement
JP2585544B2 (ja) * 1986-09-12 1997-02-26 株式会社日立製作所 動き検出回路
DE3721074A1 (de) * 1986-12-24 1988-07-07 Licentia Gmbh Schaltungsanordnung zur verschiebungsvektorsuche in der digitalen bildanalyse
US4953019A (en) * 1987-11-27 1990-08-28 Canon Kabushiki Kaisha Image signal encoding apparatus
DE3811535A1 (de) * 1988-04-06 1989-10-19 Philips Patentverwaltung Hybrid-codierer fuer videosignale
JPH02177683A (ja) * 1988-09-29 1990-07-10 Toshiba Corp 画素信号の相関判定および補間データ作成装置
US5030953A (en) * 1990-07-11 1991-07-09 Massachusetts Institute Of Technology Charge domain block matching processor

Also Published As

Publication number Publication date
EP0415737A3 (en) 1993-11-03
US5173771A (en) 1992-12-22
EP0415737A2 (en) 1991-03-06
JPH0385884A (ja) 1991-04-11
DE69031643D1 (de) 1997-12-04
EP0415737B1 (en) 1997-10-29
DE69031643T2 (de) 1998-04-09
KR910005189A (ko) 1991-03-30

Similar Documents

Publication Publication Date Title
KR0167767B1 (ko) 화상의 움직임검출회로
US4636862A (en) System for detecting vector of motion of moving objects on picture
US5396592A (en) Image signal interpolating circuit for calculating interpolated values for varying block sizes
EP0645933A2 (en) Image reproducing apparatus
EP0698861B1 (en) Block-matching method with reduced number of accesses to a reference frame memory
GB2172171A (en) Motion vector calculating system for detecting a moving object on a screen
JPH07115646A (ja) 画像処理装置
KR100416444B1 (ko) 모션벡터선택방법및이방법을수행하는이미지처리장치
KR100244622B1 (ko) 동화상차 검출장치
KR950005061A (ko) 화상처리용 메모리 집적회로
GB2214751A (en) Video signal coding
US6968011B2 (en) Motion vector detecting device improved in detection speed of motion vectors and system employing the same devices
US5548665A (en) Vector correlation detecting circuit
JPS63166369A (ja) 動きベクトル検出回路
JPH05260461A (ja) 動き補償予測装置
KR100553691B1 (ko) 영상처리장치 및 그 방법
JPH0549017A (ja) 動きベクトル検出回路
KR970011380B1 (ko) 고선명 텔레비전의 2차원 움직임 벡터 계산장치
JP3698501B2 (ja) 動きベクトル検出装置
KR100189876B1 (ko) 후보블럭 데이타공급 장치
JPH0465985A (ja) 動きベクトル検出回路
JP3046313B2 (ja) フレーム間符号化装置における動き補償方式
JP2005101728A (ja) 画像処理装置
JPH0779436A (ja) 動きベクトル検出装置
KR960006923Y1 (ko) 화소 기록 어드레스 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001017

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee