JPS63166369A

JPS63166369A - 動きベクトル検出回路

Info

Publication number: JPS63166369A
Application number: JP61309076A
Authority: JP
Inventors: Yoshihide Kawamura; 好英川村; Tomohiko Suzuki; 智彦鈴木; Minoru Abe; 稔阿部; Kenjiro Kai; 謙二郎加井; Shigeru Ujihara; 氏原　茂; Yoshio Monjiyou; 由男門條; Katsunori Chiba; 千葉　勝範; Masayuki Fukuda; 福田　雅之
Original assignee: Toshiba Corp; Nippon Hoso Kyokai NHK; Japan Broadcasting Corp
Current assignee: Toshiba Corp; Japan Broadcasting Corp
Priority date: 1986-12-27
Filing date: 1986-12-27
Publication date: 1988-07-09
Anticipated expiration: 2010-11-13
Also published as: JPH07105938B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、映像信号のフレーム間の移動量を検知して
、画面の振動を電気的に逆補正して振動成分を除去する
ために用いたり、また静止画処理のための動き補正処理
等に用いる動きベクトル検出回路に関する。

（従来の技術）フレーム間の画像移動量を検出するためには、本来、画
像内の全画素についてどの方向にどれだけ動いたかを算
出するのか理想であり、これ以上のベク・トル険出精度
はない。しかし、大規模なハードウェアと時間を要し、
実現困難である。そこで、一般には、画面のいくつかの
画素（以下、代表点と称する）に着目し、これらの画素
の移動量から画面全体のベクトルを決定する方法がとら
れている。

第６図は一般的な代表点演算回路のブロック図である。

入力映像信号１０は代表点メモリ１１に入力され、ここ
に書込まれたブロック内の所定の画素が代表点となる。

一方、代表点メモリ１１の出力は１フレーム前に書き込
んだ代表点てあり、これはブロック１１位で読み出され
る。このブロック内に入力した映像信号１ｏと代表点は
減算器１２により演算される。これらは代表点数のブロ
ックについて行われ、出力信号１３は各ブロックの同一
アドレスに次々と加算され、最終的に１つのブロックア
ドレスと加算結果をもって１フレームの画像代表点位置
がどの方向にどれだけ移動したか、すなわちベクトル値
が決まる。

第７図は以上の一般的な代表点演算における画像のブロ
ック及び代表点との関係を示している。

１フレーム前に取出した代表点２０を基に、ブロック２
１内に入力される画素２２と代表点レベルとの演算が各
ブロックで行われることを示している。ここで、代表点
を中心とする１ブロツクは、ペクトが゛ルの大きさ、すなわちベクトルによる画像の補、Ｍでき
る範囲を示している。したがって、ブロックを大きくと
り、ベクトル検出範囲を広げようとすると、画面の代表
点総数が減ることになり、このことは累積加算を行なっ
た結果に誤差信号か多分に含まれ、ベクトルの検出精度
の低下を招くことになる。

そのため、第８図に示すように、第６図に示した構成を
並列に配置する方法が考えられている。

すなわち、水平方向（Ｈ）あるいは垂直方向（Ｖ）にす
らして代表点を配置する方法である。入力信号３０は３
１．３２．３３．３４の代表点演算部にて演算され、出
力３５．３Ｇ、　３７．３８を得る。これらの出力信号
は水平あるいは垂直方向にブロック遅延があり、これら
はつづく累積加算において、ブロックのアドレス毎に加
算を繰返されることになる。

第９図は水平方向にずらした構成における代表点の配置
を示している。Ｈ１演算部の代表点４０、同じ＜Ｈ２，
Ｈ３，Ｈ４のそれぞれの代表点４１゜４２、４３を図の
ように配置すると、第１０図に示すように、代表点の密
度を増加することができる。

第１１図は垂直方向にずらした構成における代表点の配
置を示している。■１１演算の代表点５０゜同じ＜Ｖ２
．Ｖ３．Ｖ４のそれぞれの代表点１８１゜Ｇ２．　Ｇ３
を図のように配置すると、第１２図に示すように代表点
の密度を増加することができる。

これらの演算を同時に行なうために、第１３図に示す構
成が考えられる。Ｈｌ、Ｈ２，Ｈ３゜Ｈ４演算部により
水平方向の代表点演算を行ない、Ｖｌ、Ｖ２．Ｖ３．Ｖ
４演算により垂直方向の代表点演算を行なう。これらの
出力信号をそれぞれ各代表点のブロック内アドレスを一
致させて累積加算８８．８９．９０を行なう。

しかしながら、上記構成による従来のま動きベクトル量
検出回路は、代表点の密度を増加することはできても、
累積加算が複雑であるため、ハードウェアが大規模とな
ることはまぬがれない。

（発明が解決しようとする問題点）以上のように従来の動きベクトル検出回路では、代表点
演算手段として、ベクトル検出領域を広げ、しかも代表
点の数を増加するために、水平、垂直方向の代表点ブロ
ックを遅延させ、重ねる構成となるので、累積加算が複
雑となり、ハードウェアが大規模となる。

この発明は上記問題を解決するためになされたもので、
累積加算が比較的簡単であり、ハードウェアも小規模で
あり、かつ代表点の数を増加して演算することができ、
ベクトル検出精度の高い動きベクトル検出回路を提供す
ることを目的とする。

［発明の構成］（問題点を解決するだめの手段）すなわち、この発明に係る動きベクトル検出回路は、画
像のフレーム間移動量を検出するために、画像を複数に
分割したブロックに設定した代表点を基に、これらの各
ブロック内の画素の移動量から画面全体のベクトルを決
定する動きベクトル検出回路において、前記代表点を１
フレーム１０１間保持する代表点メモリと、この代表点
メモリから段数の代表点を読出してそれぞれの代表点に
対応するブロック内に入力された入力信号画素との演算
を行ない移動量を検出する移動量検出手段とを具備して
構成される。

（作用）上記構成による動きベクトル検出回路は、代表点メモリ
から段数の代表点を読み出すことで、入力映像信号との
代表点演算を水平及び垂直方向に一定の遅延があるブロ
ックを重ねて演算するに等しい（１も成になっている。

したがって、１１の代表点演算結果は、前記一定の遅延
を行なった後、加算することにより、アドレスの制御を
せずに前記段数回の累積加算を行なったに等しい出力を
ｉＳ）ることかできる。

（実施例）以下、第１図乃至第５図を参照してこの発明の一実施例
を説明する。

第１図はその全体構成を示すもので、第１３図に示した
従来回路と同一結果が得られる構成である。すなわち、
演算部９１．９２．９３．９４はそれぞれ水平方向の代
表点を第１０図に示したＨｌ、Ｈ２、Ｈ３，Ｈ４の位置
に固定し、第１２図に示した縦方向にずらしたブロック
Ｖｌ、Ｖ２．Ｖ３゜Ｖ４の代表点の演算を行なうもので
、これらのＶｌ　、Ｖ２．Ｖ３．Ｖ４を基に縦方向の演
算をそれぞれのブロック毎に行ない、それらの出力を遅
延させて加算した後、出力する。これらの演算部９１、
９２．９３．９４の出力は累積加算部９５にてＨｌ。

Ｈ２，Ｈ３，Ｈ４の各遅延を合わせた後、一つのブロッ
クに集約され、出力ライン９６に送出される。

第１図に示した構成による代表点配置を第２図に示す。

演算部９１にて演算される代表点は（Ｈｌ。

Ｖｌ）、（Ｈｌ、Ｖ２）、（Ｈｌ、Ｖ３）。

（Ｈｌ、Ｖ４）、演算部９２にて演算される代表点は（
Ｈ２，Ｖｌ）、　（Ｈ２，Ｖ２）、　（Ｈ２゜Ｖ３）、
（Ｈ２，Ｖ４）、演算部９３にて演算される代表点は（
Ｈ３，Ｖｌ　）、（Ｈ３，Ｖ２　）。

（Ｈ３，Ｖ３）、（Ｈ３，Ｖ４）、演算部９４にて演算
される代表点は（Ｈ４，Ｖｌ　）、（Ｈ４。

Ｖ２）、（Ｈ４，Ｖ３）、（Ｈ４，Ｖ４）である。

これらの密度で全ブロックにわたり代表点が配置され、
それぞれの演算部で１ブロツク毎に縦方向の演算を行な
う。

第３図は第１図に示した演算部の１つの構成を示す回路
図である。第３図において、入力映像信号１１０はラッ
チ回路１１１を通り、代表点メモリ１１２に入力される
と同時に、加算器１１５に入力され、代表点との演算が
行われる。代表点メモリ１１２へはｎ　／　４ライン毎
（ｎｉｌブロックのライン数）に、しかも水平のブロッ
クに１画素づつ書き込まれ、また読出しにおいて垂直方
向に４つの代表点が一度に読み出され、これにより入力
画素に対して垂直方向の異なる代表点レベルとの演算か
行なわれる。

例えば、演算部９１においては、ブロックＡ、Ｂ。

Ｃ，Ｄについて、ブロックＡの入力映像信号に対しては
、代表点（ＨＬ、Ｖｌ）のレベルと加算器１１５Ａにお
いて演算が行われ、ブロックＢに入力した映像信号に対
しては、代表点（Ｈｌ、Ｖ２）のレベルと加算器１１５
Ｂにおいて演算が行われる。ブロックＣ，Ｄについても
同様にして行われる。各代表点レベルは代表点メモリ１
１２から読み出され、ラッチ回路１１３Ａ〜１１３Ｄを
介し、ラッチ回路１１４Ａ〜１１４Ｄに読み出されるが
、これらの読出しはメモリアドレス制御回路１１８から
指令される。これらの指令はテレビジョン同期信号Ｓ■
に同期して行われる。

以上の演算結果は、ブロックのアドレスに対し、ｎ　／
　４ラインの遅延がかかっているだけである。

したがって、これらを遅延させて次の演算出力に加算す
る加算器１１［ｉＡ、　１１６Ｂ、　ＬＩＩ３Ｃで加算
操作を繰返すだけで、最終加算出力１１７は垂ＩＣＣ方
向に４つの累積加算したものに等しくなる。他の演算部
９２゜９３、９４においても同様に行われる。

上記代表点メモリ１１２を制御するためのメモリアドレ
ス制御回路１１８について、第４図及び第５図を用いて
説明する。

第４図は代表点メモリ１１２における代表点画素の書込
み制御について示す。１２２はメモリへの入力アドレス
信号であり、１２０と１２１の間か１つの水平ブロック
を示している。この水平ブロフクの前半を書込みアドレ
ス領域とし、Ｘ、Ｙ、Ｚが代表点を書込むアドレスを示
している。書込むための代表点は１２５で示すｘｏ、ｙ
Ｏ，ｚＯであり、例えばＸＯは１２０と１２１のブロッ
クの一つ前のブロックにて代表点として取り上げたもの
である。

１２３及び１２４が書込み制御信号であり、代表点とし
て取りにげるラインでは、１２３の制御信号により、Ｘ
アドレスにＸ０１ＹアドレスにｙＯ１ＺアドレスにｚＯ
の代表点が書き込まれる。また、代表点として取り上げ
ないラインでは、１２４に示すように書込みを禁止して
いる。ここではｎ　／　４ライン毎に、しかも水平ブロ
ックの中心の一画素を代表点として書き込んでいる。

次に、第５図を用いて、代表点メモリ１１２における代
表点の読出し制御について説明する。

【３０から１３１までが水平の１プロ・ツクを示してい
る。この水平ブロックの後半を読出しアドレス領域とし
、ここでは４つの代表点を読み出すため、Ａ、Ｂ、Ｃ，
Ｄのアドレスを代表点メモリ１１２に与える。このアド
レス期間において、メモリ１１２を読出し状態にする。

第３図における代表点メモリ１１２の出力段にあるラッ
チ回路１１３にａ、ｂ。

ｃ、ｄのクロックを与え、１３３に示した代表点をラッ
チする。続くラッチ回路１１４にクロ・ツクｅを与え、
１３３に示したプロ・ツク毎の代表点を用意する。これ
らの代表点と入力信号との演算が加算器１１５にて行わ
れることになる。

これらの垂直方向の４つの代表点はそれぞれｎ／４ライ
ン毎に配置されていた画素である。したがって、第５図
に示したａｏ、ｂＱ、ｃｏ、ｄ。

のそれぞれと演算される入力画素はｎラインに及ぶこと
は、代表点がブロックの中心に位置することから明らか
である。このため、ａＯ，ｂＯ。

ｃＯ，ｄｏは、ｎ　／　４ラインづつ遅延しており、さ
らにｎライン期間保持する必要がある。

以上のメモリ制御により、ここでは４つの代表点を一度
に読み出す構成を示したが、代表点の数は１つの水平ブ
ロック内で書込み期間を除いた期間に余硲かあればさら
に増加することも可能である。例として、８つの代表点
を読み出すアドレスを第５図の１３４に示す。

また、上記１，１．７成を応用して、水平方向に代表点
をずらして上記と同様に行ない、画面全体のべりトル検
出を行なうことができる。

したがって、上記構成による動きベクトル検出回路は、
動きベクトルを検出するために代表点演算部のハードウ
ェアを大きくすることなしに、代表点の数を増加するこ
とができ、累積加算の処理も簡単である。また、第３図
から明らかなように、回路は繰返しの動作によるため、
ＩＣ化に都合のよい効果を有する。

［発明の効果コ以上のようにこの発明によれば、累積加算が比較的簡単
であり、ハードウェアも小規模であり、かつ代表点の数
を増加して演算することができ、ベクトル検出精度の高
い動きベクトル検出回路を提供することができる。

【図面の簡単な説明】

第１図乃至第５図はそれぞれこの発明に係る動きベクト
ル検出回路の一実施例を説明するための図で、第１図は
全体構成図、第２図は代表点配置を示す図、第３図は第
１図の演算部の構成を示す回路図、第４図及び第５図は
同実施例の動作を説明するためのタイミングチャート、
第６図は従来の一般的な代表点演算回路の構成図、第７
図は第６図の演算における画面と代表点との位置関係を
示す図、第８図は代表点を増加するための構成を示す回
路図、第９図は第８図の構成で水平方向にずらした場合
のブロックと代表点の位置関係を示す図、第１Ｏ図は全
体で水平方向の代表点が増えたことを示す図、第１１図
は第８図の構成で垂直方向にずらした場合のブロックと
代表点の位置関係を示す図、第１２図は全体として垂直
方向の代表点が増加したことを示す図、第１３図は水平
及び垂直方向の代表点を増加するための構成を示すブロ
ック図である。１０・・・入力映像信号、１１・・・代表点メモリ、１
２・・減算器、１３・・・演算出力信号、１４．１５．
１０・・・ラッチ回路、２０・・・１フレーム前の代表
点、２１・・・ブロック、２２・・・入力と比較する代
表点レベル、３０・・・入力映像信号、３１．３２．３
３．３４・・・代表点演算部、３５．３Ｇ。３７、３８・・・代表点演算出力信号、４０．４１．４
２．４３・・・水平方向にずらした配置の代表点、ＧＯ
，Ｇｌ、　６２゜８３・・・垂直方向にずらした配置の
代表点、８０．８１゜８２、８３・・・水平方向の代表
点演算部、８４．８５．８６゜８７・・・垂直方向の代
表点演算部、８８．８’ｌ、　９０・・・累積加算部、
９１．９２．９３．９４・・・演算部、９５・・・累積
加算部、９Ｇ・・・累積加算出力、＋１０・・・入力映
像信号、Ｉｌｌ・・・入力信号ラッチ、１１２・・・代
表点メモリ、１１３・・・代表点読出しデータラッチ、
１１４・・・プロツり毎の代表点、１１５　・・加算器
、１１６・・・代表点演算出力の遅延を合わせて加算す
る回路、１１７・・・累積加算出力、１１８・・・メモ
リアドレス制御部、１２２・・・アドレス信号、１２３
　、１２４・・・書込み制御信号、１２５・・・書込み
データ、１２０　、　１２１　、１３０　、１３１・・
ブロックアドレス変化点、１３２・・・代表点ラッチに
よるメモリ出力、１３３・・・ブロック毎の代表点、１
３４・・・メモリアドレス（代表点数が８つのとき）。

Claims

【特許請求の範囲】

画像のフレーム間移動量を検出するために、画像を複数
に分割したブロックに設定した代表点を基に、これらの
各ブロック内の画素の移動量から画面全体のベクトルを
決定する動きベクトル検出回路において、前記代表点を
１フレーム期間保持する代表点メモリと、この代表点メ
モリから複数の代表点を読出してそれぞれの代表点に対
応するブロック内に入力された入力信号画素との演算を
行ない移動量を検出する移動量検出手段とを具備したこ
とを特徴とする動きベクトル検出回路。