JPH0779436A - 動きベクトル検出装置 - Google Patents
動きベクトル検出装置Info
- Publication number
- JPH0779436A JPH0779436A JP22159193A JP22159193A JPH0779436A JP H0779436 A JPH0779436 A JP H0779436A JP 22159193 A JP22159193 A JP 22159193A JP 22159193 A JP22159193 A JP 22159193A JP H0779436 A JPH0779436 A JP H0779436A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference image
- storage means
- memory
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 記憶容量の増加や高速アクセスの必要を無く
し、安価な回路構成を可能にする。 【構成】 符号化ブロックを構成する画素数のｋ倍の画
素数からなる参照領域から、符号化ブロックに最も近似
する位置を検出する為の動きベクトル検出装置におい
て、参照画像データをｋ以上の整数（Ｋ）倍の位相の行
（列）に分類して記憶する参照画像メモリと、前記参照
領域から読み出した画素データを一時記憶する手段を用
いて、符号化ブロックに対する参照領域の特定位置に対
する相関の度合いを評価する。
し、安価な回路構成を可能にする。 【構成】 符号化ブロックを構成する画素数のｋ倍の画
素数からなる参照領域から、符号化ブロックに最も近似
する位置を検出する為の動きベクトル検出装置におい
て、参照画像データをｋ以上の整数（Ｋ）倍の位相の行
（列）に分類して記憶する参照画像メモリと、前記参照
領域から読み出した画素データを一時記憶する手段を用
いて、符号化ブロックに対する参照領域の特定位置に対
する相関の度合いを評価する。
Description
【０００１】
【産業上の利用分野】本発明は、画像の記憶・通信・伝
送および放送等における動画像信号の符号化装置に係わ
り、特に符号化済み画面のどの領域から入力画像が動い
たものかを表す動きベクトル情報とその動きベクトル情
報により示される領域との差分を符号化する動き補償予
測符号化装置の為の動きベクトル検出装置に関する。
送および放送等における動画像信号の符号化装置に係わ
り、特に符号化済み画面のどの領域から入力画像が動い
たものかを表す動きベクトル情報とその動きベクトル情
報により示される領域との差分を符号化する動き補償予
測符号化装置の為の動きベクトル検出装置に関する。
【０００２】
【従来の技術】多階調の画像信号の情報量は膨大であ
り、通常のディジタル信号で画像の伝送や記録を行う為
には、広帯域の伝送路や大容量の記録媒体を必要とす
る。その為、テレビ電話・テレビ会議・ＣＡＴＶおよび
画像ファイル装置等では、画像信号を少ないデータ量に
圧縮符号化する技術が必要となる。この様な動画像符号
化方式として、動き補償予測符号化方式が知られてい
る。この符号化方式では、符号化済み画面から入力画面
の部分領域に最も相関の高い部分領域を探索して、入力
画面の部分領域が符号化済み画面のどの位置から動いた
ものかを表す動きベクトル情報と、入力画面の部分領域
とその動きベクトル情報により示される符号化済み画面
の部分領域との差分を符号化する。
り、通常のディジタル信号で画像の伝送や記録を行う為
には、広帯域の伝送路や大容量の記録媒体を必要とす
る。その為、テレビ電話・テレビ会議・ＣＡＴＶおよび
画像ファイル装置等では、画像信号を少ないデータ量に
圧縮符号化する技術が必要となる。この様な動画像符号
化方式として、動き補償予測符号化方式が知られてい
る。この符号化方式では、符号化済み画面から入力画面
の部分領域に最も相関の高い部分領域を探索して、入力
画面の部分領域が符号化済み画面のどの位置から動いた
ものかを表す動きベクトル情報と、入力画面の部分領域
とその動きベクトル情報により示される符号化済み画面
の部分領域との差分を符号化する。
【０００３】この動きベクトル情報の探索において、符
号化ブロックと探索領域の位置関係が全ての符号化ブロ
ックについて一定で有れば、符号化ブロック毎に隣接す
るブロックと共通な部分を除いた探索領域の画素データ
を読み出す能力があれば良い。しかし、符号化ブロック
と探索領域の位置関係が不規則な場合には、符号化ブロ
ック毎に探索領域の全画素データを読み出す能力を必要
とする。
号化ブロックと探索領域の位置関係が全ての符号化ブロ
ックについて一定で有れば、符号化ブロック毎に隣接す
るブロックと共通な部分を除いた探索領域の画素データ
を読み出す能力があれば良い。しかし、符号化ブロック
と探索領域の位置関係が不規則な場合には、符号化ブロ
ック毎に探索領域の全画素データを読み出す能力を必要
とする。
【０００４】しかしながら、従来では、参照領域Ｓを構
成する画素数が符号化ブロックＸを構成する画素数の２
倍の場合は、並列に画像データを読み出す為に、図８に
示す様に、２個の参照画像メモリを用意して、同じ参照
画像を記憶する必要があり、回路規模が非常に大きくな
っていた。または、符号化ブロックＸの画素データの入
力速度の２倍の速度で参照画素データを参照画像メモリ
から読み出す必要から、高価な参照画像メモリと高価な
周辺回路が必要であった。
成する画素数が符号化ブロックＸを構成する画素数の２
倍の場合は、並列に画像データを読み出す為に、図８に
示す様に、２個の参照画像メモリを用意して、同じ参照
画像を記憶する必要があり、回路規模が非常に大きくな
っていた。または、符号化ブロックＸの画素データの入
力速度の２倍の速度で参照画素データを参照画像メモリ
から読み出す必要から、高価な参照画像メモリと高価な
周辺回路が必要であった。
【０００５】
【発明が解決しようとする課題】前述の様に従来では、
動きベクトル検出における参照領域サイズが符号化ブロ
ックサイズのＫ倍であると、参照画像メモリから参照画
素データを読み出す速度を符号化ブロックの画素データ
入力速度のＫ倍にする為に高価なメモリや周辺回路を必
要としたり、同じ参照画像をＫ個のメモリに用意するな
どの必要があり、回路規模が大きくなっていた。本発明
は、参照画素データの読み出し速度の高速化や参照画像
メモリ容量の増大の必要性を無くし、安価な動き検出回
路の実現を目的とする。
動きベクトル検出における参照領域サイズが符号化ブロ
ックサイズのＫ倍であると、参照画像メモリから参照画
素データを読み出す速度を符号化ブロックの画素データ
入力速度のＫ倍にする為に高価なメモリや周辺回路を必
要としたり、同じ参照画像をＫ個のメモリに用意するな
どの必要があり、回路規模が大きくなっていた。本発明
は、参照画素データの読み出し速度の高速化や参照画像
メモリ容量の増大の必要性を無くし、安価な動き検出回
路の実現を目的とする。
【０００６】
【課題を解決するための手段】Ｋをｋ以上の整数とし
て、前記参照画像データを互いに異なる位相のＫ行周期
またはＫ列周期で間引く事によりＫ個の部分画像に分類
して記憶するＫ個の部分画像記憶手段と、前記Ｋ個の部
分画像記憶手段から同時に参照画像データを読み出す為
のアドレス生成手段と、を含んで構成した参照画像記憶
手段と、一時記憶する為の一時記憶手段による。
て、前記参照画像データを互いに異なる位相のＫ行周期
またはＫ列周期で間引く事によりＫ個の部分画像に分類
して記憶するＫ個の部分画像記憶手段と、前記Ｋ個の部
分画像記憶手段から同時に参照画像データを読み出す為
のアドレス生成手段と、を含んで構成した参照画像記憶
手段と、一時記憶する為の一時記憶手段による。
【０００７】更に、複数の符号化ブロックに対する参照
画像データを部分的に交互に読み出す手段による。特
に、優先して探索を実行する方向と直交する方向の位相
で分類して記憶する参照画像記憶手段による。
画像データを部分的に交互に読み出す手段による。特
に、優先して探索を実行する方向と直交する方向の位相
で分類して記憶する参照画像記憶手段による。
【０００８】特に前記参照画像記憶手段を、参照画像デ
ータを互いに異なる位相の偶数行周期または偶数列周期
で間引く事により偶数個の部分画像に分類して記憶する
偶数個の部分画像記憶手段と、前記偶数個の部分画像記
憶手段から同時に参照画素データを読み出す為のアドレ
ス生成手段と、を含んで構成した事による。
ータを互いに異なる位相の偶数行周期または偶数列周期
で間引く事により偶数個の部分画像に分類して記憶する
偶数個の部分画像記憶手段と、前記偶数個の部分画像記
憶手段から同時に参照画素データを読み出す為のアドレ
ス生成手段と、を含んで構成した事による。
【０００９】
【作用】参照画像記憶手段を、Ｋをｋ以上の整数とし
て、前記参照画像データを互いに異なる位相のＫ行周期
またはＫ列周期で間引く事によりＫ個の部分画像に分類
して記憶するＫ個の部分画像記憶手段と、前記Ｋ個の部
分画像記憶手段から同時に参照画素データを読み出す為
のアドレス生成手段と、を含んで構成する事により、符
号化画素データの読み出し速度と同等の速度で参照画素
データを読み出しても符号化画素データの読み出し期間
に符号化画素数のＫ倍の画素数の参照画像データを得ら
れる。参照画素データを一時記憶する為の一時記憶手段
により、隣接する符号化ブロックに対する参照画像デー
タを同時に読み出す必要が無くなり、同一参照画像を重
複して複数のメモリに記憶する必要が無くなる。
て、前記参照画像データを互いに異なる位相のＫ行周期
またはＫ列周期で間引く事によりＫ個の部分画像に分類
して記憶するＫ個の部分画像記憶手段と、前記Ｋ個の部
分画像記憶手段から同時に参照画素データを読み出す為
のアドレス生成手段と、を含んで構成する事により、符
号化画素データの読み出し速度と同等の速度で参照画素
データを読み出しても符号化画素データの読み出し期間
に符号化画素数のＫ倍の画素数の参照画像データを得ら
れる。参照画素データを一時記憶する為の一時記憶手段
により、隣接する符号化ブロックに対する参照画像デー
タを同時に読み出す必要が無くなり、同一参照画像を重
複して複数のメモリに記憶する必要が無くなる。
【００１０】更に、複数の符号化ブロックに対する参照
画像データを部分的に交互に読み出す手段により、前記
一時記憶手段のメモリ容量を更に削減する事が可能とな
る。特に、優先して探索を実行する方向と直交する方向
の位相で分類して記憶する参照画像記憶手段により、一
時記憶手段のメモリ容量を更に削減する事が可能にな
る。
画像データを部分的に交互に読み出す手段により、前記
一時記憶手段のメモリ容量を更に削減する事が可能とな
る。特に、優先して探索を実行する方向と直交する方向
の位相で分類して記憶する参照画像記憶手段により、一
時記憶手段のメモリ容量を更に削減する事が可能にな
る。
【００１１】特に前記参照画像記憶手段を、参照画像デ
ータを互いに異なる位相の偶数行周期または偶数列周期
で間引く事により偶数個の部分画像に分類して記憶する
偶数個の部分画像記憶手段と、前記偶数個の部分画像記
憶手段から同時に参照画素データを読み出す為のアドレ
ス生成手段と、を含んで構成する事により、符号化ブロ
ックを構成する画素数のＫ倍の画素数で構成される参照
領域から探索する事が可能となる。
ータを互いに異なる位相の偶数行周期または偶数列周期
で間引く事により偶数個の部分画像に分類して記憶する
偶数個の部分画像記憶手段と、前記偶数個の部分画像記
憶手段から同時に参照画素データを読み出す為のアドレ
ス生成手段と、を含んで構成する事により、符号化ブロ
ックを構成する画素数のＫ倍の画素数で構成される参照
領域から探索する事が可能となる。
【００１２】
【実施例】図１は、８画素×８画素の符号化ブロックＸ
に対して、１６画素×８画素の参照領域Ｓから動きベク
トルを探索する場合の本発明の実施例を示す全体構成図
である。図２は、８画素×８画素で構成される符号化ブ
ロックＸのブロック内の画素位置と、その符号化ブロッ
クＸに対して参照画面に設定された１６画素×８画素の
参照領域Ｓの領域内の画素位置を示す図である。
に対して、１６画素×８画素の参照領域Ｓから動きベク
トルを探索する場合の本発明の実施例を示す全体構成図
である。図２は、８画素×８画素で構成される符号化ブ
ロックＸのブロック内の画素位置と、その符号化ブロッ
クＸに対して参照画面に設定された１６画素×８画素の
参照領域Ｓの領域内の画素位置を示す図である。
【００１３】図１において、参照画像データは、端子１
０１から入力され、参照画像メモリ１１０または１２０
に記憶される。アドレス生成回路２００は、入力端子２
０１の信号により、記録開始アドレスや読み出し開始ア
ドレスを指定され、アドレス生成回路２００による制御
により、参照画像メモリ１１０は、端子１０１から入力
される参照画像データの内で、画面上で奇数列の画素を
記憶し、参照画像メモリ１２０は、端子１０１から入力
される参照画像データの内で、画面上で偶数列の画素を
記憶する。これら２つの画像メモリから参照画像データ
を読み出す時は、前記アドレス生成回路２００は、それ
ぞれの参照画像メモリに対する行アドレスは共通とする
が、参照画像領域Ｓの先頭画素（図７のＳ00）が画面上
で奇数列の画素であるか偶数列の画素であるかに応じ
て、それぞれの参照画像メモリに対する列アドレスを同
じにするか１列分異ならせるかして、それぞれの参照画
像メモリから画素データを読み出す。更に、選択回路１
３０および１４０は、参照画像領域Ｓの先頭画素（図７
のＳ00）が画面上で奇数列の画素であるか偶数列である
かに応じて、それぞれの参照画像メモリからの出力を選
択して、常にそれぞれ参照領域Ｓの奇数列（ｘ１，ｘ
３，ｘ５，…，ｘｆ）および偶数列（ｘ０，ｘ２，ｘ
４，…，ｘｅ）の画素を出力して、それぞれデータホー
ルド回路１５０および１６０に入力する。それぞれデー
タホールド回路１５０および１６０は、１クロック毎に
入力データを保持して出力し、バッファメモリ３００に
入力する。
０１から入力され、参照画像メモリ１１０または１２０
に記憶される。アドレス生成回路２００は、入力端子２
０１の信号により、記録開始アドレスや読み出し開始ア
ドレスを指定され、アドレス生成回路２００による制御
により、参照画像メモリ１１０は、端子１０１から入力
される参照画像データの内で、画面上で奇数列の画素を
記憶し、参照画像メモリ１２０は、端子１０１から入力
される参照画像データの内で、画面上で偶数列の画素を
記憶する。これら２つの画像メモリから参照画像データ
を読み出す時は、前記アドレス生成回路２００は、それ
ぞれの参照画像メモリに対する行アドレスは共通とする
が、参照画像領域Ｓの先頭画素（図７のＳ00）が画面上
で奇数列の画素であるか偶数列の画素であるかに応じ
て、それぞれの参照画像メモリに対する列アドレスを同
じにするか１列分異ならせるかして、それぞれの参照画
像メモリから画素データを読み出す。更に、選択回路１
３０および１４０は、参照画像領域Ｓの先頭画素（図７
のＳ00）が画面上で奇数列の画素であるか偶数列である
かに応じて、それぞれの参照画像メモリからの出力を選
択して、常にそれぞれ参照領域Ｓの奇数列（ｘ１，ｘ
３，ｘ５，…，ｘｆ）および偶数列（ｘ０，ｘ２，ｘ
４，…，ｘｅ）の画素を出力して、それぞれデータホー
ルド回路１５０および１６０に入力する。それぞれデー
タホールド回路１５０および１６０は、１クロック毎に
入力データを保持して出力し、バッファメモリ３００に
入力する。
【００１４】前記バッファメモリ３００は、図３のデー
タフローに示す様に、段階的に、それぞれ所定の遅延と
出力データの切り替えを行って、符号化ブロックＸの画
素データが端子４０１から評価演算回路４００に入力さ
れるタイミングに同期させて、前記参照画像データを出
力して、評価演算回路４００に入力する。図３で時刻0
1，03，05においては、バッファメモリ３００には１つ
前の符号化ブロックに対する参照画素データが入力され
ており、時刻64，66，68，70，71，72では次の符号化ブ
ロックに対する参照画素データが入力されている。ま
た、時刻06から63においては、参照画像領域の偶数行と
奇数行が１クロック毎に交互に入力されている。
タフローに示す様に、段階的に、それぞれ所定の遅延と
出力データの切り替えを行って、符号化ブロックＸの画
素データが端子４０１から評価演算回路４００に入力さ
れるタイミングに同期させて、前記参照画像データを出
力して、評価演算回路４００に入力する。図３で時刻0
1，03，05においては、バッファメモリ３００には１つ
前の符号化ブロックに対する参照画素データが入力され
ており、時刻64，66，68，70，71，72では次の符号化ブ
ロックに対する参照画素データが入力されている。ま
た、時刻06から63においては、参照画像領域の偶数行と
奇数行が１クロック毎に交互に入力されている。
【００１５】図４は、この参照領域Ｓから得られる９個
の参照ブロックの中から、符号化ブロックＸを構成する
各画素に最も近似する参照ブロックの位置を検出する為
の評価演算装置の例である。また、図６は、その評価演
算装置のデータフローを示す図である。
の参照ブロックの中から、符号化ブロックＸを構成する
各画素に最も近似する参照ブロックの位置を検出する為
の評価演算装置の例である。また、図６は、その評価演
算装置のデータフローを示す図である。
【００１６】図４において、端子４０１から符号化ブロ
ックＸの画素データが入力され、端子４０２から図６の
信号３０５に相当する参照領域Ｓの偶数行の画素データ
が前記符号化ブロックＸの画素データの入力開始と共に
入力される。また、端子４０３から図６の信号３０６に
相当する参照領域Ｓの奇数行の画素データが入力され、
それぞれデータホールド回路ＤＦＦにより次のデータ入
力まで該入力データを保持して出力される。端子４０４
からは、端子４０２および４０３から並列に入力される
参照画素データを参照領域Ｓ内の評価ブロック位置に応
じて選択する為の選択制御信号が入力される。端子４０
５からは、評価演算回路ＰＥにおいて計算された、参照
領域の評価ブロック位置に対する相関の度合いの計算結
果を初期化する為の初期化制御信号が入力される。
ックＸの画素データが入力され、端子４０２から図６の
信号３０５に相当する参照領域Ｓの偶数行の画素データ
が前記符号化ブロックＸの画素データの入力開始と共に
入力される。また、端子４０３から図６の信号３０６に
相当する参照領域Ｓの奇数行の画素データが入力され、
それぞれデータホールド回路ＤＦＦにより次のデータ入
力まで該入力データを保持して出力される。端子４０４
からは、端子４０２および４０３から並列に入力される
参照画素データを参照領域Ｓ内の評価ブロック位置に応
じて選択する為の選択制御信号が入力される。端子４０
５からは、評価演算回路ＰＥにおいて計算された、参照
領域の評価ブロック位置に対する相関の度合いの計算結
果を初期化する為の初期化制御信号が入力される。
【００１７】前記評価ブロック位置に対する相関の度合
いを計算する評価演算回路ＰＥは、図５の様に構成さ
れ、図６のデータフローに示す様に、端子４１１から入
力される符号化ブロックＸの各画素データと参照領域Ｓ
内の評価ブロックの各参照画素データとの差を演算し、
その差の絶対値を１ブロック内について累積加算し、そ
の累積加算結果を相関の度合いを示す評価演算結果とし
て端子４１４から出力する。端子４１３から入力される
制御信号は、前記端子４０５から入力される初期化制御
信号に相当し、前記評価演算結果は、この初期化制御信
号によって次の符号化ブロックに対する評価演算を行う
前に初期化される。上述の様にして計算されて端子４１
４から出力されるそれぞれの参照ブロック位置に対する
評価演算結果は、図４の端子４０８を介して、１クロッ
ク毎に順次出力され、図１の最小誤差位置検出回路５０
０に入力される。前記最小誤差位置検出回路５００は、
前記９個の評価演算結果の中で最小の評価演算結果を検
出し、最小の評価演算結果を示す参照ブロック位置を出
力する。
いを計算する評価演算回路ＰＥは、図５の様に構成さ
れ、図６のデータフローに示す様に、端子４１１から入
力される符号化ブロックＸの各画素データと参照領域Ｓ
内の評価ブロックの各参照画素データとの差を演算し、
その差の絶対値を１ブロック内について累積加算し、そ
の累積加算結果を相関の度合いを示す評価演算結果とし
て端子４１４から出力する。端子４１３から入力される
制御信号は、前記端子４０５から入力される初期化制御
信号に相当し、前記評価演算結果は、この初期化制御信
号によって次の符号化ブロックに対する評価演算を行う
前に初期化される。上述の様にして計算されて端子４１
４から出力されるそれぞれの参照ブロック位置に対する
評価演算結果は、図４の端子４０８を介して、１クロッ
ク毎に順次出力され、図１の最小誤差位置検出回路５０
０に入力される。前記最小誤差位置検出回路５００は、
前記９個の評価演算結果の中で最小の評価演算結果を検
出し、最小の評価演算結果を示す参照ブロック位置を出
力する。
【００１８】ここでは、図３に示す様に、同一参照画像
メモリから１クロック期間に複数画素のデータを読み出
す必要も無く、各参照画像メモリ１１０および１２０か
ら同時に参照画像データを読み出す時は、全て同一の符
号化ブロックに対する参照画像データであり、各参照画
像メモリを同時にアクセスするアドレス関係は常に規則
的である。従って、極小容量のバッファメモリの付加に
より、１画面分の容量の参照画像メモリで広範囲の動き
ベクトル検出が可能となる。
メモリから１クロック期間に複数画素のデータを読み出
す必要も無く、各参照画像メモリ１１０および１２０か
ら同時に参照画像データを読み出す時は、全て同一の符
号化ブロックに対する参照画像データであり、各参照画
像メモリを同時にアクセスするアドレス関係は常に規則
的である。従って、極小容量のバッファメモリの付加に
より、１画面分の容量の参照画像メモリで広範囲の動き
ベクトル検出が可能となる。
【００１９】以上の実施例では、画面上で水平方向の位
相について分類して参照画像を記憶し、符号化ブロック
Ｘの入力順序を図７（ａ）に示す様に入力して、動きベ
クトル検出を行う場合を示したが、画面上で垂直方向の
位相について分類し参照画像を記憶し、符号化ブロック
Ｘの入力順序を図７（ｂ）に示す様に入力して、動きベ
クトル検出を行う場合も上述と同様な効果を得られる。
相について分類して参照画像を記憶し、符号化ブロック
Ｘの入力順序を図７（ａ）に示す様に入力して、動きベ
クトル検出を行う場合を示したが、画面上で垂直方向の
位相について分類し参照画像を記憶し、符号化ブロック
Ｘの入力順序を図７（ｂ）に示す様に入力して、動きベ
クトル検出を行う場合も上述と同様な効果を得られる。
【００２０】
【発明の効果】前述の様に、同一記憶内容のメモリを複
数使用する必要が無く、参照画像の各部分記憶用メモリ
から同時に複数画素を読み出す必要も無く、動き検出位
置の評価演算を行えるので、記憶容量の増加や高速アク
セスの必要が無く、極小容量のバッファメモリを付加す
るだけで、安価な動きベクトル検出回路が可能となる。
数使用する必要が無く、参照画像の各部分記憶用メモリ
から同時に複数画素を読み出す必要も無く、動き検出位
置の評価演算を行えるので、記憶容量の増加や高速アク
セスの必要が無く、極小容量のバッファメモリを付加す
るだけで、安価な動きベクトル検出回路が可能となる。
【図１】 本発明の一実施例の全体構成を示す図であ
る。
る。
【図２】 符号化ブロックＸのブロック内の画素位置
と、その符号化ブロックＸに対して参照画面に設定され
た参照領域Ｓの領域内の画素位置を示す図である。
と、その符号化ブロックＸに対して参照画面に設定され
た参照領域Ｓの領域内の画素位置を示す図である。
【図３】 本発明の一実施例のバッファメモリおよび周
辺回路のデータフローを示す図である。
辺回路のデータフローを示す図である。
【図４】 動きベクトル検出の為の評価演算回路構成例
を示す図である。
を示す図である。
【図５】 特定参照ブロックに対する評価演算回路例を
示す図である。
示す図である。
【図６】 評価演算回路のデータフローを示す図であ
る。
る。
【図７】 符号化ブロックＸ内の画素の入力順序を示す
図である。
図である。
【図８】 従来の動きベクトル検出回路の全体構成図を
示す図である。
示す図である。
１００…参照画像記憶手段 １１０，１２０…部分参照画像メモリ部 ２００…アドレス生成手段 １２０…動き位置検出用評価演算手段 ３００…一時記憶用バッファメモリ ４００…評価演算回路 ＰＥ…特定参照ブロックに対する評価演算回路 ＤＦＦ，Ｄ…データラッチ ＳＥＬ…選択回路 ５００…最小誤差位置検出回路
Claims (1)
- 【請求項１】 入力画像の複数画素からなる単位ブロッ
クに対して、該単位ブロックを構成する画素数のｋ倍の
画素数で構成される参照画像の参照領域から、該入力画
像の単位ブロックの各対応画素と最も近似する参照ブロ
ックの位置を検出する動きベクトル検出装置において、 前記参照画像のデータをｋ種類の位相の部分画像に分類
して記憶するｋ個の部分画像記憶手段と、 指定する画面位置から連続するｋ個の参照画像データを
前記ｋ個の部分画像記憶手段から同時に読み出す為のア
ドレス生成手段とを備えた参照画像記憶手段と、 前記ｋ個の部分画像記憶手段から出力される参照画像デ
ータの出力順序を変更するための一時記憶する手段とを
具備したことを特徴とする動きベクトル検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22159193A JPH0779436A (ja) | 1993-09-07 | 1993-09-07 | 動きベクトル検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22159193A JPH0779436A (ja) | 1993-09-07 | 1993-09-07 | 動きベクトル検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0779436A true JPH0779436A (ja) | 1995-03-20 |
Family
ID=16769159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22159193A Pending JPH0779436A (ja) | 1993-09-07 | 1993-09-07 | 動きベクトル検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779436A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008030068A1 (en) * | 2006-09-07 | 2008-03-13 | Lg Electronics Inc. | Method and apparatus for decoding/encoding of a video signal |
| US7742532B2 (en) | 2006-11-17 | 2010-06-22 | Lg Electronics Inc. | Method and apparatus for applying de-blocking filter to a video signal |
| US8054885B2 (en) | 2006-11-09 | 2011-11-08 | Lg Electronics Inc. | Method and apparatus for decoding/encoding a video signal |
-
1993
- 1993-09-07 JP JP22159193A patent/JPH0779436A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008030068A1 (en) * | 2006-09-07 | 2008-03-13 | Lg Electronics Inc. | Method and apparatus for decoding/encoding of a video signal |
| US8401085B2 (en) | 2006-09-07 | 2013-03-19 | Lg Electronics Inc. | Method and apparatus for decoding/encoding of a video signal |
| US8428144B2 (en) | 2006-09-07 | 2013-04-23 | Lg Electronics Inc. | Method and apparatus for decoding/encoding of a video signal |
| US8054885B2 (en) | 2006-11-09 | 2011-11-08 | Lg Electronics Inc. | Method and apparatus for decoding/encoding a video signal |
| US7742532B2 (en) | 2006-11-17 | 2010-06-22 | Lg Electronics Inc. | Method and apparatus for applying de-blocking filter to a video signal |
| US7742524B2 (en) | 2006-11-17 | 2010-06-22 | Lg Electronics Inc. | Method and apparatus for decoding/encoding a video signal using inter-layer prediction |
| US8184698B2 (en) | 2006-11-17 | 2012-05-22 | Lg Electronics Inc. | Method and apparatus for decoding/encoding a video signal using inter-layer prediction |
| US8229274B2 (en) | 2006-11-17 | 2012-07-24 | Lg Electronics Inc. | Method and apparatus for decoding/encoding a video signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5396592A (en) | Image signal interpolating circuit for calculating interpolated values for varying block sizes | |
| EP0446001B1 (en) | Motion vector detection circuit used in hierarchical processing of moving picture signal | |
| JPH0568155B2 (ja) | ||
| US20070153903A1 (en) | Motion vector detection method and apparatus | |
| US7412114B2 (en) | Method of generating an interpolation image, an interpolation image generating apparatus, and an image display system using the same | |
| KR100407691B1 (ko) | 계층탐색을 이용한 움직임 추정장치 및 방법 | |
| JPH0779436A (ja) | 動きベクトル検出装置 | |
| EP2190206B1 (en) | Device for motion search in dynamic image encoding | |
| US6873738B2 (en) | Hierarchical image processor for encoding or decoding, and memory on the same chip | |
| US6125141A (en) | Device and method for detecting motion vectors | |
| JP2004229150A (ja) | 動きベクトル探索方法および装置 | |
| JP2806332B2 (ja) | 動画像の動き補償回路 | |
| US20030086497A1 (en) | Motion vector detecting device improved in detection speed of motion vectors and system employing the same devices | |
| JP3698501B2 (ja) | 動きベクトル検出装置 | |
| JPH10224797A (ja) | 動きベクトル検出装置及びそれを用いた動画像符号化装置 | |
| JP3001754B2 (ja) | 階層的動ベクトル検出装置 | |
| JP2868457B2 (ja) | 動きベクトル探索装置 | |
| JP2866321B2 (ja) | 動きベクトル探索方法および装置 | |
| JP3585628B2 (ja) | 動きベクトル検出装置 | |
| JP2866326B2 (ja) | 動きベクトル探索装置 | |
| JPH09162747A (ja) | 動きベクトル検出装置およびその方法 | |
| JP3338462B2 (ja) | 動き補償装置 | |
| JP2866324B2 (ja) | 動きベクトル探索装置 | |
| JPH10210481A (ja) | メモリ制御装置 | |
| JPH0795526A (ja) | 画像処理装置及びその処理方法 |