JPH0865685A - 動きベクトル検出回路 - Google Patents

動きベクトル検出回路

Info

Publication number
JPH0865685A
JPH0865685A JP6219571A JP21957194A JPH0865685A JP H0865685 A JPH0865685 A JP H0865685A JP 6219571 A JP6219571 A JP 6219571A JP 21957194 A JP21957194 A JP 21957194A JP H0865685 A JPH0865685 A JP H0865685A
Authority
JP
Japan
Prior art keywords
memory
detection window
motion vector
pixel data
reference frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6219571A
Other languages
English (en)
Inventor
Toshiaki Kitsuki
俊明 橘木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6219571A priority Critical patent/JPH0865685A/ja
Priority to US08/518,224 priority patent/US5828785A/en
Priority to KR1019950026767A priority patent/KR100267476B1/ko
Priority to EP95113257A priority patent/EP0698861B1/en
Priority to DE69506059T priority patent/DE69506059T2/de
Publication of JPH0865685A publication Critical patent/JPH0865685A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/144—Movement detection
    • H04N5/145—Movement estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/20—Analysis of motion
    • G06T7/223—Analysis of motion using block-matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10016—Video; Image sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Color Television Systems (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】 【目的】H.261のCIF画像の動きベクトル検出のための参
照フレームメモリのアクセスを削減する動きベクトル検
出回路の提供。 【構成】参照フレームメモリと、現画像を格納するカレ
ントブロックメモリと、検出ウィンドウの画素データを
格納する検出ウィンドウメモリと、カレントブロックメ
モリからのカレントマクロブロックデータを検出ウィン
ドウメモリから検出ウィンドウデータを入力し動きベク
トルを検出する動きベクトル検出演算部から構成され、
検出ウィンドウメモリは、検出ウィンドウサイズの1/3
のメモリバンクを６個持ち、１マクロブロック処理期間
に、参照フレームメモリから検出ウィンドウサイズ分の
データを読み出す代わりに、１又は２個のメモリバンク
分のみを読出し、参照フレームメモリアクセスを削減す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、動画像データの動き補
償フレーム間予測符号化処理に必要な動きベクトル検出
回路に関し、特に動画像符号化国際標準Ｈ．２６１のた
めの動きベクトル検出回路に関する。
【０００２】
【従来の技術】動画像の圧縮符号化方式としては、ＣＣ
ＩＴＴ（国際電信電話諮問委員会）のテレビ会議用の動
画像符号化規格Ｈ．２６１や、ＩＳＯ（国際標準化機
構）のデータ蓄積メディア用動画像符号化規格ＭＰＥＧ
（Moving Picture Expert Group）等で見られるよう
に、動き補償フレーム間予測符号化する方式が現在主流
となっている。
【０００３】フレーム間予測符号化方式は、先ず、入力
フレームの画素データを以前の再生フレームから予測
し、入力画素データとその予測値との差分である予測誤
差データを符号化する方式である。予測に利用される再
生フレームを参照フレームと呼ぶ。
【０００４】また、動き補償（Motion Compensation）
フレーム間予測符号化は、動きベクトルを検出し、参照
フレームを動きベクトル分ずらして予測値を求めるフレ
ーム間予測符号化方式である。
【０００５】Ｈ．２６１およびＭＰＥＧでは、１フレー
ムの画素データをマクロブロックとという16画素×16ラ
インのブロックに分割し、マクロブロック毎に符号化処
理を行なっており、動きベクトルは、マクロブロック毎
に求められる。
【０００６】動きベクトル検出は、図１５に示されるよ
うに、入力フレームのマクロブロックが、参照フレーム
のどの16画素×16ライン領域に対応するかをブロックマ
ッチング処理により求め、参照フレームの同マクロブロ
ック位置からのずれを動きベクトルとして算出する。通
常、動きベクトルを検出する範囲を予め決めておく。各
マクロブロックに対し動きベクトル検出に必要な参照フ
レーム上の画素データを検出ウィンドウと呼ぶ。
【０００７】ブロックマッチング処理では、検出ウィン
ドウ上で、カレントマクロブロックをずらしながら、動
きベクトルを（vx，vy）としたときの誤差量として、例
えば次式(1)で与えられる評価データＤ（vx，vy）を各
ベクトルに対し算出し、その値が最小となるベクトル
（vx，vy）を動きベクトルとする。
【０００８】
【数１】
【０００９】ここに、上式(1)において、cb(i,j)はカレ
ントブロック画素データ、rb(l,m)は検出ウィンドウデ
ータである。
【００１０】このブロックマッチング処理では、膨大な
演算量を必要とするため、処理の高速化や計算量を削減
する様々な方式が提案されている。
【００１１】図９は、Ｈ．２６１でピクチャ・フォーマ
ットであるＣＩＦ（Common Intermediate Format）フォ
ーマットの画像を、図１２は、ＭＰＥＧのＳＩＦ（Sour
ce Input Format）フォーマットの画像を示しており、
図中の矢印は、マクロブロックの処理順序を示してい
る。
【００１２】Ｈ．２６１でのＣＩＦフォーマットと、Ｍ
ＰＥＧでのＳＩＦフォーマットの画像サイズは、それぞ
れ352画素×288ラインと、352画素×240ラインとされ、
マクロブロックの処理される順序は、ＭＰＥＧでは、図
１２に示すように、画像左上から右下に順次行うのに対
し、Ｈ．２６１ＣＩＦフォーマットの画像では、図９に
示すように11マクロブロック×３マクロブロックをＧＯ
Ｂ（Group of block）という上位の処理単位として扱
い、ＧＯＢ毎にマクロブロックを処理するため、ＭＰＥ
Ｇとはマクロブロックが処理される順番が異なる。
【００１３】Ｈ．２６１は、フレームを、フレーム内符
号化フレーム（Intra-coded-picture；I-Picture、「Ｉ
−ピクチャ」という）、フレーム間予測符号化フレーム
（Predictive-coded-picture；P-Picture、「Ｐ−ピク
チャ」という）の２種類のフレームに分ける。Ｉ−ピク
チャ（フレーム内モード）は、例えばシーンチェンジの
とき等において、その画面１枚の中の情報だけで符号化
され、フレーム間予測は行なわれない。Ｐ−ピクチャ
は、図１６に示すように、フレーム間予測のために１フ
レーム前に符号化したデータを局所復元して、参照フレ
ームとする。
【００１４】ＭＰＥＧでは、フレームを、フレーム内符
号化フレーム（Intra-coded-picture；I-Picture、「Ｉ
−ピクチャ」という）、フレーム間予測符号化フレーム
（Predictive-coded-picture；P-Picture、「Ｐ−ピク
チャ」という）、双方向フレーム間予測符号化フレーム
（Bidirectionally predictive-coded-picture；B-Pict
ure、「Ｂ−ピクチャ」という）の３種類に分ける。
【００１５】Ｉ−ピクチャとＰ−ピクチャは以後のフレ
ームの符号化の参照フレームとして使用するのでコアピ
クチャと呼ばれ、図１７に示すように、Ｐ−ピクチャ
は、以前に局所復元された１個のコアピクチャを参照フ
レームとしてフレーム間予測符号化する。
【００１６】Ｂ−ピクチャは、先ず符号化された、表示
順番では時間的に前後にある２個のコアピクチャからフ
レーム間予測符号化する。このため、Ｂ−ピクチャでは
時間的前の参照フレームからの順方向動きベクトルと時
間的後の参照フレームからの逆方向動きベクトルを検出
する必要がある。
【００１７】図１４は、動きベクトル検出回路の一般的
な構成を示すブロック図である。
【００１８】図１４を参照して、動きベクトル検出回路
は一般に、動きベクトル検出制御部801と、カレントブ
ロックメモリ802と、検出ウィンドウメモリ803と、動き
ベクトル検出演算部804と、参照フレームを格納する参
照フレームメモリ806と、参照フレームメモリを制御す
る参照フレームメモリ制御部805と、から構成されてい
る。
【００１９】カレントブロックメモリ802と検出ウィン
ドウメモリ803は、動きベクトル検出演算部804がブロッ
クマッチング処理においてカレントブロックと検出ウィ
ンドウを複数回アクセスするために、高速アクセスを可
能にするために用いられている。
【００２０】図１４を参照して、動きベクトル検出回路
の動作を以下に説明する。
【００２１】動きベクトル検出制御部801は、全体のタ
イミングの制御を行うものであり、より詳細には、外部
から入力されるカレントブロックデータのカレントブロ
ックメモリ802への書き込みタイミング制御及び、参照
フレームメモリ806からの参照画素データの読み出しタ
イミング制御、参照フレームメモリ806から読み出した
参照画素データの検出ウィンドウメモリ803への書き込
みタイミング制御、動きベクトル検出演算部804の処理
開始タイミング制御、カレントブロックメモリ802と検
出ウィンドウメモリ803から動きベクトル検出演算部804
への画素データ転送タイミング制御、外部から入力され
る参照フレームデータの参照フレームメモリ806への書
き込みタイミング制御を行い、各処理ブロックに制御信
号を出力する。
【００２２】カレントブロックメモリ802は、外部から
入力されるカレントブロックデータを一時格納し、動き
ベクトル検出演算部804のブロックマッチング処理のタ
イミングに合わせて、動きベクトル検出演算部804にカ
レントブロックの画素データを出力する。
【００２３】参照フレームメモリ制御部805は、メモリ
制御信号とアドレスを参照フレームメモリ806に出力
し、参照画素データを読み出すための制御と、外部から
入力される参照フレームデータを書き込むための制御を
行う。
【００２４】参照フレームメモリ806は、参照フレーム
メモリ制御部805からの制御信号とアドレスに従い、参
照画素データの読み出しと、参照フレームデータの書き
込みを行う。
【００２５】検出ウィンドウメモリ803は、参照フレー
ムメモリ806から読み出した参照画素データを一時格納
し、動きベクトル検出演算部804のブロックマッチング
処理のタイミングに合わせて、動きベクトル検出演算部
804に検出ウィンドウの画素データを出力する。
【００２６】動きベクトル検出演算部804は、カレント
ブロックメモリ802と検出ウィンドウメモリ803から画素
データを入力しブロックマッチング処理を行い動きベク
トルを検出する。
【００２７】従来の動き検出回路として、例えば特開平
3-85884号公報には、現フレームデータ用のメモリ部
（カレントブロックメモリ802に対応）と、前フレーム
データのメモリ部（検出ウィンドウメモリ803に対応）
とを有し、各メモリ部の書き込みと読み出しを別個に制
御可能なＡ記憶領域部とＢ記憶領域部に区分し、書込み
中でないＡ記憶領域部又はＢ記憶領域部から画像データ
を読み出す前置バッファメモリと、前置バッファメモリ
から出力された現フレームと前フレームの対応ブロック
の画像データを演算して各ブロックの動きベクトルを算
出する複数の演算処理部と、書き込みと読み出しを別個
に制御可能な後置バッファメモリを備え、演算処理部内
のデータ処理が遅くできる構成とした動き検出回路が提
案されている。
【００２８】すなわち、特開平3-85884号公報には、図
１４を参照して、カレントブロックメモリ802と、検出
ウィンドウメモリ803のそれぞれに、２つの記憶領域を
持ち、動きベクトル検出演算部804は書込みをしていな
い方の記憶領域から読み出すことにより、カレントブロ
ックメモリ802へのカレントブロックデータ入力及び検
出ウィンドウメモリ803への参照画素データ入力のため
に、動きベクトル検出演算部804が停止することが無い
ようにした構成が開示されている。
【００２９】図１２に示したＭＰＥＧにおいては、マク
ロブロックの処理順番が画像左上から右下に順次行う場
合、右端のマクロブロック以外では、次に処理は、現在
のマクロブロックの右隣りのマクロブロックに移る。
【００３０】この場合、検出ウィンドウは大部分重複す
るため、検出ウィンドウの画素データとして新たに必要
になる画素データのみを参照フレームメモリ806から検
出ウィンドウメモリ803に入力することにより、参照フ
レームメモリ806のアクセス回数を減らすことが考えら
れている。
【００３１】画面データメモリに対するデータの読み出
し頻度を少なくした構成の従来の動きベクトル検出装置
として、例えば特開平4-53389号公報には、検出ウィン
ドウ即ち探索範囲のサイズ（Ｎ×Ｎ）を動きベクトル検
出ブロック（Ｍ×Ｍ）の縦２倍横２倍の領域（Ｎ＝２
Ｍ）として、検出ウィンドウの探索範囲半面ブロック単
位に画素データを交互に更新して検出ウィンドウに格納
する構成の動きベクトル検出装置が提案されている。
【００３２】すなわち、特開平4-53389号公報には、検
出ブロックは、例えばＭ×Ｍの容量の２個のキャッシュ
メモリから構成され、検出ウィンドウ即ち探索範囲は２
Ｍ×２Ｍの容量（面積は検出ブロックの４倍）の例えば
３個のキャッシュメモリで構成され、検出ウィンドウ用
のキャッシュメモリへは、前画面のデータを格納したデ
ータメモリから探索範囲の半分の大きさ（２Ｍ×Ｍ）単
位に時系列で交互に書込み、いずれか一のキャッシュメ
モリが書込み中にあっては残りの２つのキャッシュメモ
リは、既書込みの検出ブロック対応の探索範囲を送出す
べく読み出し中とするように制御する動きベクトル検出
装置の構成が開示されている。なお、同公報によれば、
検出ブロックをＭ×Ｍとした場合、探索範囲は２Ｍ×２
Ｍには限定されるものではなく、従って、例えばカレン
トブロックメモリとしてブロックのサイズの２倍、検出
ウィンドウメモリとして実際の検出ウィンドウのサイズ
の１．５倍の容量をもつことで、特開平3-85884号公報
と同様に、動きベクトル検出演算部を停止しないように
した構成、あるいはカレントブロックメモリとしてブロ
ックのサイズの４倍、検出ウィンドウメモリとして実際
のウィンドウのサイズの２．５倍の容量をもち、動きベ
クトル検出演算部の回路を２個並列化することにより処
理を高速化する構成等を想定できる。
【００３３】
【発明が解決しようとする課題】しかし、Ｈ．２６１Ｃ
ＩＦフォーマットの画像では、図９に示すように、マク
ロブロックの処理される順番は、画像左上から右下に順
次行う（ラスタ走査）のではなく、水平方向２分の１の
所で折り返している。すなわち、図９を参照して、11マ
クロブロック×３マクロブロック（176画素×48ライ
ン）のＧＯＢ単位に処理され、ＧＯＢ単位の処理が終る
と、水平方向の２分の１のところで、例えば図示右のＧ
ＯＢの先頭のマクロブロックに移っている。
【００３４】従って、図２に示すように、マクロブロッ
クＣの次にマクロブロックＤを処理することになり、同
図で示すように、マクロブロックＣの検出ウィンドウ
と、マクロブロックＤの検出ウィンドウは、ほとんど交
わらない。
【００３５】このため、Ｈ２６１ＣＩＦフォーマットの
画像の動きベクトル検出を行う従来の動きベクトル検出
回路では、図２に示すように、各マクロブロック毎に参
照フレームメモリ806から検出ウィンドウサイズ分の画
素データを検出ウィンドウメモリ803に入力する構成と
されている。
【００３６】また、検出ウィンドウメモリ803は、通
常、前記特開平3-85884号公報にも開示されるように、
参照フレームメモリ806からの書き込み用と動きベクト
ル検出演算部804への読み出し用に２つのメモリバンク
を有する構成とされ、検出ウィンドウメモリ803は、検
出ウィンドウのサイズ２個分のメモリ容量を持つ構成と
されている。
【００３７】Ｈ．２６１ＣＩＦフォーマットの画像の動
きベクトル検出を行う従来の動きベクトル検出回路にお
ける検出ウィンドウの入力方法は、参照フレームメモリ
806のアクセス回数が多くなり、高速なメモリを使用す
る必要があり、ハードウェアのコストが高くなるという
問題を有している。
【００３８】実際に１秒当たりの参照フレームメモリ80
6の画素データアクセス回数を計算すると以下のように
なる。ここでは検出ウィンドウのサイズを図２のよう
に、マクロブロックの横３倍縦３倍のものを使用するも
のとする。
【００３９】１マクロブロック処理当たり、検出ウィン
ドウ入力用に９マクロブロック分のアクセスと、参照フ
レームデータの書き込みに１マクロブロック分のアクセ
ス、計10マクロブロック分のアクセスを必要とし、Ｈ．
２６１のＣＩＦフォーマットでは、30フレーム／秒、22
×18マクロブロック／フレームであるため、30×22×18
×(16×16)×10＝30412800画素データ／秒、言い換える
と、33ｎｓ／画素データアクセス（33nsec=1sec／30412
800）のアクセススピードを必要とする。
【００４０】Ｈ．２６１やＭＰＥＧでは１画素データ８
ビットであるので、参照フレームメモリ806のバス幅を
８ビット幅とすると33ｎｓのアクセススピードが必要と
され、またバス幅16ビット幅とすると66ｎｓのアクセス
スピードが必要とされる。
【００４１】実際には、オーバヘッド処理等があり、ア
クセススピードは、より一層厳しくなる。また、参照フ
レームメモリ806を符号化処理のための参照フレームと
流用して使用することもあり、その場合は、１マクロブ
ロック処理当たり数マクロブロック分の画素データのア
クセスが増えることになる。
【００４２】アクセススピードの低減のための対処方法
として、バス幅を32ビット幅にする方法もあるが、この
場合、参照フレームメモリ806以外の回路をＬＳＩ化す
る際に、端子数が増え、ＬＳＩパッケージのためのコス
トが高くなるという問題を生じることになる。
【００４３】従って、本発明は前記問題点を解消し、
Ｈ．２６１のＣＩＦ画像の動きベクトル検出のための参
照フレームメモリのアクセスと検出ウィンドウメモリの
制御を工夫することにより、参照フレームメモリのアク
セスを減少させる動きベクトル検出回路を提供すること
を目的とする。
【００４４】
【課題を解決するための手段】前記目的は、本発明によ
れば、画像データを所定画素数のブロック単位に処理
し、動き補償フレーム間予測のための参照フレームを格
納する参照フレームメモリから画素データを読み込み、
動きベクトル検出に必要な検出ウィンドウの画素データ
を格納する検出ウィンドウメモリが、メモリ容量の合計
が検出ウィンドウサイズの予め定めた倍数となる複数の
メモリバンクを備え、ラスタ走査順序以外のブロックの
前後では、１ブロック処理期間に前記検出ウィンドウメ
モリの選択された２つのメモリバンクに画素データを書
き込み、ラスタ走査順序のブロックについては選択され
た１メモリバンクに画素データを書き込むように制御さ
れ、ラスタ走査順序以外のブロック処理順序に対して
も、前記検出ウィンドウメモリに検出ウィンドウを用意
することを特徴とする動きベクトル検出回路によって達
成される。
【００４５】また、同様にして前記目的を達成するた
め、本発明は、前方フレームと後方フレームの両方向か
ら動き補償フレーム間予測を行う方式に対して設けられ
る検出ウィンドウメモリを構成する複数のメモリバンク
を２つの群のメモリバンクにグループ化し、順方向のみ
の動き補償フレーム間予測を行う場合には、ラスタ走査
順序以外のブロックを処理する際に、１ブロック処理期
間に、一の群のメモリバンクに現在のブロック用に参照
フレームから画像データを書き込み、他の群のメモリバ
ンクには後続のブロックの処理用に参照フレームから画
像データを書き込むように制御して前記検出ウィンドウ
メモリに検出ウィンドウを用意することを特徴とする動
きベクトル検出回路を提供するものである。
【００４６】そして、本発明の動きベクトル検出回路
は、動き補償フレーム間予測の参照フレームを格納する
参照フレームメモリと、画像を所定画素数のブロックに
分割し、ブロック毎に入力する画素データを格納するカ
レントブロックメモリと、前記参照フレームメモリから
画素データを読み込み、動きベクトル検出に必要な検出
ウィンドウの画素データを格納する検出ウィンドウメモ
リと、前記カレントブロックメモリから現在のブロック
（「カレントブロック」という）の画素データを、前記
ウィンドウメモリから検出ウィンドウの画素データを入
力し、動きベクトルを検出する動きベクトル検出演算部
と、を備えた動きベクトル検出回路において、前記検出
ウィンドウメモリとして、検出ウィンドウサイズの３分
の１のメモリ容量のメモリバンクを６個備え、ラスタ走
査順序以外のカレントブロックの前後では、１ブロック
処理期間に前記検出ウィンドウメモリの６個のメモリバ
ンクのうちの２メモリバンクに画素データを書き込み、
ラスタ走査順序のカレントブロックについては１メモリ
バンクに画素データを書き込むように制御され、ラスタ
走査順序以外のブロック処理順序に対しても、前記検出
ウィンドウメモリに検出ウィンドウが準備されることを
特徴としている。
【００４７】さらに、本発明の動きベクトル検出回路
は、好ましくは、動き補償フレーム間予測の参照フレー
ムを格納する参照フレームメモリと、画像を所定画素数
のブロックに分割し、ブロック毎に入力する画素データ
を格納するカレントブロックメモリと、前記参照フレー
ムメモリから画素データを読み込み、動きベクトル検出
に必要な検出ウィンドウの画素データを格納する検出ウ
ィンドウメモリと、前記カレントブロックメモリから現
在のブロック（「カレントブロック」という）の画素デ
ータを、前記ウィンドウメモリから検出ウィンドウの画
素データを入力し、動きベクトルを検出する動きベクト
ル検出演算部と、を備えた動きベクトル検出回路におい
て、前記参照フレームメモリは、２個の参照フレーム分
以上の容量を持ち、前記検出ウィンドウメモリは、検出
ウィンドウサイズの３分の１のメモリ容量のメモリバン
クを６個持ち、前方フレームと後方フレームの両方向か
ら動き補償フレーム間予測を行う場合は、前記参照フレ
ームメモリに、順方向及び逆方向の２個の参照フレーム
を格納し、前記検出ウィンドウメモリの３つのメモリバ
ンクには順方向用の検出ウィンドウの画素データを１ブ
ロック処理期間に１メモリバンクずつ書き込み、残りの
３つのメモリバンクには順方向用の検出ウィンドウの画
素データを１ブロック処理期間に１メモリバンクずつ書
き込み、前記検出ウィンドウメモリに順方向の検出ウィ
ンドウと逆方向の検出ウィンドウとを準備し、順方向の
みの動き補償フレーム間予測を行う場合は、前記参照フ
レームメモリに、順方向の参照フレームを格納し、前記
検出ウィンドウメモリへの書き込みは、ラスタ走査順序
以外のカレントブロックの前後では、１ブロック処理期
間に前記６メモリバンクのうちの２メモリバンクに画素
データを書き込み、ラスタ走査順序のカレントブロック
については１メモリバンクに画素データを書き込み、ラ
スタ走査順序以外のブロック処理順序に対しても、前記
検出ウィンドウメモリに検出ウィンドウを準備する、こ
とを特徴としている。
【００４８】本発明においては、好ましくは、前記検出
ウィンドウメモリの２つの群のメモリバンクが更新時に
おいて、１／３ずつ更新される。
【００４９】また、本発明においては、好ましくは、前
記複数のメモリバンクが相互に独立して書き込み及び読
み出しが行なえる。
【００５０】さらに、本発明においては、好ましくは、
前記検出ウィンドウが用意された側の群のメモリバンク
から該検出ウィンドウが読み出され動きベクトルを検出
するための演算部に送出される。
【００５１】
【作用】本発明の原理・作用を以下に説明する。
【００５２】本発明は、Ｈ．２６１ＣＩＦフォーマット
画像の動きベクトル検出回路において、図１４の参照フ
レームメモリ806からの検出ウィンドウメモリ803への画
素データの読み出し方式を、従来の構成と変え、フレー
ムメモリのアクセス回数を減少させるものである。
【００５３】図１は、本発明における参照フレームメモ
リ806の検出ウィンドウ読み出しアクセスの原理を説明
するための図である。図１では、マクロブロックＡ〜Ｄ
処理での検出ウィンドウ読み出しアクセスを例示してい
る。
【００５４】図１を参照して、マクロブロックＡ（マク
ロブロック位置(8，5)）処理前には、マクロブロック位
置(9，4)、(9，5)、(9，6)の画素データを読み出し、検
出ウィンドウメモリ803に格納する。
【００５５】検出ウィンドウメモリ803には、既に前の
マクロブロック処理のために入力した、マクロブロック
位置(7，4)、(7，5)、(7，6)、(8，4)、(8，5)、(8，6)
の画素データが格納されており、それらをあわせて検出
ウィンドウとする。
【００５６】マクロブロックＢ（マクロブロック位置
(9，5)）処理前には、マクロブロック位置(10，4)、(1
0，5)、(10，6)の画素データを読み出し、検出ウィンド
ウメモリ803に格納する。検出ウィンドウメモリ803に
は、既に前のマクロブロック処理のために入力した、マ
クロブロック位置(8，4)、(8，5)、(8，6)、(9，4)、
(9，5)、(9，6)の画素データが格納されており、それら
をあわせて検出ウィンドウとする。また、現在の検出ウ
ィンドウの画素データ読み出しとは別にマクロブロック
位置(10，2)、(10，3)、(10，4)の画素データを読み出
し、検出ウィンドウメモリ803の現在の検出ウィンドウ
に使用しているメモリ領域（検出ウィンドウバンクＡ）
とは異なるメモリ領域（検出ウィンドウバンクＢ）に格
納する。
【００５７】マクロブロックＣ（マクロブロック位置(1
0，5)）処理前には、マクロブロック位置(11，4)、(1
1，5)、(11，6)の画素データを読み出し、検出ウィンド
ウメモリ803に格納する。検出ウィンドウメモリ803に
は、既に前のマクロブロック処理のために入力した、マ
クロブロック位置(9，4)、(9，5)、(9，6)、(10，4)、
(10，5)、(10，6) の画素データが格納されており、そ
れらをあわせて検出ウィンドウとする。また、現在の検
出ウィンドウの画素データ読み出しとは別にマクロブロ
ック位置(11，2)、(11，3)、(11，4)の画素データを読
み出し、検出ウィンドウメモリ803の現在の検出ウィン
ドウに使用しているメモリ領域（検出ウィンドウバンク
Ａ）とは異なるメモリ領域（検出ウィンドウバンクＢ）
に格納する。
【００５８】マクロブロックＤ（マクロブロック位置(1
1，3)）処理前には、マクロブロック位置(12，2)、(1
2，3)、(12，4)の画素データを読み出し、検出ウィンド
ウメモリ803の検出ウィンドウバンクＢに格納する。検
出ウィンドウメモリ803には、マクロブロックＢ、及び
Ｃの処理において入力した、マクロブロック位置(10，
2)、(10，3)、(10，4)、(11，2)、(11，3)、(11，4)の
画素データが格納されており、それらをあわせて検出ウ
ィンドウとする。
【００５９】図１０、図１１は、本発明による、参照フ
レームメモリ806からの参照画素データの読み出し位置
を示した図であり、丸「○」の位置から始まる16画素×
48ラインの画素データが読み出しの単位となっている。
【００６０】図１０は、現在処理中のマクロブロックの
検出ウィンドウのための画素データアクセス位置を、図
１１は、Ｈ．２６１ＣＩＦフォーマット画像の中央部で
生じる、マクロブロックスキャン順序の折り返しに備え
るための検出ウィンドウの画素データアクセス位置を示
しており、図１１では、この折り返しが起こる黒丸
「●」で示された箇所のみ実際に読み出せばよい。
【００６１】図１０、図１１ともに、一番最初の読み出
し位置を示す丸「○」は、マクロブロック位置(0，0)の
処理期間の前に読み出される位置を示しており、マクロ
ブロック位置(0，0)の処理直前に読み出す位置は２番目
の丸「○」で示されている位置である。
【００６２】以上のように、本発明では、１マクロブロ
ック処理期間に、検出ウィンドウの３分の１の領域を１
回または２回アクセスすることにより、検出ウィンドウ
メモリ803上に検出ウィンドウを準備する。
【００６３】本発明の動きベクトル検出回路によれば、
従来の参照フレームメモリからの参照画素データの読み
出し回数を、３分の２以下に抑えることを可能にしてお
り、画素データのアクセススピードを低減し、安価なメ
モリの使用を可能としている。
【００６４】
【実施例】次に本発明について図面を参照して説明す
る。
【００６５】
【実施例１】本発明は、動きベクトル検出に必要な検出
ウィンドウの画素データの参照フレームメモリ806から
の読み出し制御に関するものであり、図１４に示された
従来の動きベクトル検出回路の検出ウィンドウメモリ80
3の構成と参照フレームメモリ制御部805のアドレス生成
制御が従来のものと相違しており、全体的な処理の流れ
は、図１４に示した従来の動きベクトル検出回路と同様
であるので、その説明を省略し、以下では、本発明の実
施例に係る検出ウィンドウメモリ803の構成と動作とそ
れに伴う参照フレームメモリ制御部805の制御方法に限
って説明する。
【００６６】図３は、本発明の第１の実施例の、Ｈ．２
６１のＣＩＦフォーマット画像での動きベクトルを検出
する動きベクトル検出回路の検出ウィンドウメモリ803
のブロック図であり、図４及び図５は本発明の検出ウィ
ンドウメモリ803の動作を説明するための図である。
【００６７】まず、図３、図４及び図５を参照して、本
実施例の動きベクトル検出回路における検出ウィンドウ
メモリ803について説明する。
【００６８】本実施例の動きベクトル検出回路における
検出ウィンドウメモリ803は、16画素×48ラインのメモ
リ容量の６個のメモリバンク203、204、205、206、20
7、208と、書き込み制御部201と、読み出し制御部202
と、から構成されている。
【００６９】図４は、各マクロブロック処理期間におけ
る、メモリバンク203(A0)、204(A1)、205(A2)、206(A
3)、207(B0)、208(B1)の書き込み及び読み出しアクセス
の様子を示しており、“Ｗ”が参照フレームメモリ806
からメモリバンクへの書き込みを、“Ｒ”がメモリバン
クから動きベクトル検出演算部804への出力のための読
み出しを示している。
【００７０】また図中、“Ｗ”、“Ｒ”の下の数字は、
図５中のどのマクロブロックに対する参照画素データが
対象であるかを示している。
【００７１】参照画素データとは、前記作用で説明し
た、図１０、及び図１１に示される16画素×48ライン分
のデータのことであり、図１０は、現在処理中のマクロ
ブロックに対する参照画素データの読み出し位置を示し
ており、図１１は、Ｈ．２６１ＣＩＦフォーマット画像
の中央部で生じるマクロブロック処理順序の折り返しに
備えて、折り返し後のマクロブロックに対しての参照画
素データの読み出し位置を示している。
【００７２】メモリバンク207及び208の対象データは、
図１１において黒丸「●」で示された参照画素データで
あり、“Ｗ”、“Ｒ”の下の数字には、図１０の丸
「○」で示された参照画素データと区別するために記号
「′」が付されている。
【００７３】図４の２重波線で切られた左側部では、図
５のマクロブロック８からマクロブロック15までの参照
画素データの書き込み時の画素データの流れを、図４の
２重波線で囲まれた中央部では、マクロブロック20から
マクロブロック26までの参照画素データの書き込み時の
画素データの流れを、図４の２重波線で切られた右側部
では、マクロブロック30からマクロブロック32までと、
次のＧＯＢのマクロブロック０からマクロブロック４ま
での参照画素データの書き込み時の画素データの流れを
示している。
【００７４】図３を参照して、各メモリバンク203〜208
（A0〜B1）に参照フレームメモリ806からの参照画素デ
ータを書き込むように、書き込み制御部201は、各メモ
リバンク203〜208に対しライトアドレスと、書き込みを
指示する制御信号であるライトイネーブル信号WEA0、WE
A1、WEA2、WEA3、WEB0、WEB1を出力する。
【００７５】各メモリバンク203〜208（A0〜B1）から検
出ウィンドウデータを読み出し動きベクトル検出演算部
804に出力するように、読み出し制御部202は、各メモリ
バンクに対しリードアドレスと、読み出しを指示する制
御信号であるリードイネーブル信号REA0、REA1、REA2、
REA3、REB0、REB1を出力する。
【００７６】各メモリバンク203〜208は、対応するライ
トイネーブル信号がアクティブになった時に、メモリバ
ンク内のライトアドレスの位置に参照フレームメモリか
ら入力される参照画素データを書き込む。また、対応す
るリードイネーブル信号がアクティブになった時に、メ
モリバンク内のリードアドレスの位置のデータを動きベ
クトル検出演算部804に出力する。
【００７７】参照フレームメモリ制御部805は、図４に
“Ｗ”で示すメモリバンクへの書き込み時に検出ウィン
ドウメモリ803に所望の参照画素データを書き込むよう
に、参照フレームメモリ806の読み出し制御を行う。
【００７８】図４を参照して、Ｈ．２６１のＣＩＦフォ
ーマット画像において、例えばマクロブロック９に対す
る参照画素データについては（図４第２列目参照）、メ
モリバンクA1（Ｗ９）に書き込まれると共に、該マクロ
ブロック期間中に、メモリバンクB0（Ｗ９′）には図１
１の黒丸「●」で示すマクロブロック９に対する参照画
素データが書き込まれる。次のマクロブロックのタイミ
ング（図４第３列目参照）において、マクロブロック10
に対する図１０の参照画素データが、メモリバンクA2
（Ｗ10）に書き込まれ、該マクロブロック期間中に、図
１１の黒丸「●」で示すマクロブロック10に対する参照
画素データがメモリバンクB1（Ｗ10′）に書き込まれ、
更に、次のマクロブロック処理では、マクロブロック11
に対する参照画素データがメモリバンクA3（Ｗ10）にの
み書き込まれ（図４第４列目参照）、次のマクロブロッ
ク期間中（図４第５列目参照）には、３つのメモリバン
クA3、B0、B2側に切り替えて、既に用意されているマク
ロブロックの画像データ11、９′、10′の画像データが
読み出される。
【００７９】このようにして本実施例によれば、Ｈ．２
６１のＣＩＦフォーマット画像のラスタ走査順序以外の
処理順序に対しても、検出ウィンドウの内容を１／３毎
順次更新することにより、検出ウィンドウメモリに検出
ウィンドウを用意している。
【００８０】本実施例では、動きベクトル検出演算部80
4は、１マクロブロック処理期間の間連続稼働可能であ
り、１マクロブロック処理期間に、検出ウィンドウとカ
レントマクロブロックとのブロックマッチング処理によ
り１個の動きベクトルを検出する。
【００８１】以上の動作により、本実施例の動きベクト
ル検出回路における検出ウィンドウメモリ803に検出ウ
ィンドウの画素データが書き込まれ、動きベクトル検出
演算部804で動きベクトルを検出する。
【００８２】
【実施例２】図６は、本発明の第２の実施例の動きベク
トル検出回路の検出ウィンドウメモリ803のブロック図
であり、図７及び図８は本実施例の検出ウィンドウメモ
リ803の動作を説明するための図である。
【００８３】本実施例は、ＭＰＥＧの画像及びＨ．２６
１のＣＩＦフォーマット画像での動きベクトルを検出す
る動きベクトル検出回路である。
【００８４】まず、図６、図７及び図８を用いて本実施
例の検出ウィンドウメモリ803について説明する。
【００８５】本実施例の検出ウィンドウメモリ803は、1
6画素×48ラインのメモリ容量のメモリバンク403、40
4、405、406、407、408と、書き込み制御部401と、読み
出し制御部402と、から構成されている。
【００８６】図７は、Ｈ．２６１のＣＩＦフォーマット
画像での動きベクトルを検出時における、各マクロブロ
ック処理期間での、メモリバンク403、404、405、406、
407、408の書き込み及び読み出しアクセスの様子を示し
ており、“Ｗ”が参照フレームメモリ806からの書き込
みを、“Ｒ”が動きベクトル検出演算部804への出力の
ための読み出しを示している。
【００８７】また図中、“Ｗ”、“Ｒ”の下の数字は、
図５のどのマクロブロックに対する参照画素データが対
象であるかを示している。参照画素データとは、前記作
用で説明した図１０及び図１１で示される16画素×48ラ
イン分のデータのことである。図１１において黒丸
「●」で示された参照画素データを、図１０の丸「○」
で示された参照画素データと区別するために“Ｗ”、
“Ｒ”の下の数字には記号「′」が付されている。
【００８８】図８は、ＭＰＥＧでの画像での動きベクト
ルを検出時における、各マクロブロック処理期間での、
メモリバンク403、404、405、406、407、408の書き込み
及び読み出しアクセスの様子を示しており、“Ｗ”が参
照フレームメモリ806からの書き込みを、“Ｒ”が動き
ベクトル検出演算部804への出力のための読み出しを示
している。
【００８９】また図中、“Ｗ”、“Ｒ”の下の数字は、
どのマクロブロックに対する参照画素データが対象であ
るかを示している。参照画素データとは、図１３に示さ
れる位置の16画素×48ライン分のデータのことであり、
図１３は、現在処理中のマクロブロックに対する参照画
素データの読み出しのフレーム位置を示しており、これ
は、順方向用の参照フレームと逆方向用の参照フレーム
で同様に当てはまるものである。
【００９０】メモリバンク403、404、405（バンクＦ）
には、順方向用の参照フレームの図１３に示される位置
の参照画素データが書き込まれ、メモリバンク406、40
7、408（バンクＢ）には逆方向用の参照フレームの図１
３に示される位置の参照画素データが書き込まれる。
【００９１】Ｈ．２６１のＣＩＦフォーマット画像での
動きベクトル検出時には、図７に示すように、書き込み
制御部401は、メモリバンクに参照フレームメモリ806か
らの参照画素データを書き込むように、各メモリバンク
に対しライトアドレスと、書き込みを指示するライトイ
ネーブル信号WEF0、WEF1、WEF2、WEB0、WEB1、WEB2を出
力し、また、読み出し制御部402は、各メモリバンクか
ら検出ウィンドウデータを読み出し動きベクトル検出演
算部804に出力するように、各メモリバンクに対しリー
ドアドレスと、読み出しを指示するリードイネーブル信
号REF0、REF1、REF2、REB0、REB1、REB2を出力する。
【００９２】また、ＭＰＥＧ画像での動きベクトル検出
時には、図８に示すように、書き込み制御部401は、メ
モリバンクに参照フレームメモリ806からの参照画素デ
ータを書き込むように、各メモリバンクに対しライトア
ドレスと、書き込みを指示するライトイネーブル信号WE
F0、WEF1、WEF2、WEB0、WEB1、WEB2を出力し、また、読
み出し制御部402は、各メモリバンクから検出ウィンド
ウデータを読み出し動きベクトル検出演算部804に出力
するように、各メモリバンクに対しリードアドレスと、
読み出しを指示するリードイネーブル信号REF0、REF1、
REF2、REB0、REB1、REB2を出力する。
【００９３】各メモリバンク403、404、405、406、40
7、408は、対応するライトイネーブル信号がアクティブ
になった時に、メモリバンク内のライトアドレスの位置
に参照フレームメモリから入力される参照画素データを
書き込み、また、対応するリードイネーブル信号がアク
ティブになった時に、メモリバンク内のリードアドレス
の位置のデータを動きベクトル検出演算部804に出力す
る。
【００９４】参照フレームメモリ制御部805は、Ｈ．２
６１のＣＩＦフォーマット画像での動きベクトルを検出
時には、図７に“Ｗ”で示す書き込み時に、ＭＰＥＧ画
像での動きベクトルを検出時には、図８に“Ｗ”で示す
書き込み時に、検出ウィンドウメモリに所望の参照画素
データが入力出来るように読み出し制御を行う。
【００９５】すなわち、図７を参照して、Ｈ．２６１の
ＣＩＦフォーマット画像において、例えばマクロブロッ
ク９に対する参照画素データについては、バンクＦのメ
モリバンクF2（Ｗ９）に書き込まれ、該マクロブロック
期間中に、２マクロブロック期間後の処理のためにバン
クＢのメモリバンクB2（Ｗ９′）には図１１の黒丸
「●」で示すマクロブロック９に対する参照画素データ
が書き込まれる。次のマクロブロックのタイミングにお
いて、マクロブロック10に対する図１０の参照画素デー
タがバンクＦのメモリバンクF0（Ｗ10）に書き込まれ、
該マクロブロック期間中に、次のマクロブロック処理の
ために図１１の黒丸「●」で示すマクロブロック10に対
する参照画素データがバンクＢのメモリバンクB0（Ｗ1
0′）に書き込まれ、更に、次のマクロブロック処理で
は、マクロブロック11の参照画素データがバンクＦのメ
モリバンクB1（Ｗ10）に書き込まれ、該マクロブロック
期間中には、バンクＦの３つのメモリバンクB0〜B2に切
り替えて、マクロブロックの画像データ10′、11、９′
の画像データが読み出される。
【００９６】このようにして本実施例によれば、Ｈ．２
６１のＣＩＦフォーマット画像のラスタ走査順序以外の
処理順序に対しても、検出ウィンドウの内容を１／３毎
順次更新することにより、検出ウィンドウメモリに検出
ウィンドウを用意している。
【００９７】図８を参照して、ＭＰＥＧのＳＩＦフォー
マット画像において、マクロブロックの画像データは、
バンクＦの一のメモリバンクとバンクＢの一のメモリバ
ンクにそれぞれ順次書き込まれている。
【００９８】本実施例の動きベクトル検出演算部804
は、ＭＰＥＧ画像での動きベクトルを検出時は、１マク
ロブロック処理期間の間連続稼働可能であり、１マクロ
ブロック処理期間の半分で順方向の動きベクトルを検出
し、他の半分で逆方向の動きベクトルを検出する。Ｈ．
２６１の動きベクトルを検出時には、１マクロブロック
処理期間の半分の間稼働して、順方向の動きベクトルを
検出する。
【００９９】以上の動作により、本実施例の動きベクト
ル検出回路は、Ｈ．２６１のＣＩＦフォーマット画像で
の動きベクトルを検出時及びＭＰＥＧ画像での動きベク
トルを検出時のいずれの場合にも、検出ウィンドウメモ
リ803に検出ウィンドウの画像データを書き込み、動き
ベクトル検出演算部804で動きベクトルを検出すること
が出来る。
【０１００】前記従来例で説明したように、Ｈ．２６１
ＣＩＦフォーマットの画像の動きベクトル検出を行う従
来の動きベクトル検出回路では、マクロブロック毎に検
出ウィンドウサイズ分の画像データを参照フレームメモ
リ806から読み出し、検出ウィンドウメモリ803に入力し
ていたため、参照フレームメモリ806のアクセスが多く
なり、参照フレームメモリ806のバス幅を８ビット幅と
すると33ｎｓのアクセススピード、バス幅を16ビット幅
とすると66ｎｓのアクセススピードのメモリを使用する
ことが必要とされ、ハードウェアコストが高くなるとい
う欠点を有していたが、上記実施例の動きベクトル検出
回路による検出ウィンドウ入力方式では、従来の参照フ
レームメモリ806からの参照画素データの読み出しを、
３分の２以下に抑えることを可能にしており、１マクロ
ブロック処理当たり、検出ウィンドウ読み込み用に６マ
クロブロック分のアクセスと、参照フレーム書き込み用
に１マクロブロック分のアクセス、計７マクロブロック
分のアクセスとなるため、Ｈ．２６１のＣＩＦフォーマ
ットでは、30フレーム／秒、22×18マクロブロック／フ
レームであるので、30×22×18（16×16）×７＝212889
60画素データ／秒、すなわち、47ｎｓ／画素データアク
セス（47ｎｓ＝１／21288960）のアクセススピードに低
減し、このため、安価なメモリを使用出来る。
【０１０１】
【発明の効果】以上説明したように、本発明の動きベク
トル検出回路での検出ウィンドウ入力方法によれば、従
来の参照フレームメモリからの参照画素データの読み出
し回数を、３分の２以下に抑えることを可能にしてお
り、このため、画素データのアクセススピードを低減
し、安価なメモリの使用が可能とされ、コストの低減を
達成するという効果を有する。
【０１０２】また、本発明の動きベクトル検出回路は、
ＭＰＥＧでの動きベクトル検出回路の制御を僅かに変え
るだけで、ほとんど回路の増加無しに、Ｈ．２６１ＣＩ
Ｆフォーマットの画像の動きベクトル検出を行うことが
出来るという効果を有する。
【０１０３】本発明の好適な態様の効果の一例を定量的
に説明すると、１マクロブロック処理当たり、検出ウィ
ンドウ読み込み用に６マクロブロック分のアクセスと、
参照フレーム書き込み用に１マクロブロック分のアクセ
ス、計７マクロブロック分のアクセスとなるため、Ｈ．
２６１のＣＩＦフォーマットでは、30フレーム／秒、22
×18マクロブロック／フレームであるので、30×22×18
（16×16）×７＝21288960画素データ／秒、すなわち、
47ｎｓ／画素データアクセス（47ｎｓ＝１sec／2128896
0）のアクセススピードに低減し、このため、安価なメ
モリを使用出来るという効果を有する。
【０１０４】また、本発明によれば、参照フレームメモ
リのアクセス回数が従来よりも低減されるため、マクロ
ブロック処理期間の増加を抑止するという効果も有す
る。
【０１０５】そして、本発明の好ましい態様を規定する
請求項５〜７によっても上記効果を同様に達成するもの
である。
【図面の簡単な説明】
【図１】本発明の動きベクトル検出回路の検出ウィンド
ウメモリへの参照画素データの入力方法を説明する図で
ある。
【図２】従来の動きベクトル検出回路の検出ウィンドウ
メモリへの参照画素データの入力方法を説明する図であ
る。
【図３】本発明の第１の実施例の動きベクトル検出回路
における検出ウィンドウメモリのブロック図である。
【図４】本発明の第１の実施例の動きベクトル検出回路
における検出ウィンドウメモリの動作タイミングを示す
タイミング図である。
【図５】処理対象のマクロブロック（図４参照）の参照
画素データの位置を示す図である。
【図６】本発明の第２の実施例の動きベクトル検出回路
における検出ウィンドウメモリのブロック図である。
【図７】本発明の第２の実施例の動きベクトル検出回路
におけるＨ．２６１のＣＩＦフォーマット画像処理時の
検出ウィンドウメモリの動作タイミングを示すタイミン
グ図である。
【図８】本発明の第２の実施例の動きベクトル検出回路
におけるＭＰＥＧのＳＩＦフォーマット画像処理時の検
出ウィンドウメモリの動作タイミングを示すタイミング
図である。
【図９】Ｈ．２６１ＣＩＦフォーマット画像のマクロブ
ロック処理での対象画素データの位置を示す図である。
【図１０】Ｈ．２６１ＣＩＦフォーマット画像において
現在処理中のマクロブロックの検出ウィンドウのための
画素データアクセス位置を示す図である。
【図１１】Ｈ．２６１ＣＩＦフォーマット画像の中央部
で生じる、マクロブロックスキャン順序の折り返しに備
えるための検出ウィンドウの画素データアクセス位置を
示す図である。
【図１２】ＭＰＥＧでのマクロブロック処理の対象画素
データの位置を示す図である。
【図１３】ＭＰＥＧで現在処理中のマクロブロックに対
する参照画素データの読み出しのフレーム位置を示す図
である。
【図１４】一般の動きベクトル検出回路の構成を示すブ
ロック図である。
【図１５】動き補償フレーム間予測符号化の説明図であ
る。
【図１６】Ｈ．２６１でのフレーム間予測符号化方式の
説明図である。
【図１７】ＭＰＥＧでのフレーム間予測符号化方式の説
明図である。
【符号の説明】
201 書き込み制御部 202 読み出し制御部 203〜208 メモリバンク 401 書き込み制御部 402 読み出し制御部 403〜408 メモリバンク 801 動きベクトル検出制御部 802 カレントブロックメモリ 803 検出ウィンドウメモリ 804 動きベクトル検出演算部 805 参照フレームメモリ制御部 806 参照フレームメモリ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】画像データを所定画素数のブロック単位に
    処理し、動き補償フレーム間予測のための参照フレーム
    を格納する参照フレームメモリから画素データを読み込
    み、動きベクトル検出に必要な検出ウィンドウの画素デ
    ータを格納する検出ウィンドウメモリが、メモリ容量の
    合計が検出ウィンドウサイズの予め定めた倍数となる複
    数のメモリバンクを備え、 ラスタ走査順序以外のブロックの前後では、１ブロック
    処理期間に前記検出ウィンドウメモリの選択された２つ
    のメモリバンクに画素データを書き込み、ラスタ走査順
    序のブロックについては選択された１メモリバンクに画
    素データを書き込むように制御され、 ラスタ走査順序以外のブロック処理順序に対しても、前
    記検出ウィンドウメモリに検出ウィンドウを用意するこ
    とを特徴とする動きベクトル検出回路。
  2. 【請求項２】前方フレームと後方フレームの両方向から
    動き補償フレーム間予測を行う方式に対して設けられる
    検出ウィンドウメモリを構成する複数のメモリバンクを
    ２つの群のメモリバンクにグループ化し、 順方向のみの動き補償フレーム間予測を行う場合には、
    ラスタ走査順序以外のブロックを処理する際に、１ブロ
    ック処理期間に、一の群のメモリバンクに現在のブロッ
    ク用に参照フレームから画像データを書き込み、他の群
    のメモリバンクには後続のブロックの処理用に参照フレ
    ームから画像データを書き込むように制御して前記検出
    ウィンドウメモリに検出ウィンドウを用意することを特
    徴とする動きベクトル検出回路。
  3. 【請求項３】動き補償フレーム間予測の参照フレームを
    格納する参照フレームメモリと、 画像を所定画素数のブロックに分割し、ブロック毎に入
    力する画素データを格納するカレントブロックメモリ
    と、 前記参照フレームメモリから画素データを読み込み、動
    きベクトル検出に必要な検出ウィンドウの画素データを
    格納する検出ウィンドウメモリと、 前記カレントブロックメモリから現在のブロック（「カ
    レントブロック」という）の画素データを、前記ウィン
    ドウメモリから検出ウィンドウの画素データを入力し、
    動きベクトルを検出する動きベクトル検出演算部と、 を備えた動きベクトル検出回路において、 前記検出ウィンドウメモリとして、検出ウィンドウサイ
    ズの３分の１のメモリ容量のメモリバンクを６個備え、 ラスタ走査順序以外のカレントブロックの前後では、１
    ブロック処理期間に前記検出ウィンドウメモリの６個の
    メモリバンクのうちの２メモリバンクに画素データを書
    き込み、ラスタ走査順序のカレントブロックについては
    １メモリバンクに画素データを書き込むように制御さ
    れ、 ラスタ走査順序以外のブロック処理順序に対しても、前
    記検出ウィンドウメモリに検出ウィンドウが準備される
    ことを特徴とする動きベクトル検出回路。
  4. 【請求項４】動き補償フレーム間予測の参照フレームを
    格納する参照フレームメモリと、 画像を所定画素数のブロックに分割し、ブロック毎に入
    力する画素データを格納するカレントブロックメモリ
    と、 前記参照フレームメモリから画素データを読み込み、動
    きベクトル検出に必要な検出ウィンドウの画素データを
    格納する検出ウィンドウメモリと、 前記カレントブロックメモリから現在のブロック（「カ
    レントブロック」という）の画素データを、前記ウィン
    ドウメモリから検出ウィンドウの画素データを入力し、
    動きベクトルを検出する動きベクトル検出演算部と、 を備えた動きベクトル検出回路において、 前記参照フレームメモリは、２個の参照フレーム分以上
    の容量を持ち、前記検出ウィンドウメモリは、検出ウィ
    ンドウサイズの３分の１のメモリ容量のメモリバンクを
    ６個持ち、 前方フレームと後方フレームの両方向から動き補償フレ
    ーム間予測を行う場合は、前記参照フレームメモリに、
    順方向及び逆方向の２個の参照フレームを格納し、 前記検出ウィンドウメモリの３つのメモリバンクには順
    方向用の検出ウィンドウの画素データを１ブロック処理
    期間に１メモリバンクずつ書き込み、残りの３つのメモ
    リバンクには順方向用の検出ウィンドウの画素データを
    １ブロック処理期間に１メモリバンクずつ書き込み、前
    記検出ウィンドウメモリに順方向の検出ウィンドウと逆
    方向の検出ウィンドウとを準備し、 順方向のみの動き補償フレーム間予測を行う場合は、前
    記参照フレームメモリに、順方向の参照フレームを格納
    し、前記検出ウィンドウメモリへの書き込みは、ラスタ
    走査順序以外のカレントブロックの前後では、１ブロッ
    ク処理期間に前記６メモリバンクのうちの２メモリバン
    クに画素データを書き込み、ラスタ走査順序のカレント
    ブロックについては１メモリバンクに画素データを書き
    込み、ラスタ走査順序以外のブロック処理順序に対して
    も、前記検出ウィンドウメモリに検出ウィンドウを準備
    する、 ことを特徴とする請求項２記載の動きベクトル検出回
    路。
  5. 【請求項５】前記検出ウィンドウメモリの２つの群のメ
    モリバンクが更新時において、１／３ずつ更新されるこ
    とを特徴とする請求項１又は２記載の動きベクトル検出
    回路。
  6. 【請求項６】前記複数のメモリバンクが相互に独立して
    書き込み及び読み出しが行なえることを特徴とする請求
    項１ないし４のいずれか一に記載の動きベクトル検出回
    路。
  7. 【請求項７】前記検出ウィンドウが用意された側の群の
    メモリバンクから該検出ウィンドウが読み出され動きベ
    クトルを検出するための演算部に送出されることを特徴
    とする請求項２記載の動きベクトル検出回路。
JP6219571A 1994-08-23 1994-08-23 動きベクトル検出回路 Pending JPH0865685A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6219571A JPH0865685A (ja) 1994-08-23 1994-08-23 動きベクトル検出回路
US08/518,224 US5828785A (en) 1994-08-23 1995-08-23 Method of reducing the number of access times to a reference frame memory in image compression
KR1019950026767A KR100267476B1 (ko) 1994-08-23 1995-08-23 매크로 블록판독 및 설정방법
EP95113257A EP0698861B1 (en) 1994-08-23 1995-08-23 Block-matching method with reduced number of accesses to a reference frame memory
DE69506059T DE69506059T2 (de) 1994-08-23 1995-08-23 Blockübereinstimmungsverfahren mit reduzierter Anzahl von Zugriffen auf einem Referenz-Rasterspeicher

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6219571A JPH0865685A (ja) 1994-08-23 1994-08-23 動きベクトル検出回路

Publications (1)

Publication Number Publication Date
JPH0865685A true JPH0865685A (ja) 1996-03-08

Family

ID=16737606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6219571A Pending JPH0865685A (ja) 1994-08-23 1994-08-23 動きベクトル検出回路

Country Status (5)

Country Link
US (1) US5828785A (ja)
EP (1) EP0698861B1 (ja)
JP (1) JPH0865685A (ja)
KR (1) KR100267476B1 (ja)
DE (1) DE69506059T2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055013A1 (ja) * 2005-11-11 2007-05-18 Fujitsu Limited 画像復号化装置および方法、画像符号化装置
JP2008060836A (ja) * 2006-08-30 2008-03-13 Oki Electric Ind Co Ltd 動きベクトル探索方法及び装置
JP2010016696A (ja) * 2008-07-04 2010-01-21 Canon Inc 動きベクトル探索装置及びその制御方法
JP2010258530A (ja) * 2009-04-21 2010-11-11 Fujitsu Ltd 動きベクトル検出装置
KR101014637B1 (ko) * 2002-08-15 2011-02-16 소니 주식회사 화상 데이터 처리 장치 및 방법, 및 반도체 기억 장치
CN110706317A (zh) * 2019-10-11 2020-01-17 北京一起教育信息咨询有限责任公司 印刷手写混合的数学公式数据生成方法及装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978509A (en) * 1996-10-23 1999-11-02 Texas Instruments Incorporated Low power video decoder system with block-based motion compensation
EP0909097B1 (en) * 1997-03-19 2006-06-07 Sony Corporation Image encoding method and device
EP0944266B1 (en) * 1998-03-03 2009-08-26 Imec Fast video encoding method with low power consumption
US6690835B1 (en) 1998-03-03 2004-02-10 Interuniversitair Micro-Elektronica Centrum (Imec Vzw) System and method of encoding video frames
WO2000072590A2 (en) * 1999-05-20 2000-11-30 Koninklijke Philips Electronics N.V. Block matching
US8275047B2 (en) 2001-09-20 2012-09-25 Xilinx, Inc. Method and device for block-based conditional motion compensation
US8021331B2 (en) * 2003-09-15 2011-09-20 Atrium Medical Corporation Method of coating a folded medical device
US9000040B2 (en) 2004-09-28 2015-04-07 Atrium Medical Corporation Cross-linked fatty acid-based biomaterials
US9012506B2 (en) 2004-09-28 2015-04-21 Atrium Medical Corporation Cross-linked fatty acid-based biomaterials
EP1819297B1 (en) 2004-09-28 2015-01-14 Atrium Medical Corporation Uv cured gel and method of making
US9278161B2 (en) 2005-09-28 2016-03-08 Atrium Medical Corporation Tissue-separating fatty acid adhesion barrier
US9427423B2 (en) 2009-03-10 2016-08-30 Atrium Medical Corporation Fatty-acid based particles
US8325798B1 (en) * 2005-12-15 2012-12-04 Maxim Integrated Products, Inc. Adaptive motion estimation cache organization
KR100889936B1 (ko) * 2007-06-18 2009-03-20 한국전자통신연구원 디지털 비디오 특징점 비교 방법 및 이를 이용한 디지털비디오 관리 시스템
KR20090032261A (ko) * 2007-09-27 2009-04-01 삼성전자주식회사 움직임 추정에 기초하여 움직임 보상을 수행하는 영상 처리장치 및 그 방법
US20110038910A1 (en) 2009-08-11 2011-02-17 Atrium Medical Corporation Anti-infective antimicrobial-containing biomaterials
US8218621B2 (en) * 2010-01-26 2012-07-10 Himax Media Solutions, Inc. Data-mapping method and cache system for use in a motion compensation system
US10322213B2 (en) 2010-07-16 2019-06-18 Atrium Medical Corporation Compositions and methods for altering the rate of hydrolysis of cured oil-based materials
US9867880B2 (en) 2012-06-13 2018-01-16 Atrium Medical Corporation Cured oil-hydrogel biomaterial compositions for controlled drug delivery

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385884A (ja) * 1989-08-29 1991-04-11 Sony Corp 画像の動き検出回路
JPH0453389A (ja) * 1990-06-21 1992-02-20 Graphics Commun Technol:Kk 動ベクトル検出装置
US5594813A (en) * 1992-02-19 1997-01-14 Integrated Information Technology, Inc. Programmable architecture and methods for motion estimation
JPH05300497A (ja) * 1992-04-21 1993-11-12 Mitsubishi Electric Corp 画像処理装置及びディジタル信号処理プロセッサ
DE4322343C2 (de) * 1992-07-06 1996-10-02 Mitsubishi Electric Corp Mittel zum Erfassen eines Bewegungsvektors und Verfahren zum Bestimmen eines Bewegungsvektors

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014637B1 (ko) * 2002-08-15 2011-02-16 소니 주식회사 화상 데이터 처리 장치 및 방법, 및 반도체 기억 장치
WO2007055013A1 (ja) * 2005-11-11 2007-05-18 Fujitsu Limited 画像復号化装置および方法、画像符号化装置
JPWO2007055013A1 (ja) * 2005-11-11 2009-04-30 富士通株式会社 画像復号化装置および方法、画像符号化装置
JP4675383B2 (ja) * 2005-11-11 2011-04-20 富士通株式会社 画像復号化装置および方法、画像符号化装置
JP2008060836A (ja) * 2006-08-30 2008-03-13 Oki Electric Ind Co Ltd 動きベクトル探索方法及び装置
JP4597103B2 (ja) * 2006-08-30 2010-12-15 Ｏｋｉセミコンダクタ株式会社 動きベクトル探索方法及び装置
JP2010016696A (ja) * 2008-07-04 2010-01-21 Canon Inc 動きベクトル探索装置及びその制御方法
JP2010258530A (ja) * 2009-04-21 2010-11-11 Fujitsu Ltd 動きベクトル検出装置
CN110706317A (zh) * 2019-10-11 2020-01-17 北京一起教育信息咨询有限责任公司 印刷手写混合的数学公式数据生成方法及装置

Also Published As

Publication number Publication date
EP0698861A1 (en) 1996-02-28
US5828785A (en) 1998-10-27
EP0698861B1 (en) 1998-11-18
KR960009754A (ko) 1996-03-22
DE69506059T2 (de) 1999-06-17
KR100267476B1 (ko) 2000-10-16
DE69506059D1 (de) 1998-12-24

Similar Documents

Publication Publication Date Title
JPH0865685A (ja) 動きベクトル検出回路
JP3192307B2 (ja) 復号ビデオ画像シーケンス再配列方法
KR100201981B1 (ko) 메모리제어장치 및 그것을 사용한 화상디코더
JPH0568155B2 (ja)
JPWO2006006489A1 (ja) 動き検出装置
US6356702B1 (en) Image display apparatus and special picture reproduction controller
JPH09205651A (ja) 画像データ復号方法およびこの方法を用いた画像データ復号装置
US5903672A (en) Method and apparatus for conversion of access of prediction macroblock data for motion picture
US6753871B2 (en) Memory access method
JP2007180723A (ja) 画像処理装置及び画像処理方法
JP2863096B2 (ja) 並列処理による画像復号装置
JP2003018607A (ja) 画像復号方法、画像復号装置及び記録媒体
JPH07336689A (ja) 動き補償回路
KR100226702B1 (ko) 프레임 메모리에 있어서 어드레스 발생시 블럭상태 천이방법
JP5867050B2 (ja) 画像処理装置
JP3733248B2 (ja) 再生装置及びその方法
KR100226703B1 (ko) 프레임 메모리에 있어서 어드레스 거리 산출방법
KR100248653B1 (ko) 프레임 메모리에 있어서 어드레스 발생시 블럭상태 천이방법
KR100226704B1 (ko) 프레임 메모리에 있어서 어드레스 거리 산출방법
KR0141303B1 (ko) 동영상 복호화기의 정지영상 선택장치
KR19990026427A (ko) 프레임 메모리에 있어서 움직임벡터 거리 산출방법
KR100269427B1 (ko) 프레임메모리에있어서어드레스발생방법
KR100226705B1 (ko) 어드레스 발생시 프레임 메모리 상태 천이방법 및 장치
KR100243472B1 (ko) 프레임 메모리에 있어서 필드 구조의 매크로블록 독출방법
JP3057212B2 (ja) 画像データ復号装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980519