JP4827421B2 - 表示制御装置 - Google Patents
表示制御装置 Download PDFInfo
- Publication number
- JP4827421B2 JP4827421B2 JP2005062100A JP2005062100A JP4827421B2 JP 4827421 B2 JP4827421 B2 JP 4827421B2 JP 2005062100 A JP2005062100 A JP 2005062100A JP 2005062100 A JP2005062100 A JP 2005062100A JP 4827421 B2 JP4827421 B2 JP 4827421B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- pixels
- display device
- line
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
このような液晶表示装置では、第1の視野角と第2の視野角とを、水平方向について画素毎に交互に与えることができる。したがって、第1の画像の画素と第2の画像の画素を水平法について交互に配置した画像を液晶表示装置に表示すれば、第1の方向からは第1の画像のみが視認され、第2の方向からは第2の画像のみが視認されるように、これら画像の表示を行うことができる。
ここで、この液晶表示装置には、さらに視差バリアの効果を有効/無効を切り替えるスイッチング液晶層が設けられており、このスイッチング液晶層によって、視差バリアの効果を無効とすることにより、通常の液晶表示装置と同様に、液晶表示装置の全画素を一つの画像の表示に用いるようにすることもできる。
いま、図3a1に示す画像が第1の方向から視認され、図3a2に示す画像が第2の方向から視認されるように、第1の画像と第2の画像を表示する場合を考える。
この場合、表示装置を用いた表示を行うホスト装置において、a1、a2の画像の画素を、水平方向について1画素毎に交互に選択して出力することにより、両画像の画素が水平方向について交互に位置するように(水平方向についてインターレスとなるように)ミックスした画像bを生成し、ホスト装置から、生成したbの画像を表示装置に出力する。そして、表示装置において、この画像bを、そのままcに示すように表示する。
図示するように、この液晶表示装置は、画像を表示するTFT液晶パネルなどである液晶表示パネル301と、パターン化位相差板などを用いた視差バリア302と、視差バリアの効果を有効/無効を切り替えるスイッチング液晶層303と、バックライト光源304とを有している。
したがって、表示装置の画像cの表示によって、e1、e2に示すように、第1の方向からはa1の画像のみが視認され、第2の方向からはa2の画像のみが視認されることになる。
第1GDC405は第1フレームメモリ404に格納された画像gの各画素をラスタ順に読み出しjに示すようにセレクタ408に出力する。また、第2GDC407は第2フレームメモリ406に格納された画像hの各画素をラスタ順に読み出しkに示すようにセレクタ408に出力する。
セレクタ408は、以上のようにしてラスタ順に入力する画像gと画像hを、1画素毎に交互に出力することにより、水平方向について両画像の画素が交互に位置するように(インターレスとなるように)ミックスした画像mを生成し、表示装置409に出力する。
また、このようなホスト装置400において、表示装置409の全画素を用いて表示装置と同水平垂直画素数を持つ画像を表示する場合には、以下のようにホスト装置400が動作すればよい。
CPU401は、第1GDC405を介して第1フレームメモリ404に表示装置と同水平垂直画素数を持つ画像を書き込む。また、第1GDC405は第1フレームメモリ404に格納された画像の各画素をラスタ順に読み出しセレクタ408に出力する。セレクタ408は、以上のようにしてラスタ順に第1GDC405から入力する画像を、そのまま表示装置409に出力する。
なお、CPU401が、第1フレームメモリと第2フレームメモリに、画像g、hとして、予め水平方向画素数を表示装置の水平方向画素数の1/2とした画像を書き込むようし、これらフレームメモリの容量を表示装置と同水平垂直画素数の画像の1/2の容量とすることも考えられるが、このようにすると、表示装置409の全画素を用いて表示装置と同水平垂直画素数を持つ画像を表示することが困難となるし、やはり、グラフィックディスプレイコントローラは二つ必要となる。
ここで、このような表示制御装置には、前記画素順並換手段が画素の前記並び換えを行ったラインと、前記ディスプレイコントローラが出力した並びのままの画素より形成されるラインとのうちの一方のラインを、選択的に前記表示装置に出力する選択手段を備えることが好ましい。
また、このような表示制御装置によれば、表示制御装置が当該表示装置の全画素を用いて一つの視野角を有する単一の画像を表示することができるものである場合に、第1のフレームメモリに表示装置の全画素を用いて表示したい画像を格納し、前記画素順並換手段において、常に前記第1のフレームメモリから読み出された画素を出力させるようにすれば、表示装置の全画素を用いた画像の表示も行えるようになる。
まず、第1の実施形態について説明する。
図1に、本第1実施形態に係るデータ処理装置の構成を示す。
図示するように、データ処理装置は、異なる二つの画像が異なる2方向から排他的に視認されるように画像を表示可能な表示装置20、表示装置20を用いて表示を行うホスト装置10を備えている。また、ホスト装置10は、CPU1や、主記憶2その他の周辺装置3を備えた一般的なコンピュータ回路の構成を備えており、表示装置20への画像表示のための構成として、フレームメモリ4、グラフィックディスプレイコントローラ5(以下、「GDC5」と称す)、ミックス制御部6、第1ラインバッファ7、第2ラインバッファ8、バッファセレクタ9を備えている。
以下、このようなホスト装置10の動作について説明する。
まず、表示装置20に第1の画像と第2の画像との異なる二つの画像を、異なる2方向から排他的に視認されるように表示する動作について説明する。
この場合、CPU1は、GDC5を介してフレームメモリ4に、図中aに示すように、垂直方向の画素数が表示装置20の垂直方向画素数と同じく水平方向の画素数が表示装置20の水平方向画素数の1/2となるように生成した第1の画像101と、同様に垂直方向の画素数が表示装置20の垂直方向画素数と同じく水平方向の画素数が表示装置20の水平方向画素数の1/2となるように生成した第2の画像102を書き込む。このとき、フレームメモリ4中において、第1の画像101と第2の画像102とが水平方向に連結されて図中aに示すように、水平垂直方向の画素数が表示装置20と水平垂直画素数と同じ1枚の画像を形成するように、CPU1は、第1の画像101と第2の画像102のフレームメモリ4の書き込みアドレスを決定する。
ミックス制御部6は、第1ラインバッファ7と第2ラインバッファ8を制御し、GDC5が出力する表示装置20の1水平期間毎に、交互に、第1ラインバッファ7と第2ラインバッファ8の一方を書き込み用ラインバッファとする。また、1水平期間毎に、第1ラインバッファ7と第2ラインバッファ8の書き込み用ラインバッファでない方のラインバッファを読み出し用のラインバッファとする。
すなわち、いま、GDC5が、フレームメモリ4に格納された第1の画像101と第2の画像102とが水平方向に連結された画像aの第nラインの画素を出力している第n水平期間(Nth H)に第1ラインバッファ7が書き込み用ラインバッファに設定されいる場合、図中cに示すように、この第nラインの画素1、2、3、4、5、6が順次、GDC5から第1ラインバッファ7の第1FIFO71に入力し、第1FIFO71に入力した画素は、第1FIFO71、第2FIFO72の順にシフトしていく。ここで、第1FIFO71、第2FIFO72は、共に表示装置20の水平方向画素数の1/2の数(図示した画像aの1ラインの画素数が6である例では3つ)の画素を格納可能なFIFOであり、第1FIFO71の出力が第2FIFO72の入力となっている。
すなわち、ミックスセレクタ73は、まず、最初の画素周期で、第2FIFO72から画素を取り出しバッファセレクタ9に出力する。また、以降、画素周期毎に、第1FIFO71、第2FIFO72の順に交互に画素を取り出し、バッファセレクタ9に出力する。
なお、より詳細には、このような動作は、第1FIFO71、第2FIFO72に、画素周期の2倍の周期でシフト動作を行わせながら、ミックスセレクタ73において画素周期で、交互に第2FIFO72と第1FIFO71の出力を選択してバッファセレクタ9に出力することや、画素周期で交互に第2FIFO72と第1FIFO71の一方のみにシフト動作を行わせながら、ミックスセレクタ73において画素周期で、交互に、第2FIFO72と第1FIFO71の出力を選択してバッファセレクタ9に出力することなどより実現できる。
一方、次の第n+2周期には、第2ラインバッファ8が読み出し用のラインバッファとされて以上の動作を行い、結果、第n+2水平周期には、図中hに示すように、第1画像101の第n+1ラインの画素11、12、13と、第2画像102の第n+1ラインの画素14、15、16が交互に出現するようにミックス(インターレース)された出力がバッファセレクタ9に入力する。なお、この第n+2周期には、第1ラインバッファ7が書き込み用ラインバッファとされて、第n+2ラインの画素が、GDC5から第1ラインバッファ7に書き込まれることになる。
次に、表示装置20の全画素を用いて一つの画像の表示を行う場合のホスト装置10の動作について説明する。
この場合には、CPU1は、GDC5を介してフレームメモリ4に、水平垂直画素数が表示装置20の水平垂直画素数と同じ画像を書き込む。GDC5は、フレームメモリ4に格納された画像の各画素をラスタ順に読み出し、第1ラインバッファ7と第2ラインバッファ8は、書き込み用ラインバッファとされた場合には、前述のように動作するが、読み出し用ラインバッファとされた場合には、以下の動作を行う。
この結果、表示装置20には、フレームメモリ4に格納された画像がそのまま出力される。
以上のように、本第1実施形態によれば、表示装置20の水平垂直画素数の画像分の容量を備えたフレームメモリ4と、単一のGDC5を用いて、表示装置20に第1の画像と第2の画像との異なる二つの画像が異なる2方向から排他的に視認されるように表示することも、表示装置20の全画素を用いて一つの画像の表示を行うこともできる。
以下、本発明の第2の実施形態について説明する。
図2に、本第1実施形態に係るデータ処理装置の構成を示す。
図示するように、データ処理装置は、前記第1実施形態と同様に、異なる二つの画像が異なる2方向から排他的に視認されるように画像を表示可能な表示装置20と、表示装置20を用いて表示を行うホスト装置10を備えている。また、ホスト装置10は、CPU1や、主記憶2その他の周辺装置3を備えた一般的なコンピュータ回路の構成を備えている。ただし、本第2実施形態では、表示装置20への画像表示のための構成として、第1フレームメモリ21、第2フレームメモリ22、セレクタ23、グラフィックディスプレイコントローラ24(以下、「GDC24」と称す)を備えている。
まず、表示装置20に第1の画像と第2の画像との異なる二つの画像を、異なる2方向から排他的に視認されるように表示する動作について説明する。
この場合、CPU1は、GDC5を介して第1のフレームメモリに、図中kに示すように、水平垂直画素数が表示装置20の水平垂直画素数と同じ第1の画像を書き込む。また、GDC5を介して第1のフレームメモリに、図中mに示すように、水平垂直画素数が表示装置20の水平垂直画素数と同じ第2の画像を書き込む。
この場合には、CPU1は、GDC5を介して第1フレームメモリ21に、水平垂直画素数が表示装置20の水平垂直画素数と同じ画像を書き込む。
一方、GDC5は、第1フレームメモリ21に格納された画像の画素をラスタ順に読み出す。セレクタ23は、以上のようにしてラスタ順に入力する第1の画像をそのままGDC5に出力し、読み込ませる。
GDC5は、読み込んだ画像を表示装置20に出力する。結果、表示装置20には、第1フレームメモリ21に格納された画像がそのまま表示される。
以上、本発明の第2実施形態について説明した。
以上のように、本第2実施形態によれば、単一のGDC5を用いて、表示装置20に第1の画像と第2の画像との異なる二つの画像が異なる2方向から排他的に視認されるように表示することも、表示装置20の全画素を用いて一つの画像の表示を行うこともできる。
Claims (1)
- 第1の視野角と当該第1の視野角と異なる第2の視野角を、水平方向について画素毎に交互に与えることができる表示装置の表示を制御する表示制御装置であって、
同サイズの第1の画像と第2の画像とをライン方向に並べて配置した第3の画像の画素の画素データを格納するフレームメモリと、
前記フレームメモリに格納された第3の画像の画素の画素データを、当該画像を形成するライン毎に順次読み出して出力するディスプレイコントローラと、
前記ディスプレイコントローラが出力するライン毎に、当該ラインを形成する各画素の画素データを、当該ラインの前半の画素の画素データと後半の画素の画素データとが交互に出現するように並び換えて、前記表示装置に出力する画素順並換手段とを有し、
前記画素順並換手段は、前記ディスプレイコントローラの出力を入力とする、前記第3の画像のラインの画素数の半数の画素データを格納する第1のFIFOと、当該第1のFIFOの出力を入力とする、前記第3の画像のラインの画素数の半数の画素データを格納する第2のFIFOと、前記第2のFIFOの出力と第1のFIFOの出力との一方を選択して出力するセレクタとを備え、前記第2のFIFOに前記第3の画像のラインの後半の画素の画素データが格納され、前記第1のFIFOに前記第3の画像の当該ラインの前半の画素の画素データが格納された状態から、前記セレクタに、前記第2のFIFOの出力と第1のFIFOの出力を交互に選択して出力させることにより、当該ラインを形成する各画素の画素データを、当該ラインの前半の画素の画素データと後半の画素の画素データとが交互に出現するように並び換えて、前記表示装置に出力することを特徴とする表示制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005062100A JP4827421B2 (ja) | 2005-03-07 | 2005-03-07 | 表示制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005062100A JP4827421B2 (ja) | 2005-03-07 | 2005-03-07 | 表示制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006243597A JP2006243597A (ja) | 2006-09-14 |
JP4827421B2 true JP4827421B2 (ja) | 2011-11-30 |
Family
ID=37050037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005062100A Expired - Fee Related JP4827421B2 (ja) | 2005-03-07 | 2005-03-07 | 表示制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4827421B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007110993A1 (ja) * | 2006-03-24 | 2007-10-04 | Sharp Kabushiki Kaisha | マトリクス型表示装置のための信号形式変換器および信号形式変換方法 |
JP5357535B2 (ja) * | 2008-12-25 | 2013-12-04 | 京セラ株式会社 | 表示装置および表示方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2336963A (en) * | 1998-05-02 | 1999-11-03 | Sharp Kk | Controller for three dimensional display and method of reducing crosstalk |
JP2003199126A (ja) * | 2001-12-25 | 2003-07-11 | Canon Inc | 画像処理装置およびその方法 |
JP3967251B2 (ja) * | 2002-09-17 | 2007-08-29 | シャープ株式会社 | 2d(2次元)及び3d(3次元)表示機能を備える電子機器 |
JP2004120191A (ja) * | 2002-09-25 | 2004-04-15 | Sharp Corp | 立体画像表示装置 |
JP3935821B2 (ja) * | 2002-10-30 | 2007-06-27 | シャープ株式会社 | 2d(2次元)及び3d(3次元)表示機能を備える電子機器 |
JP2004233816A (ja) * | 2003-01-31 | 2004-08-19 | Olympus Corp | 映像表示装置及び映像表示方法 |
-
2005
- 2005-03-07 JP JP2005062100A patent/JP4827421B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006243597A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100749876B1 (ko) | 표시 장치 및 그 구동 방법 | |
CN102681887B (zh) | 用于控制虚拟化屏幕的系统和方法 | |
KR100773850B1 (ko) | 화상신호 처리회로 및 화상표시장치 | |
US6664968B2 (en) | Display device and image displaying method of display device | |
US20110032262A1 (en) | Semiconductor integrated circuit for displaying image | |
KR0140426B1 (ko) | 디스플레이 제어장치 | |
JP4827421B2 (ja) | 表示制御装置 | |
JP2010156846A (ja) | マルチディスプレイシステム | |
JPH0429479A (ja) | 画像出力制御装置 | |
KR100611664B1 (ko) | 3차원/2차원 겸용 액정디스플레이 장치 | |
JP2011217180A (ja) | 画像処理回路 | |
JP2007256706A (ja) | 表示方法、表示装置、及びプログラム | |
JP2004348755A (ja) | 電子ブック表示制御装置 | |
JP4635071B2 (ja) | 表示信号変換装置 | |
JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
JP5342747B2 (ja) | 平面表示装置及びその信号駆動方法 | |
JP2001228818A (ja) | 表示装置 | |
JP2741808B2 (ja) | ドットマトリクス表示装置 | |
JPH08202310A (ja) | 画面駆動回路 | |
JP5972560B2 (ja) | 画像処理装置 | |
WO2010070362A1 (en) | Display | |
JP5177611B2 (ja) | データプロセッサ | |
JP2007292915A (ja) | 表示制御装置 | |
JPH04232993A (ja) | 画像デ−タ記録、表示回路 | |
JP2005106930A (ja) | 表示信号変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4827421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |