JP2000284757A - 液晶表示用画像信号の処理装置 - Google Patents
液晶表示用画像信号の処理装置Info
- Publication number
- JP2000284757A JP2000284757A JP11091661A JP9166199A JP2000284757A JP 2000284757 A JP2000284757 A JP 2000284757A JP 11091661 A JP11091661 A JP 11091661A JP 9166199 A JP9166199 A JP 9166199A JP 2000284757 A JP2000284757 A JP 2000284757A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- image
- signal
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 複数の入力画像信号を１つのＬＣＤ上にそれ
ぞれ任意の拡大縮小率をもって表示させること。 【解決手段】 Ａ／Ｄ変換回路３，４によってデジタル
化されたそれぞれの入力画像信号は、水平画素変換回路
９，１０、ラインメモリ１１，１２、垂直画素変換回路
１５，１６よりなるそれぞれの画素変換手段によって、
拡大縮小率が調整され、それぞれフレームメモリ１８，
１９に格納される。そして、フレームメモリ１８，１９
に格納されているそれぞれの画像信号が読み出され、選
択回路２２によって択一的に選択することで合成信号が
ＬＣＤ２１に与えられ、ＬＣＤ２１上にはそれぞれ拡大
縮小率が調整された各入力画像信号による画像が同時に
表示される。
ぞれ任意の拡大縮小率をもって表示させること。 【解決手段】 Ａ／Ｄ変換回路３，４によってデジタル
化されたそれぞれの入力画像信号は、水平画素変換回路
９，１０、ラインメモリ１１，１２、垂直画素変換回路
１５，１６よりなるそれぞれの画素変換手段によって、
拡大縮小率が調整され、それぞれフレームメモリ１８，
１９に格納される。そして、フレームメモリ１８，１９
に格納されているそれぞれの画像信号が読み出され、選
択回路２２によって択一的に選択することで合成信号が
ＬＣＤ２１に与えられ、ＬＣＤ２１上にはそれぞれ拡大
縮小率が調整された各入力画像信号による画像が同時に
表示される。
Description
【０００１】
【発明の属する技術分野】この発明は、２つ以上の画像
生成手段により得られるそれぞれの画像信号を、同一の
液晶表示画面上に表示できるように構成した液晶表示用
画像信号の処理装置に関する。
生成手段により得られるそれぞれの画像信号を、同一の
液晶表示画面上に表示できるように構成した液晶表示用
画像信号の処理装置に関する。
【０００２】
【従来の技術】パーソナルコンピュータ（以下ＰＣと称
する）の発展により、大規模なグラフィック処理が容易
になり、各種の動画または静止画を得ることが可能とな
っている。これらにより得られる各画像信号は、例えば
液晶表示装置における解像度に応じた水平および垂直の
画素数に設定されてＰＣより出力され、液晶表示装置に
おいて画像信号が再生できるように構成されている。
する）の発展により、大規模なグラフィック処理が容易
になり、各種の動画または静止画を得ることが可能とな
っている。これらにより得られる各画像信号は、例えば
液晶表示装置における解像度に応じた水平および垂直の
画素数に設定されてＰＣより出力され、液晶表示装置に
おいて画像信号が再生できるように構成されている。
【０００３】一方、前記液晶表示装置においても、ディ
スプレイが薄型に形成できかつ軽量であるという特質を
生かし、その需要が急速に進展しており、省スペースを
必要とする例えばノート型ＰＣを初めとするディスクト
ップ型ＰＣなどにも、その応用が普及している。
スプレイが薄型に形成できかつ軽量であるという特質を
生かし、その需要が急速に進展しており、省スペースを
必要とする例えばノート型ＰＣを初めとするディスクト
ップ型ＰＣなどにも、その応用が普及している。
【０００４】前記した需要の伸びに応じて、液晶表示装
置はその技術革新が一層進み、最近においては１４イン
チのフルカラーＴＦＴでＸＧＡ（１０２４×７６８画
素）の解像度を有するノート型ＰＣも登場しており、さ
らに２０インチ以上でＳＸＧＡ（１２８０×１０２４画
素）以上の解像度を持つワークステーション用のモニタ
としての応用も見込まれている。
置はその技術革新が一層進み、最近においては１４イン
チのフルカラーＴＦＴでＸＧＡ（１０２４×７６８画
素）の解像度を有するノート型ＰＣも登場しており、さ
らに２０インチ以上でＳＸＧＡ（１２８０×１０２４画
素）以上の解像度を持つワークステーション用のモニタ
としての応用も見込まれている。
【０００５】前記したＰＣを用いたシステムにおいて
は、ＰＣで処理された画像信号は、それ専用の液晶表示
装置に供給され、マンマシンインターフェースの機能を
果たしている。また時には２台以上のＰＣにより得られ
る画像信号、または１つのＰＣ内で作成された複数の画
像信号を１つの液晶表示装置に供給して表示するような
システムも提案されている。
は、ＰＣで処理された画像信号は、それ専用の液晶表示
装置に供給され、マンマシンインターフェースの機能を
果たしている。また時には２台以上のＰＣにより得られ
る画像信号、または１つのＰＣ内で作成された複数の画
像信号を１つの液晶表示装置に供給して表示するような
システムも提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記し
たように１つの液晶表示装置において、２つ以上の画像
信号を再生する場合においては、そのほとんどが２つ以
上の画像信号をそれぞれ切り換えて再生するように構成
されている。
たように１つの液晶表示装置において、２つ以上の画像
信号を再生する場合においては、そのほとんどが２つ以
上の画像信号をそれぞれ切り換えて再生するように構成
されている。
【０００７】また、２つ以上の画像信号を１つの液晶表
示画面上において同時に表示できるようにウインドウ形
式で表示できるシステムも存在するが、これらは例えば
画面上を左右または上下に分割して表示させるものがほ
とんどであった。
示画面上において同時に表示できるようにウインドウ形
式で表示できるシステムも存在するが、これらは例えば
画面上を左右または上下に分割して表示させるものがほ
とんどであった。
【０００８】このような、従来の液晶表示方式において
は、予め定められた拡大縮小率にしたがってそれぞれの
画像が画一的に形成されるため、例えば２つ以上の画像
を比較しつつ作業を実行するなどの場合においては、そ
の使い勝手が不十分であるという機能面における問題点
を抱えている。
は、予め定められた拡大縮小率にしたがってそれぞれの
画像が画一的に形成されるため、例えば２つ以上の画像
を比較しつつ作業を実行するなどの場合においては、そ
の使い勝手が不十分であるという機能面における問題点
を抱えている。
【０００９】本発明は、前記した従来における問題点に
着目してなされたものであり、複数の入力画像信号を同
時に１つの液晶表示画面上に表示できると共に、各画像
の拡大縮小率を任意に変更することができる液晶表示用
画像信号の処理装置を提供することを課題とするもので
ある。
着目してなされたものであり、複数の入力画像信号を同
時に１つの液晶表示画面上に表示できると共に、各画像
の拡大縮小率を任意に変更することができる液晶表示用
画像信号の処理装置を提供することを課題とするもので
ある。
【００１０】
【課題を解決するための手段】前記した課題を達成する
ために成された本発明にかかる液晶表示用画像信号の処
理装置は、複数の入力画像信号を受けてそれぞれの画像
信号の拡大縮小率を水平および垂直画素数を変換するこ
とによって実行する画素変換手段と、前記画素変換手段
によって変換されたそれぞれの画像信号を格納する画像
信号格納手段と、前記画像信号格納手段に格納されたそ
れぞれの画像信号を同期して読み出す画像信号読み出し
手段と、前記画像信号読み出し手段によって読み出され
た各画像信号を時分割で択一的に選択する画像信号選択
手段と、前記画像信号選択手段によって択一的に選択さ
れた画像信号を受けて画像を再生する液晶表示手段と、
前記画素変換手段に与えるそれぞれの画像信号の拡大縮
小率を決定する制御信号を発生する制御手段とが具備さ
れる。
ために成された本発明にかかる液晶表示用画像信号の処
理装置は、複数の入力画像信号を受けてそれぞれの画像
信号の拡大縮小率を水平および垂直画素数を変換するこ
とによって実行する画素変換手段と、前記画素変換手段
によって変換されたそれぞれの画像信号を格納する画像
信号格納手段と、前記画像信号格納手段に格納されたそ
れぞれの画像信号を同期して読み出す画像信号読み出し
手段と、前記画像信号読み出し手段によって読み出され
た各画像信号を時分割で択一的に選択する画像信号選択
手段と、前記画像信号選択手段によって択一的に選択さ
れた画像信号を受けて画像を再生する液晶表示手段と、
前記画素変換手段に与えるそれぞれの画像信号の拡大縮
小率を決定する制御信号を発生する制御手段とが具備さ
れる。
【００１１】この場合、好ましい実施の形態においては
前記制御手段は、各入力画像信号の水平および垂直同期
信号から得られる各入力画像信号の解像度を判別し、前
記各入力画像信号の解像度と、操作入力手段により設定
された前記液晶表示手段に表示すべき各画像信号の表示
画像解像度とから、前記画素変換手段に与えるそれぞれ
の画像信号の拡大縮小率を計算するように構成される。
前記制御手段は、各入力画像信号の水平および垂直同期
信号から得られる各入力画像信号の解像度を判別し、前
記各入力画像信号の解像度と、操作入力手段により設定
された前記液晶表示手段に表示すべき各画像信号の表示
画像解像度とから、前記画素変換手段に与えるそれぞれ
の画像信号の拡大縮小率を計算するように構成される。
【００１２】そして、前記画素変換手段には、前記制御
手段によって計算されたそれぞれの入力画像信号の拡大
縮小率に基づいて、各入力画像信号の水平画素数を変換
してラインメモリに書き込む水平画素変換回路と、前記
ラインメモリに書き込まれた画像信号を読み出し、前記
制御手段によって計算されたそれぞれの入力画像信号の
拡大縮小率に基づいて、各入力画像信号の垂直画素数を
変換する垂直画素変換回路とが具備される。
手段によって計算されたそれぞれの入力画像信号の拡大
縮小率に基づいて、各入力画像信号の水平画素数を変換
してラインメモリに書き込む水平画素変換回路と、前記
ラインメモリに書き込まれた画像信号を読み出し、前記
制御手段によって計算されたそれぞれの入力画像信号の
拡大縮小率に基づいて、各入力画像信号の垂直画素数を
変換する垂直画素変換回路とが具備される。
【００１３】この場合、好ましくは前記ラインメモリ
は、前記垂直画素変換回路によってなされる垂直画素の
補完に足りる複数ライン分の画像信号が格納できるよう
に構成される。
は、前記垂直画素変換回路によってなされる垂直画素の
補完に足りる複数ライン分の画像信号が格納できるよう
に構成される。
【００１４】さらに、前記画素変換手段によって変換さ
れたそれぞれの画像信号を格納する画像信号格納手段
は、前記液晶表示手段に表示する画面１枚分の画像デー
タを格納するフレームメモリが用いられる。
れたそれぞれの画像信号を格納する画像信号格納手段
は、前記液晶表示手段に表示する画面１枚分の画像デー
タを格納するフレームメモリが用いられる。
【００１５】そしてより好ましくは、前記制御手段よ
り、前記画像信号格納手段に格納されたそれぞれの画像
信号の読み出すタイミングを決定する読み出しタイミン
グ信号、および前記画像信号選択手段において画像信号
を択一的に選択する選択信号を含む制御信号を発生する
ように構成される。
り、前記画像信号格納手段に格納されたそれぞれの画像
信号の読み出すタイミングを決定する読み出しタイミン
グ信号、および前記画像信号選択手段において画像信号
を択一的に選択する選択信号を含む制御信号を発生する
ように構成される。
【００１６】以上のように構成された液晶表示用画像信
号の処理装置によると、制御手段より画素変換手段に対
して複数の入力画像信号の拡大縮小率を決定する制御信
号が与えられる。画素変換手段は、前記制御信号に基づ
いてそれぞれの入力画像信号の水平および垂直画素数を
変換するようにして拡大縮小率を設定し、拡大縮小率が
設定されたそれぞれの画像信号は、例えばフレームメモ
リにより構成される画像信号格納手段に格納される。
号の処理装置によると、制御手段より画素変換手段に対
して複数の入力画像信号の拡大縮小率を決定する制御信
号が与えられる。画素変換手段は、前記制御信号に基づ
いてそれぞれの入力画像信号の水平および垂直画素数を
変換するようにして拡大縮小率を設定し、拡大縮小率が
設定されたそれぞれの画像信号は、例えばフレームメモ
リにより構成される画像信号格納手段に格納される。
【００１７】そして、画像信号格納手段に格納されたそ
れぞれの画像信号は同期して読み出され、画像信号選択
手段において各画像信号は時分割で択一的に選択され、
液晶表示手段に与えられる。
れぞれの画像信号は同期して読み出され、画像信号選択
手段において各画像信号は時分割で択一的に選択され、
液晶表示手段に与えられる。
【００１８】これにより、液晶表示手段においては制御
手段より与えられる複数の入力画像信号の拡大縮小率に
したがって、複数の入力画像信号が同時に再生される。
手段より与えられる複数の入力画像信号の拡大縮小率に
したがって、複数の入力画像信号が同時に再生される。
【００１９】この場合、前記制御手段より画像信号格納
手段に対してそれぞれの画像信号を読み出すタイミング
を決定する読み出しタイミング信号、および画像信号選
択手段に対して画像信号を択一的に選択する選択信号を
含む制御信号を発生させるように構成することで、画像
信号格納手段に格納されているそれぞれの画像信号の読
み出し時期が調整され、かつ液晶表示手段によって表示
する画像信号が読み出しタイミングにしたがって切り換
えられるため、各画像信号によって再生される画像位置
を任意に設定することが可能となる。
手段に対してそれぞれの画像信号を読み出すタイミング
を決定する読み出しタイミング信号、および画像信号選
択手段に対して画像信号を択一的に選択する選択信号を
含む制御信号を発生させるように構成することで、画像
信号格納手段に格納されているそれぞれの画像信号の読
み出し時期が調整され、かつ液晶表示手段によって表示
する画像信号が読み出しタイミングにしたがって切り換
えられるため、各画像信号によって再生される画像位置
を任意に設定することが可能となる。
【００２０】
【発明の実施の形態】以下、本発明にかかる液晶表示用
画像信号の処理装置について、図に示す実施の形態に基
づいて説明する。図１は処理装置の全体構成をブロック
図によって示したものであり、図２は図１に示した処理
装置おいてなされる画像信号の処理状況を模式的に示し
たものである。なお、図１および図２に示した実施の形
態においては、２つの入力画像信号を受けて、１つの液
晶表示装置に対して同時に２つの入力画像を表示するよ
うに構成した例を示している。
画像信号の処理装置について、図に示す実施の形態に基
づいて説明する。図１は処理装置の全体構成をブロック
図によって示したものであり、図２は図１に示した処理
装置おいてなされる画像信号の処理状況を模式的に示し
たものである。なお、図１および図２に示した実施の形
態においては、２つの入力画像信号を受けて、１つの液
晶表示装置に対して同時に２つの入力画像を表示するよ
うに構成した例を示している。
【００２１】図１において、符号１および２は、画像信
号の入力ブロックを示しており、各入力ブロック１およ
び２からは画像信号１および２が、それぞれＡ／Ｄ変換
回路に３，４に供給される。
号の入力ブロックを示しており、各入力ブロック１およ
び２からは画像信号１および２が、それぞれＡ／Ｄ変換
回路に３，４に供給される。
【００２２】一方、入力ブロック１からは画像信号（VI
DEO1）における水平同期信号（HSYNC1）および垂直同期
信号（VSYNC1）が、制御手段を構成する中央演算ユニッ
ト（以下ＣＰＵと称呼する）５に与えられる。また同様
に入力ブロック２からは画像信号（VIDEO2）における水
平同期信号（HSYNC2）および垂直同期信号（VSYNC2）が
ＣＰＵ５に与えられる。
DEO1）における水平同期信号（HSYNC1）および垂直同期
信号（VSYNC1）が、制御手段を構成する中央演算ユニッ
ト（以下ＣＰＵと称呼する）５に与えられる。また同様
に入力ブロック２からは画像信号（VIDEO2）における水
平同期信号（HSYNC2）および垂直同期信号（VSYNC2）が
ＣＰＵ５に与えられる。
【００２３】ＣＰＵ５は、前記第１入力画像信号（VIDE
O1）における水平同期信号（HSYNC1）および垂直同期信
号（VSYNC1）を受けて、第１入力画像信号（VIDEO1）の
解像度を判別する。また同様にＣＰＵ５は、第２入力画
像信号（VIDEO2）における水平同期信号（HSYNC2）およ
び垂直同期信号（VSYNC2）を受けて、第２入力画像信号
（VIDEO2）の解像度を判別する。
O1）における水平同期信号（HSYNC1）および垂直同期信
号（VSYNC1）を受けて、第１入力画像信号（VIDEO1）の
解像度を判別する。また同様にＣＰＵ５は、第２入力画
像信号（VIDEO2）における水平同期信号（HSYNC2）およ
び垂直同期信号（VSYNC2）を受けて、第２入力画像信号
（VIDEO2）の解像度を判別する。
【００２４】ここでは説明の便宜上、第１入力画像信号
（VIDEO1）における解像度は、図２（Ａ）に示すように
ＶＧＡ（６４０×４８０画素）であり、第２入力画像信
号（VIDEO2）における解像度は、図２（Ｂ）に示すよう
にＳＧＡ（８００×６００画素）であると仮定して説明
する。そして、後述する液晶表示手段（以下ＬＣＤと称
呼する）が有する解像度は、ＸＧＡ（１０２４×６８画
素）であると仮定して説明する。
（VIDEO1）における解像度は、図２（Ａ）に示すように
ＶＧＡ（６４０×４８０画素）であり、第２入力画像信
号（VIDEO2）における解像度は、図２（Ｂ）に示すよう
にＳＧＡ（８００×６００画素）であると仮定して説明
する。そして、後述する液晶表示手段（以下ＬＣＤと称
呼する）が有する解像度は、ＸＧＡ（１０２４×６８画
素）であると仮定して説明する。
【００２５】前記ＣＰＵ５には、さらに例えばキーボー
ドまたはマウス等によりなる操作入力手段６より、操作
入力が与えられるように構成されている。この操作入力
手段６には、後述するＬＣＤ上において表示すべき第１
入力画像信号（VIDEO1）の解像度（再生画像の大き
さ）、ならびにＬＣＤ上において表示すべき第２入力画
像信号（VIDEO2）の解像度（再生画像の大きさ）が入力
されると共に、ＬＣＤ上において表示する第１入力画像
信号（VIDEO1）の画像位置、ならびに第２入力画像信号
（VIDEO2）の画像位置に関するデータが入力される。
ドまたはマウス等によりなる操作入力手段６より、操作
入力が与えられるように構成されている。この操作入力
手段６には、後述するＬＣＤ上において表示すべき第１
入力画像信号（VIDEO1）の解像度（再生画像の大き
さ）、ならびにＬＣＤ上において表示すべき第２入力画
像信号（VIDEO2）の解像度（再生画像の大きさ）が入力
されると共に、ＬＣＤ上において表示する第１入力画像
信号（VIDEO1）の画像位置、ならびに第２入力画像信号
（VIDEO2）の画像位置に関するデータが入力される。
【００２６】前記ＣＰＵ５は、操作入力手段６により操
作入力されたＬＣＤにおいて表示すべき第１入力画像信
号（VIDEO1）の解像度と、水平同期信号（HSYNC1）およ
び垂直同期信号（VSYNC1）により判別した入力画像信号
（VIDEO1）の解像度とによって、入力画像信号（VIDEO
1）の水平方向の拡大縮小率および垂直方向の拡大縮小
率を計算する。
作入力されたＬＣＤにおいて表示すべき第１入力画像信
号（VIDEO1）の解像度と、水平同期信号（HSYNC1）およ
び垂直同期信号（VSYNC1）により判別した入力画像信号
（VIDEO1）の解像度とによって、入力画像信号（VIDEO
1）の水平方向の拡大縮小率および垂直方向の拡大縮小
率を計算する。
【００２７】同様にＣＰＵ５は、操作入力手段６により
操作入力されたＬＣＤにおいて表示すべき第２入力画像
信号（VIDEO2）の解像度と、水平同期信号（HSYNC2）お
よび垂直同期信号（VSYNC2）により判別した入力画像信
号（VIDEO2）の解像度とによって、入力画像信号（VIDE
O2）の水平方向の拡大縮小率および垂直方向の拡大縮小
率を計算する。
操作入力されたＬＣＤにおいて表示すべき第２入力画像
信号（VIDEO2）の解像度と、水平同期信号（HSYNC2）お
よび垂直同期信号（VSYNC2）により判別した入力画像信
号（VIDEO2）の解像度とによって、入力画像信号（VIDE
O2）の水平方向の拡大縮小率および垂直方向の拡大縮小
率を計算する。
【００２８】図１に示す一対のクロック発生回路７，８
は、それぞれＰＬＬを内蔵しており、一方のクロック発
生回路７はＣＰＵ５によって制御され、第１入力画像信
号（VIDEO1）に同期したドットクロック（CLK1）を発生
する。また他方のクロック発生回路８も同様にＣＰＵ５
によって制御され、第２入力画像信号（VIDEO2）に同期
したドットクロック（CLK2）を発生する。
は、それぞれＰＬＬを内蔵しており、一方のクロック発
生回路７はＣＰＵ５によって制御され、第１入力画像信
号（VIDEO1）に同期したドットクロック（CLK1）を発生
する。また他方のクロック発生回路８も同様にＣＰＵ５
によって制御され、第２入力画像信号（VIDEO2）に同期
したドットクロック（CLK2）を発生する。
【００２９】そして、第１入力画像信号（VIDEO1）を受
ける前記Ａ／Ｄ変換回路３は、第１入力画像信号（VIDE
O1）を前記ドットクロック（CLK1）によってサンプリン
グしてデジタル化し、デジタル化した画像信号（Ｖ1a）
を出力する。同様に第２入力画像信号（VIDEO2）を受け
る前記Ａ／Ｄ変換回路４は、第２入力画像信号（VIDEO
2）を前記ドットクロック（CLK2）によってサンプリン
グしてデジタル化し、デジタル化した画像信号（Ｖ1b）
を出力する。
ける前記Ａ／Ｄ変換回路３は、第１入力画像信号（VIDE
O1）を前記ドットクロック（CLK1）によってサンプリン
グしてデジタル化し、デジタル化した画像信号（Ｖ1a）
を出力する。同様に第２入力画像信号（VIDEO2）を受け
る前記Ａ／Ｄ変換回路４は、第２入力画像信号（VIDEO
2）を前記ドットクロック（CLK2）によってサンプリン
グしてデジタル化し、デジタル化した画像信号（Ｖ1b）
を出力する。
【００３０】水平画素変換回路９は、ＣＰＵ５において
求められた水平拡大縮小率にしたがって、デジタル化し
た画像信号（Ｖ1a）の水平画素の補完を行い、水平方向
の画素数変換を行った画像信号（Ｖ2a）を出力する。同
様に水平画素変換回路１０は、ＣＰＵ５において求めら
れた水平拡大縮小率にしたがって、デジタル化した画像
信号（Ｖ1b）の水平画素の補完を行い、水平方向の画素
数変換を行った画像信号（Ｖ2b）を出力する。
求められた水平拡大縮小率にしたがって、デジタル化し
た画像信号（Ｖ1a）の水平画素の補完を行い、水平方向
の画素数変換を行った画像信号（Ｖ2a）を出力する。同
様に水平画素変換回路１０は、ＣＰＵ５において求めら
れた水平拡大縮小率にしたがって、デジタル化した画像
信号（Ｖ1b）の水平画素の補完を行い、水平方向の画素
数変換を行った画像信号（Ｖ2b）を出力する。
【００３１】図２における（Ｃ）は、第１入力画像信号
を水平画素変換回路９によって、水平方向の画素数変換
を行った画像信号（Ｖ2a）の一例を模式的に示してい
る。図に示すように６４０×４８０画素の第１入力画像
信号は、水平方向の画素数が５０％に間引きされ、３２
０×４８０画素の信号に変換される。また図２における
（Ｄ）は、第２入力画像信号を水平画素変換回路１０に
よって水平方向の画素数変換を行った画像信号（Ｖ2b）
の一例を模式的に示している。図に示すように８００×
６００画素の入力画像信号は、水平方向の画素数が１２
８％とされ、１０２４×６００画素の信号に変換され
る。
を水平画素変換回路９によって、水平方向の画素数変換
を行った画像信号（Ｖ2a）の一例を模式的に示してい
る。図に示すように６４０×４８０画素の第１入力画像
信号は、水平方向の画素数が５０％に間引きされ、３２
０×４８０画素の信号に変換される。また図２における
（Ｄ）は、第２入力画像信号を水平画素変換回路１０に
よって水平方向の画素数変換を行った画像信号（Ｖ2b）
の一例を模式的に示している。図に示すように８００×
６００画素の入力画像信号は、水平方向の画素数が１２
８％とされ、１０２４×６００画素の信号に変換され
る。
【００３２】水平方向の画素数変換が行われた画像信号
（Ｖ2a）を受ける第１のラインメモリ１１は、ラインメ
モリ制御回路１３によって書き込みおよび読み出しが制
御され、画像信号（Ｖ2a）を格納すると共に、画像信号
（Ｖ3a）を読み出す。
（Ｖ2a）を受ける第１のラインメモリ１１は、ラインメ
モリ制御回路１３によって書き込みおよび読み出しが制
御され、画像信号（Ｖ2a）を格納すると共に、画像信号
（Ｖ3a）を読み出す。
【００３３】また同様に水平方向の画素数変換が行われ
た画像信号（Ｖ2b）を受ける第２のラインメモリ１２
は、ラインメモリ制御回路１４によって書き込みおよび
読み出しが制御され、画像信号（Ｖ2b）を格納すると共
に、画像信号（Ｖ3b）を読み出す。
た画像信号（Ｖ2b）を受ける第２のラインメモリ１２
は、ラインメモリ制御回路１４によって書き込みおよび
読み出しが制御され、画像信号（Ｖ2b）を格納すると共
に、画像信号（Ｖ3b）を読み出す。
【００３４】なお、前記ラインメモリ１１および１２
は、共に後で垂直画素変換する場合において、垂直画素
変換回路によってなされる垂直画素の補完に足りる複数
ライン分の画像信号が格納できるように構成されてい
る。
は、共に後で垂直画素変換する場合において、垂直画素
変換回路によってなされる垂直画素の補完に足りる複数
ライン分の画像信号が格納できるように構成されてい
る。
【００３５】そして、ラインメモリ１１から読み出され
た画像信号（Ｖ3a）は垂直画素変換回路１５において、
ＣＰＵ５において求められた垂直方向の拡大縮小率にし
たがって垂直画素の補完が行われ、画像信号（Ｖ4a）を
出力する。同様にラインメモリ１２から読み出された画
像信号（Ｖ3b）は垂直画素変換回路１６において、ＣＰ
Ｕ５において求められた垂直方向の拡大縮小率にしたが
って垂直画素の補完が行われ、画像信号（Ｖ4b）を出力
する。
た画像信号（Ｖ3a）は垂直画素変換回路１５において、
ＣＰＵ５において求められた垂直方向の拡大縮小率にし
たがって垂直画素の補完が行われ、画像信号（Ｖ4a）を
出力する。同様にラインメモリ１２から読み出された画
像信号（Ｖ3b）は垂直画素変換回路１６において、ＣＰ
Ｕ５において求められた垂直方向の拡大縮小率にしたが
って垂直画素の補完が行われ、画像信号（Ｖ4b）を出力
する。
【００３６】なお、前記水平画素変換回路９、ラインメ
モリ１１および垂直画素変換回路１５によって第１の画
素変換手段を構成しており、また前記水平画素変換回路
１０、ラインメモリ１２および垂直画素変換回路１６に
よって第２の画素変換手段を構成している。
モリ１１および垂直画素変換回路１５によって第１の画
素変換手段を構成しており、また前記水平画素変換回路
１０、ラインメモリ１２および垂直画素変換回路１６に
よって第２の画素変換手段を構成している。
【００３７】図２における（Ｅ）は、前記第１画素変換
手段によって生成された画像信号（Ｖ4a）の例を模式的
に示している。図２において理解できるように、ライン
メモリ１１より得られる３２０×４８０画素の画像信号
は、垂直方向の画素数が５０％に縮小され、３２０×２
４０画素の信号に変換される。
手段によって生成された画像信号（Ｖ4a）の例を模式的
に示している。図２において理解できるように、ライン
メモリ１１より得られる３２０×４８０画素の画像信号
は、垂直方向の画素数が５０％に縮小され、３２０×２
４０画素の信号に変換される。
【００３８】また図２における（Ｆ）は、第２画素変換
手段によって生成された画像信号（Ｖ4b）の例を模式的
に示している。図２において理解できるように、ライン
メモリ１２より得られる１０２４×６００画素の画像信
号は、垂直方向の画素数が１２８％に拡大され１０２４
×７６８画素の信号に変換される。
手段によって生成された画像信号（Ｖ4b）の例を模式的
に示している。図２において理解できるように、ライン
メモリ１２より得られる１０２４×６００画素の画像信
号は、垂直方向の画素数が１２８％に拡大され１０２４
×７６８画素の信号に変換される。
【００３９】前記第１および第２の画素変換手段によっ
て生成された画像信号（Ｖ4a）およ（Ｖ4b）は、それぞ
れフレームメモリ制御回路１７によって書き込みおよび
読み出しが制御される画像信号格納手段としての各フレ
ームメモリ１８，１９に書き込み動作がなされる。この
場合、前記フレームメモリ１８，１９は、少なくともそ
れぞれ後述するＬＣＤに表示する画面１枚分の画像デー
タを格納するメモリ容量を保有していることが望まし
い。
て生成された画像信号（Ｖ4a）およ（Ｖ4b）は、それぞ
れフレームメモリ制御回路１７によって書き込みおよび
読み出しが制御される画像信号格納手段としての各フレ
ームメモリ１８，１９に書き込み動作がなされる。この
場合、前記フレームメモリ１８，１９は、少なくともそ
れぞれ後述するＬＣＤに表示する画面１枚分の画像デー
タを格納するメモリ容量を保有していることが望まし
い。
【００４０】一方、前記ＣＰＵ５からは、ＬＣＤ制御回
路２０に対して同期信号が供給され、ＬＣＤ制御回路２
０よりＬＣＤ２２に画像を表示するためのタイミング信
号が供給される。また、ＣＰＵ５からは、ＬＣＤ制御回
路２０を介してフレームメモリ制御回路１７に対し、前
記フレームメモリ１８，１９に各画像信号を書き込むた
めのタイミング信号、またフレームメモリ１８，１９に
格納されたそれぞれの画像信号の読み出すタイミングを
決定する読み出しタイミング信号、および後述する画像
信号選択手段において画像信号を択一的に選択するため
の選択信号を含む制御信号が発生される。
路２０に対して同期信号が供給され、ＬＣＤ制御回路２
０よりＬＣＤ２２に画像を表示するためのタイミング信
号が供給される。また、ＣＰＵ５からは、ＬＣＤ制御回
路２０を介してフレームメモリ制御回路１７に対し、前
記フレームメモリ１８，１９に各画像信号を書き込むた
めのタイミング信号、またフレームメモリ１８，１９に
格納されたそれぞれの画像信号の読み出すタイミングを
決定する読み出しタイミング信号、および後述する画像
信号選択手段において画像信号を択一的に選択するため
の選択信号を含む制御信号が発生される。
【００４１】したがって、前記フレームメモリ制御回路
１７からの書き込みタイミング信号によって各フレーム
メモリ１８，１９に格納された各画像信号（Ｖ4a）およ
び（Ｖ4b）は、前記読み出しタイミング信号に基づい
て、それぞれ画像信号（Ｖ5a）および（Ｖ5b）として読
み出され、選択回路２２に供給される。
１７からの書き込みタイミング信号によって各フレーム
メモリ１８，１９に格納された各画像信号（Ｖ4a）およ
び（Ｖ4b）は、前記読み出しタイミング信号に基づい
て、それぞれ画像信号（Ｖ5a）および（Ｖ5b）として読
み出され、選択回路２２に供給される。
【００４２】選択回路２２においては、フレームメモリ
制御回路１７より選択信号を受け、フレームメモリ１
８，１９における読み出しタイミングにしたがってフレ
ームメモリ１８または１９より読み出された画像信号を
択一的に選択し、その合成画像信号（Ｖ6 ）によって、
ＬＣＤ２１における周知の行電極および列電極に対応し
た画素を駆動する。
制御回路１７より選択信号を受け、フレームメモリ１
８，１９における読み出しタイミングにしたがってフレ
ームメモリ１８または１９より読み出された画像信号を
択一的に選択し、その合成画像信号（Ｖ6 ）によって、
ＬＣＤ２１における周知の行電極および列電極に対応し
た画素を駆動する。
【００４３】このような操作により、ＬＣＤ２１におい
て再生される画像信号の様子を図２に（Ｇ）に示されて
いる。前記ＬＣＤ２１における解像度は、前記したよう
にＸＧＡ（１０２４×６８画素）であり、選択回路２２
によって選択されたフレームメモリ１９からの画像信号
（二重の三角画像）が、ＬＣＤ２１の表示画面の全面に
わたって表示される。そして、選択回路２２によって選
択されたフレームメモリ１８からの画像信号（二重の円
形画像）が、ＬＣＤ２１の表示画面の一部に３２０×２
４０画素の範囲で表示される。
て再生される画像信号の様子を図２に（Ｇ）に示されて
いる。前記ＬＣＤ２１における解像度は、前記したよう
にＸＧＡ（１０２４×６８画素）であり、選択回路２２
によって選択されたフレームメモリ１９からの画像信号
（二重の三角画像）が、ＬＣＤ２１の表示画面の全面に
わたって表示される。そして、選択回路２２によって選
択されたフレームメモリ１８からの画像信号（二重の円
形画像）が、ＬＣＤ２１の表示画面の一部に３２０×２
４０画素の範囲で表示される。
【００４４】以上のように、操作入力手段６により入力
されたＬＣＤにおいて表示すべき第１入力画像信号（VI
DEO1）の解像度、ならびに第２入力画像信号（VIDEO2）
の解像度に応じて、各入力画像信号は任意のサイズをも
って１つのＬＣＤ上に同時に表示される。
されたＬＣＤにおいて表示すべき第１入力画像信号（VI
DEO1）の解像度、ならびに第２入力画像信号（VIDEO2）
の解像度に応じて、各入力画像信号は任意のサイズをも
って１つのＬＣＤ上に同時に表示される。
【００４５】そして、操作入力手段６により入力された
各画像位置に関するデータに基づいて、各フレームメモ
リからの読み出しタイミングが調整されると共に、画像
信号選択手段において各フレームメモリから読み出され
た画像信号が択一的に選択されて合成されるため、ＬＣ
Ｄ上におけるそれぞれの入力画像信号の画像位置が確定
される。
各画像位置に関するデータに基づいて、各フレームメモ
リからの読み出しタイミングが調整されると共に、画像
信号選択手段において各フレームメモリから読み出され
た画像信号が択一的に選択されて合成されるため、ＬＣ
Ｄ上におけるそれぞれの入力画像信号の画像位置が確定
される。
【００４６】なお、以上の説明に用いた実施の形態にお
いては、２つの入力画像信号を１つのＬＣＤ上に同時に
表示するようにしているが、３つ以上の入力画像信号を
扱う場合には、図１に示す下半部の構成を入力画像信号
の数に応じてさらに追加すればよい。また、本発明にか
かる画像信号の処理装置は、冒頭において説明したよう
にＰＣによる生成画像を扱うだけでなく、他のビデオ信
号も同様に扱うことができることはもちろんである。
いては、２つの入力画像信号を１つのＬＣＤ上に同時に
表示するようにしているが、３つ以上の入力画像信号を
扱う場合には、図１に示す下半部の構成を入力画像信号
の数に応じてさらに追加すればよい。また、本発明にか
かる画像信号の処理装置は、冒頭において説明したよう
にＰＣによる生成画像を扱うだけでなく、他のビデオ信
号も同様に扱うことができることはもちろんである。
【００４７】
【発明の効果】以上の説明で明らかなとおり、本発明に
かかる液晶表示用画像信号の処理装置によると、複数の
入力画像信号を受けてそれぞれの画像信号の拡大縮小率
を水平および垂直画素数を変換することによって実行す
る画素変換手段と、これにより得られるそれぞれの画像
信号を格納手段に格納し読み出すと共に、読み出された
各画像信号を時分割で択一的に選択して液晶表示手段に
与えるように構成したので、複数の入力画像信号は任意
のサイズをもって１つの液晶表示手段において同時に表
示することができる。
かかる液晶表示用画像信号の処理装置によると、複数の
入力画像信号を受けてそれぞれの画像信号の拡大縮小率
を水平および垂直画素数を変換することによって実行す
る画素変換手段と、これにより得られるそれぞれの画像
信号を格納手段に格納し読み出すと共に、読み出された
各画像信号を時分割で択一的に選択して液晶表示手段に
与えるように構成したので、複数の入力画像信号は任意
のサイズをもって１つの液晶表示手段において同時に表
示することができる。
【００４８】また、制御手段より画像信号格納手段に対
してそれぞれの画像信号を読み出すタイミングを決定す
る読み出しタイミング信号、および画像信号選択手段に
対して画像信号を択一的に選択する選択信号を含む制御
信号を発生させるように構成することで、画像信号格納
手段に格納されているそれぞれの画像信号の読み出し時
期が調整され、かつ液晶表示手段によって表示する画像
信号が同期して切り換えられて合成されるため、各画像
の位置を任意に設定することが可能となる。
してそれぞれの画像信号を読み出すタイミングを決定す
る読み出しタイミング信号、および画像信号選択手段に
対して画像信号を択一的に選択する選択信号を含む制御
信号を発生させるように構成することで、画像信号格納
手段に格納されているそれぞれの画像信号の読み出し時
期が調整され、かつ液晶表示手段によって表示する画像
信号が同期して切り換えられて合成されるため、各画像
の位置を任意に設定することが可能となる。
【図１】本発明にかかる画像信号処理装置の全体構成を
示したブロック図である。
示したブロック図である。
【図２】図１に示した処理装置おいてなされる画像信号
の処理状況を示した模式図である。
の処理状況を示した模式図である。
【符号の説明】 １ 第１画像信号入力ブロック ２ 第２画像信号入力ブロック ３，４ Ａ／Ｄ変換回路 ５ 制御手段（ＣＰＵ） ６ 操作入力手段 ７，８ クロック発生回路 ９，１０ 水平画素変換回路 １１，１２ ラインメモリ １３，１４ ラインメモリ制御回路 １５，１６ 垂直画素変換回路 １７ フレームメモリ制御回路 １８，１９ 画像信号格納手段（フレームメモリ） ２０ ＬＣＤ制御回路 ２１ 液晶表示手段（ＬＣＤ） ２２ 選択回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NC21 NC24 NC29 NC50 ND60 5C006 AA01 AA02 AB01 AF03 AF04 AF27 AF51 AF52 AF72 AF81 BB11 BF02 BF05 BF15 BF24 EC02 FA03 FA16 5C080 AA10 BB05 DD21 EE17 EE21 EE32 FF09 JJ01 JJ02
Claims (6)
- 【請求項１】 複数の入力画像信号を受けてそれぞれの
画像信号の拡大縮小率を水平および垂直画素数を変換す
ることによって実行する画素変換手段と、 前記画素変換手段によって変換されたそれぞれの画像信
号を格納する画像信号格納手段と、 前記画像信号格納手段に格納されたそれぞれの画像信号
を同期して読み出す画像信号読み出し手段と、 前記画像信号読み出し手段によって読み出された各画像
信号を時分割で択一的に選択する画像信号選択手段と、 前記画像信号選択手段によって択一的に選択された画像
信号を受けて画像を再生する液晶表示手段と、 前記画素変換手段に与えるそれぞれの画像信号の拡大縮
小率を決定する制御信号を発生する制御手段とを具備し
てなる液晶表示用画像信号の処理装置。 - 【請求項２】 前記制御手段は、各入力画像信号の水平
および垂直同期信号から得られる各入力画像信号の解像
度を判別し、前記各入力画像信号の解像度と、操作入力
手段により設定された前記液晶表示手段に表示すべき各
画像信号の表示画像解像度とから、前記画素変換手段に
与えるそれぞれの画像信号の拡大縮小率を計算するよう
に構成してなる請求項１に記載の液晶表示用画像信号の
処理装置。 - 【請求項３】 前記画素変換手段には、前記制御手段に
よって計算されたそれぞれの入力画像信号の拡大縮小率
に基づいて、各入力画像信号の水平画素数を変換してラ
インメモリに書き込む水平画素変換回路と、前記ライン
メモリに書き込まれた画像信号を読み出し、前記制御手
段によって計算されたそれぞれの入力画像信号の拡大縮
小率に基づいて、各入力画像信号の垂直画素数を変換す
る垂直画素変換回路とが具備されてなる請求項２に記載
の液晶表示用画像信号の処理装置。 - 【請求項４】 前記ラインメモリは、前記垂直画素変換
回路によってなされる垂直画素の補完に足りる複数ライ
ン分の画像信号が格納できるように構成されている請求
項３に記載の液晶表示用画像信号の処理装置。 - 【請求項５】 前記画素変換手段によって変換されたそ
れぞれの画像信号を格納する画像信号格納手段は、前記
液晶表示手段に表示する画面１枚分の画像データを格納
するフレームメモリである請求項１乃至請求項４のいず
れかに記載の液晶表示用画像信号の処理装置。 - 【請求項６】 前記制御手段より、前記画像信号格納手
段に格納されたそれぞれの画像信号の読み出すタイミン
グを決定する読み出しタイミング信号、および前記画像
信号選択手段において画像信号を択一的に選択する選択
信号を含む制御信号を発生するように構成されている請
求項１乃至請求項５のいずれかに記載の液晶表示用画像
信号の処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11091661A JP2000284757A (ja) | 1999-03-31 | 1999-03-31 | 液晶表示用画像信号の処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11091661A JP2000284757A (ja) | 1999-03-31 | 1999-03-31 | 液晶表示用画像信号の処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000284757A true JP2000284757A (ja) | 2000-10-13 |
Family
ID=14032687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11091661A Pending JP2000284757A (ja) | 1999-03-31 | 1999-03-31 | 液晶表示用画像信号の処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000284757A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293205A (ja) * | 2005-04-14 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 画像表示装置および画像表示方法 |
| JP2010152378A (ja) * | 2010-02-04 | 2010-07-08 | Seiko Epson Corp | 画像表示装置、および、画像処理装置 |
| US8922605B2 (en) | 2007-05-30 | 2014-12-30 | Seiko Epson Corporation | Projector, image display system, and image processing system |
-
1999
- 1999-03-31 JP JP11091661A patent/JP2000284757A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293205A (ja) * | 2005-04-14 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 画像表示装置および画像表示方法 |
| US8922605B2 (en) | 2007-05-30 | 2014-12-30 | Seiko Epson Corporation | Projector, image display system, and image processing system |
| JP2010152378A (ja) * | 2010-02-04 | 2010-07-08 | Seiko Epson Corp | 画像表示装置、および、画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065346A (en) | Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data | |
| JP4286928B2 (ja) | フォーマット変換用マルチスキャンビデオタイミング発生器 | |
| US6067071A (en) | Method and apparatus for expanding graphics images for LCD panels | |
| US5764964A (en) | Device for protecting selected information in multi-media workstations | |
| US7209133B2 (en) | Method and apparatus for asynchronous display of graphic images | |
| JPS63282790A (ja) | 表示制御装置 | |
| JP3166622B2 (ja) | コンピュータ・ディスプレイ用ループバック・ビデオ・プレビュー | |
| JP2000330536A (ja) | 液晶マルチディスプレイ表示装置 | |
| JPH11296145A (ja) | 液晶表示制御装置 | |
| JP2000284757A (ja) | 液晶表示用画像信号の処理装置 | |
| TW545067B (en) | Image processor and image display device | |
| JP3122996B2 (ja) | 動画・静止画表示装置 | |
| JPH0830254A (ja) | 表示効果発生回路 | |
| JPH075856A (ja) | 液晶表示用コントローラ | |
| JPH01276331A (ja) | ビデオ合成装置 | |
| JPH10333654A (ja) | 画像表示装置 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JPH10274974A (ja) | 画像表示制御装置 | |
| JPS63680A (ja) | マルチウインドウ表示装置 | |
| JPS6323191A (ja) | グラフイツク表示装置 | |
| JPH06274155A (ja) | 画像の合成表示装置 | |
| JP2000047647A (ja) | ワイド画面表示方法および表示装置 | |
| JPH05298434A (ja) | 画像変換装置 | |
| JPH02202783A (ja) | ウィンドウ画像表示装置 | |
| JP2000056748A (ja) | オンスクリーン表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060130 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20071017 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080501 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080501 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090220 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100126 |