JPH021889A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH021889A JPH021889A JP63144049A JP14404988A JPH021889A JP H021889 A JPH021889 A JP H021889A JP 63144049 A JP63144049 A JP 63144049A JP 14404988 A JP14404988 A JP 14404988A JP H021889 A JPH021889 A JP H021889A
- Authority
- JP
- Japan
- Prior art keywords
- address
- video signal
- circuit
- frame memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、例えばパーソナルコンピュータなどの映像信
号発生源からの映像信号をフレームメモリに書き込み、
フレームメモリから読み出した映像信号を表示するドツ
トマトリックス型表示装置に関するものである。
号発生源からの映像信号をフレームメモリに書き込み、
フレームメモリから読み出した映像信号を表示するドツ
トマトリックス型表示装置に関するものである。
〈従来の技術〉
第５図はこの種の表示装置の従来の構成を示している。
フレームメモリ１０３は、コンピュータ１００から送ら
れてきた映像信号を記憶する。このフレームメモリ１０
３は、そのアドレスが映像信号の画素と一対一に対応し
ている。水平・垂直タイミング信号及びクロック信号作
成回路１０１は、映像信号発生源であるコンピュータ１
００から水平同期信号Ｈ５ｙｎｃを入力し、ＬＣＤ信号
作成回路１０２によるフレームメモリ１０３の動作制御
のためのクロック信号を作成し、また、コンピュータ１
００からの水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖ
５ｙｎｃとを受けてＬＣＤ信号作成回路１０２の動作を
制御する水平タイミング信号Ｈｂｌａｎｋと垂直タイミ
ング信号Ｖ ｂｌａｎｋ−とを作成する。さらに、この
水平・垂直タイミング信号及びクロック信号作成回路１
０１は、コンピュータ１００からのカラービデオ信号Ｒ
，Ｇ、Ｂを受け、このカラービデオ信号をシリアルな映
像信号に変換して出力する。
れてきた映像信号を記憶する。このフレームメモリ１０
３は、そのアドレスが映像信号の画素と一対一に対応し
ている。水平・垂直タイミング信号及びクロック信号作
成回路１０１は、映像信号発生源であるコンピュータ１
００から水平同期信号Ｈ５ｙｎｃを入力し、ＬＣＤ信号
作成回路１０２によるフレームメモリ１０３の動作制御
のためのクロック信号を作成し、また、コンピュータ１
００からの水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖ
５ｙｎｃとを受けてＬＣＤ信号作成回路１０２の動作を
制御する水平タイミング信号Ｈｂｌａｎｋと垂直タイミ
ング信号Ｖ ｂｌａｎｋ−とを作成する。さらに、この
水平・垂直タイミング信号及びクロック信号作成回路１
０１は、コンピュータ１００からのカラービデオ信号Ｒ
，Ｇ、Ｂを受け、このカラービデオ信号をシリアルな映
像信号に変換して出力する。
第６図はＬＣＤ信号作成回路１０２の構成を示している
。ビデオデータ書き込み回路１１１では、水平・垂直タ
イミング信号及びクロック信号作成回路１０１からの水
平タイミング４３号Ｈｂｌａｎｋと垂直タイミング信号
Ｖｂｌａｎｋとによりフレームメモリ１０３への書き込
みアドレス信号を作成し、これをアドレス切換回路１１
３へ送る。また、このビデオデータ書き込み回路１１１
は、水平・垂直タイミング信号及びクロック信号作成回
路１０１からの映像信号をフレームメモリ１０３のデー
タフォーマントに合わせて変換し、この変換後の映像信
号を書込みアドレス信号と同期させてデータ切換回路１
１４へ出力する。ビデオデータ書き込み回路１１１は、
さらに、書込み／続出し制御信号をフレームメモリ１０
３．アドレス切換回路１１３及びデータ切換回路１１４
に出力し、フレームメモリ１０３のデータ書き込み及び
読み出しを行う。
。ビデオデータ書き込み回路１１１では、水平・垂直タ
イミング信号及びクロック信号作成回路１０１からの水
平タイミング４３号Ｈｂｌａｎｋと垂直タイミング信号
Ｖｂｌａｎｋとによりフレームメモリ１０３への書き込
みアドレス信号を作成し、これをアドレス切換回路１１
３へ送る。また、このビデオデータ書き込み回路１１１
は、水平・垂直タイミング信号及びクロック信号作成回
路１０１からの映像信号をフレームメモリ１０３のデー
タフォーマントに合わせて変換し、この変換後の映像信
号を書込みアドレス信号と同期させてデータ切換回路１
１４へ出力する。ビデオデータ書き込み回路１１１は、
さらに、書込み／続出し制御信号をフレームメモリ１０
３．アドレス切換回路１１３及びデータ切換回路１１４
に出力し、フレームメモリ１０３のデータ書き込み及び
読み出しを行う。
ＬＣＤタイミング信号作成回路１１２では、ＬＣＤ用同
期信号と表示クロック信号を作成し、これらをＬＣＤ表
示信号出力回路１１５へ出力する。ＬＣＤ表示信号出力
回路１１５では、液晶表示素子１０４に適合するように
表示信号を変換し、この変換後の表示信号を表示クロツ
タに同期させて液晶表示素子１０４へ出力する。発振回
路１１６は、液晶表示素子１０４のフレーム周波数を決
める表示り〔１・７り信号を作成する。
期信号と表示クロック信号を作成し、これらをＬＣＤ表
示信号出力回路１１５へ出力する。ＬＣＤ表示信号出力
回路１１５では、液晶表示素子１０４に適合するように
表示信号を変換し、この変換後の表示信号を表示クロツ
タに同期させて液晶表示素子１０４へ出力する。発振回
路１１６は、液晶表示素子１０４のフレーム周波数を決
める表示り〔１・７り信号を作成する。
〈発明が解決しようとする課題〉
」−記従来の表示装置においては、映像信号発生源から
送られる映像信号の画素数が例えば６４０×２００ドツ
トである場合、この映像信号を画面の画素数が６４０Ｘ
４００ドツトである表示装置に表示する場合、画面には
６４０×２００ドツト分しか表示されず、残りの半分は
何も表示されない。したがって、画面の使用効率が悪い
とともに、表示品位も低いという問題があった。
送られる映像信号の画素数が例えば６４０×２００ドツ
トである場合、この映像信号を画面の画素数が６４０Ｘ
４００ドツトである表示装置に表示する場合、画面には
６４０×２００ドツト分しか表示されず、残りの半分は
何も表示されない。したがって、画面の使用効率が悪い
とともに、表示品位も低いという問題があった。
本発明は上記事情に鑑みてなされたものであり、その目
的は、人力映像信号の画素数が画面の画素数より少ない
場合に画面の全体に映像を表示できるようにした表示装
置を提供することである。
的は、人力映像信号の画素数が画面の画素数より少ない
場合に画面の全体に映像を表示できるようにした表示装
置を提供することである。
〈課題を解決するための手段〉
上記目的を達成するために、本発明においては、映像信
号発生源から入力した映像信号を画面の画素数と一対一
に対応したフレームメモリに書き込む際に同じ映像信号
をフレームメモリの複数のアドレスに書き込むように書
き込みアドレスを変換するアドレス変換手段、あるいは
、映像信号をフームメモリから読み出す際にフレームメ
モリの同じアドレスから複数回読み出すように読み出し
アドレスを変換するアドレス変換手段を備える。
号発生源から入力した映像信号を画面の画素数と一対一
に対応したフレームメモリに書き込む際に同じ映像信号
をフレームメモリの複数のアドレスに書き込むように書
き込みアドレスを変換するアドレス変換手段、あるいは
、映像信号をフームメモリから読み出す際にフレームメ
モリの同じアドレスから複数回読み出すように読み出し
アドレスを変換するアドレス変換手段を備える。
〈作用〉
前記アドレス変換手段は、入力映像信号に対して画面へ
の表示が拡大されるように、フレームメモリの書き込み
または読み出し時においてアドレスを変換するものであ
る。
の表示が拡大されるように、フレームメモリの書き込み
または読み出し時においてアドレスを変換するものであ
る。
フレームメモリに映像信号を書き込む際にアドレス変換
を行なう場合は、入力映像信号を２ケ所以上のアドレス
に書き込むようにアドレス変換手段は書き込みアドレス
を変換し、フレームメモリのこの変換後のアドレスに映
像信号を書き込む。
を行なう場合は、入力映像信号を２ケ所以上のアドレス
に書き込むようにアドレス変換手段は書き込みアドレス
を変換し、フレームメモリのこの変換後のアドレスに映
像信号を書き込む。
したがって、例えば表示画面の１ライン目と２ライン目
に対応したフレームメモリのアドレスに同じ映像信号が
書き込まれた場合、表示画面に映像信号が縦方向に２倍
拡大されたことになる。
に対応したフレームメモリのアドレスに同じ映像信号が
書き込まれた場合、表示画面に映像信号が縦方向に２倍
拡大されたことになる。
また、フレームメモリから映像信号を読み出す際にアド
レス変換を行なう場合は、同じアドレスから２回収上映
像化号を読み出すようにアドレス変換手段は読み出しア
ドレスを変換し、フレームメモリのこの変換後のアドレ
スから映像信号を読み出す。したがって、例えばフレー
ムメモリから１ライン目の映像信号を読み出した後、２
ライン目の映像信号を読み出す時に１ライン目と同じア
ドレスから映像信号を読み出し、これらの映像信号を画
面に表示すると、１ライン目と２ライン目の表示内容が
同じとなり、表示画面に映像信号が２倍に拡大されて表
示されることになる。
レス変換を行なう場合は、同じアドレスから２回収上映
像化号を読み出すようにアドレス変換手段は読み出しア
ドレスを変換し、フレームメモリのこの変換後のアドレ
スから映像信号を読み出す。したがって、例えばフレー
ムメモリから１ライン目の映像信号を読み出した後、２
ライン目の映像信号を読み出す時に１ライン目と同じア
ドレスから映像信号を読み出し、これらの映像信号を画
面に表示すると、１ライン目と２ライン目の表示内容が
同じとなり、表示画面に映像信号が２倍に拡大されて表
示されることになる。
〈実施例〉
第１図は映像信号をフレームメモリに書き込む際にアド
レス変換を行うシステムの構成を示しており、第２図は
映像信号をフレームメモリから読み出す際にアドレス変
換を行うシステムの構成を示している。
レス変換を行うシステムの構成を示しており、第２図は
映像信号をフレームメモリから読み出す際にアドレス変
換を行うシステムの構成を示している。
第１図のシステムは、第６図に示す従来のＬＣＤ信号作
成回路１０２にフレームメモリ１０３への書き込みアド
レスを変換するアドレス変換回路７を付加したもので、
これ以外の構成は従来と同様である。
成回路１０２にフレームメモリ１０３への書き込みアド
レスを変換するアドレス変換回路７を付加したもので、
これ以外の構成は従来と同様である。
アドレス変換回路７は、ビデオデータ書き込み回路１か
ら送られてきたアドレスを同じ映像信号ヲフレームメモ
リ１０３の複数のアドレスに書き込むように変換する。
ら送られてきたアドレスを同じ映像信号ヲフレームメモ
リ１０３の複数のアドレスに書き込むように変換する。
この変換後のアドレスは、アドレス切換回路３を通って
フレームメモリ１０３に入力される。ビデオデータ書き
込み回路１は、データ切換回路４を経て映像信号をフレ
ームメモリ１０３へ送る。この映像信号は、フレームメ
モリ１０３の上記変換後のアドレスに書き込まれる。
フレームメモリ１０３に入力される。ビデオデータ書き
込み回路１は、データ切換回路４を経て映像信号をフレ
ームメモリ１０３へ送る。この映像信号は、フレームメ
モリ１０３の上記変換後のアドレスに書き込まれる。
第２図のシステムは、第６図に示す従来のＬＣＤ信号作
成回路１０２にフレームメモリ１０３への読み出しアド
レスを変換するアドレス変換回路８を付加したもので、
これ以外の構成は従来と同様である。
成回路１０２にフレームメモリ１０３への読み出しアド
レスを変換するアドレス変換回路８を付加したもので、
これ以外の構成は従来と同様である。
アドレス変換回路８は、ＬＣＤタイミング信号作成回路
２から送られてきたアドレスをフレームメモリ１０３の
同じアドレスから映像信号を複数回読み出すように変換
する。この変換後のアドレスは、アドレス切換回路３を
通ってフレームメモリ１０３に入力される。フレームメ
モリ１０３のこのアドレスから読み出された映像信号は
、データ切換回路４を経てＬＣＤ表示信号出力回路５へ
送られる。
２から送られてきたアドレスをフレームメモリ１０３の
同じアドレスから映像信号を複数回読み出すように変換
する。この変換後のアドレスは、アドレス切換回路３を
通ってフレームメモリ１０３に入力される。フレームメ
モリ１０３のこのアドレスから読み出された映像信号は
、データ切換回路４を経てＬＣＤ表示信号出力回路５へ
送られる。
第３図は第１図のシステムにおける信号のタイミングを
示しており、第４図は第２図のシステムにおける信号の
タイミングを示している。以下、この第３図と第４図を
参照して動作を説明する。
示しており、第４図は第２図のシステムにおける信号の
タイミングを示している。以下、この第３図と第４図を
参照して動作を説明する。
なお、以下の説明において、フレームメモリ１０３とし
て８ビツト構成のスタティックＲＡＭを使用し、入力映
像信号の画素数は６４０Ｘ２００ドツト、表示画面の画
素数は６４０Ｘ４００ドツトとする。すなわち、６４０
Ｘ２００ドツトの映像信号を６４０Ｘ４００）ソトに拡
大する。
て８ビツト構成のスタティックＲＡＭを使用し、入力映
像信号の画素数は６４０Ｘ２００ドツト、表示画面の画
素数は６４０Ｘ４００ドツトとする。すなわち、６４０
Ｘ２００ドツトの映像信号を６４０Ｘ４００）ソトに拡
大する。
まず、フレームメモリ１０３に映像信号を書き込むとき
にアドレス変換を行なう場合、１ライン目の入力映像信
号は、アドレス変換回路７において変換されたアドレス
すなわち表示画面の１ライン目及び２ライン目に対応し
たアドレス０ＯＯＯＨ〜００４ Ｆ Ｈ及び００５０
Ｈ〜００９ＦＨ（アドレスは１６進数表示とする）に書
き込まれる。同様に、２ライン目の入力映像信号は、表
示画面の３ライン目及び４ライン目に対応したアドレス
００ＡＯＨ〜０ＯＥＦＨ及び０ＯＦＯＨ〜０１３ＦＨに
書き込まれる。以下同様の方法により、２００ライン目
までの入力映像信号がフレームメモリ１０３に書き込ま
れる。
にアドレス変換を行なう場合、１ライン目の入力映像信
号は、アドレス変換回路７において変換されたアドレス
すなわち表示画面の１ライン目及び２ライン目に対応し
たアドレス０ＯＯＯＨ〜００４ Ｆ Ｈ及び００５０
Ｈ〜００９ＦＨ（アドレスは１６進数表示とする）に書
き込まれる。同様に、２ライン目の入力映像信号は、表
示画面の３ライン目及び４ライン目に対応したアドレス
００ＡＯＨ〜０ＯＥＦＨ及び０ＯＦＯＨ〜０１３ＦＨに
書き込まれる。以下同様の方法により、２００ライン目
までの入力映像信号がフレームメモリ１０３に書き込ま
れる。
フレームメモリ１０３から映像信号を読み出すときは、
従来通り１ライン目から順に４００ラインまでの映像信
号を読み出す。そして、この映像信号が画面に表示され
ると、縦方向の２ラインは同じ映像信号が表示され、結
局、入力映像信号に対して縦方向に２倍に拡大された映
像が表示される。
従来通り１ライン目から順に４００ラインまでの映像信
号を読み出す。そして、この映像信号が画面に表示され
ると、縦方向の２ラインは同じ映像信号が表示され、結
局、入力映像信号に対して縦方向に２倍に拡大された映
像が表示される。
次に、フレームメモリ１０３から映像信号を読み出すと
きにアドレス変換を行なう場合、フレームメモリ１０３
に入力映像信号を書き込むときは、従来通り１ライン目
から順に２００ラインまでの入力映像信号がフレームメ
モリ１０３の所定のアドレスに書き込まれる。
きにアドレス変換を行なう場合、フレームメモリ１０３
に入力映像信号を書き込むときは、従来通り１ライン目
から順に２００ラインまでの入力映像信号がフレームメ
モリ１０３の所定のアドレスに書き込まれる。
フレームメモリ１０３から映像信号を読み出すとき、ま
ず、１ライン目の人力映像信号が書き込まれているフレ
ームメモリ１０３のアドレス０ＯＯＯＨ〜００４ＦＨか
ら映像信号が読み出される。次に、表示画面の２ライン
目の映像信号を読み出すとき、アドレス変換回路８にお
いて変換されたアドレスすなわち１ライン目の入力映像
信号と同じ映像信号のアドレスつまりフレームメモリ１
０３のアドレス０ＯＯＯＨ〜００４ＦＨから１ライン目
と同じ２ライン目の映像信号が読み出される。表示画面
の３．４ライン目の映像信号としては、２ライン目の入
力映像信号が書き込まれているアドレス００５０Ｈ−０
０９ＦＩＩから同じ映像信号が２度読み出される。以下
、同様の方法により、４００ラインまでの映像信号がフ
レームメモリ１０３から読み出され、画面に表示される
。結局、画面には縦方向の２ラインに同じ映像信号が表
示され、人力映像信号に対して縦方向に２倍に拡大され
た映像が表示される。
ず、１ライン目の人力映像信号が書き込まれているフレ
ームメモリ１０３のアドレス０ＯＯＯＨ〜００４ＦＨか
ら映像信号が読み出される。次に、表示画面の２ライン
目の映像信号を読み出すとき、アドレス変換回路８にお
いて変換されたアドレスすなわち１ライン目の入力映像
信号と同じ映像信号のアドレスつまりフレームメモリ１
０３のアドレス０ＯＯＯＨ〜００４ＦＨから１ライン目
と同じ２ライン目の映像信号が読み出される。表示画面
の３．４ライン目の映像信号としては、２ライン目の入
力映像信号が書き込まれているアドレス００５０Ｈ−０
０９ＦＩＩから同じ映像信号が２度読み出される。以下
、同様の方法により、４００ラインまでの映像信号がフ
レームメモリ１０３から読み出され、画面に表示される
。結局、画面には縦方向の２ラインに同じ映像信号が表
示され、人力映像信号に対して縦方向に２倍に拡大され
た映像が表示される。
〈発明の効果〉
以上説明したように、本発明においては、映像信号発生
源からの映像信号の画素数が画面の画素数より少ないと
き、フレームメモリの書き込みアドレスあるいは読み出
しアドレスを変換して画面に拡大表示できるようにした
ので、画面を有効に利用できるとともに、表示品位が向
上する。
源からの映像信号の画素数が画面の画素数より少ないと
き、フレームメモリの書き込みアドレスあるいは読み出
しアドレスを変換して画面に拡大表示できるようにした
ので、画面を有効に利用できるとともに、表示品位が向
上する。
第１図と第２図は本発明実施例の構成を示すブロック図
、 第３図と第４図は本発明実施例の信号のタイミングチャ
ート、 第５図と第６図は従来例の構成を示すブロック図である
。 １・・・・・ビデオデータ書込み回路 ２・・・・・ＬＣＤタイミング信号作成回路３・・・・
・アドレス切換回路 ４・・・・・データ切換回路 ５・・・・・ＬＣＤ表示信号出力回路 ６ ・ ７ ８ ・ １０４ ・ 発振回路 アドレス変換回路 フレームメモリ ＣＤ
、 第３図と第４図は本発明実施例の信号のタイミングチャ
ート、 第５図と第６図は従来例の構成を示すブロック図である
。 １・・・・・ビデオデータ書込み回路 ２・・・・・ＬＣＤタイミング信号作成回路３・・・・
・アドレス切換回路 ４・・・・・データ切換回路 ５・・・・・ＬＣＤ表示信号出力回路 ６ ・ ７ ８ ・ １０４ ・ 発振回路 アドレス変換回路 フレームメモリ ＣＤ
Claims (1)
- 映像信号をフレームメモリに記憶し、フレームメモリか
ら映像信号を読み出して表示する表示装置において、フ
レームメモリの書き込み及び読み出しにおいてフレーム
メモリへ与えるアドレスを映像信号の表示の拡大率に応
じて変換するアドレス変換手段を備えたことを特徴とす
る表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144049A JPH021889A (ja) | 1988-06-10 | 1988-06-10 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144049A JPH021889A (ja) | 1988-06-10 | 1988-06-10 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH021889A true JPH021889A (ja) | 1990-01-08 |
Family
ID=15353133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63144049A Pending JPH021889A (ja) | 1988-06-10 | 1988-06-10 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021889A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053877B2 (en) | 1995-11-30 | 2006-05-30 | Hitachi, Ltd. | Liquid crystal display control device |
| USRE41522E1 (en) | 1995-10-20 | 2010-08-17 | Seiko Epson Corporation | Method and apparatus for scaling up and down a video image |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57161780A (en) * | 1981-03-30 | 1982-10-05 | Tokyo Shibaura Electric Co | Picture display unit |
| JPS58205183A (ja) * | 1982-05-26 | 1983-11-30 | 日立電子株式会社 | 画像表示装置 |
| JPS59109969A (ja) * | 1982-12-15 | 1984-06-25 | Toshiba Corp | 画像操作機能を有する画像メモリ装置 |
| JPS61214878A (ja) * | 1985-03-20 | 1986-09-24 | Nippon Gakki Seizo Kk | 画像表示装置 |
| JPS62145483A (ja) * | 1985-12-20 | 1987-06-29 | Matsushita Electric Ind Co Ltd | 画像拡大縮小回転装置 |
| JPS6316349B2 (ja) * | 1983-02-28 | 1988-04-08 | Tokyo Shibaura Electric Co |
-
1988
- 1988-06-10 JP JP63144049A patent/JPH021889A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57161780A (en) * | 1981-03-30 | 1982-10-05 | Tokyo Shibaura Electric Co | Picture display unit |
| JPS58205183A (ja) * | 1982-05-26 | 1983-11-30 | 日立電子株式会社 | 画像表示装置 |
| JPS59109969A (ja) * | 1982-12-15 | 1984-06-25 | Toshiba Corp | 画像操作機能を有する画像メモリ装置 |
| JPS6316349B2 (ja) * | 1983-02-28 | 1988-04-08 | Tokyo Shibaura Electric Co | |
| JPS61214878A (ja) * | 1985-03-20 | 1986-09-24 | Nippon Gakki Seizo Kk | 画像表示装置 |
| JPS62145483A (ja) * | 1985-12-20 | 1987-06-29 | Matsushita Electric Ind Co Ltd | 画像拡大縮小回転装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE41522E1 (en) | 1995-10-20 | 2010-08-17 | Seiko Epson Corporation | Method and apparatus for scaling up and down a video image |
| USRE42656E1 (en) | 1995-10-20 | 2011-08-30 | Seiko Epson Corporation | Method and apparatus for scaling up and down a video image |
| USRE43641E1 (en) | 1995-10-20 | 2012-09-11 | Seiko Epson Corporation | Method and apparatus for scaling up and down a video image |
| US7053877B2 (en) | 1995-11-30 | 2006-05-30 | Hitachi, Ltd. | Liquid crystal display control device |
| US7202848B2 (en) | 1995-11-30 | 2007-04-10 | Hitachi, Ltd. | Liquid crystal display control device |
| US7808469B2 (en) | 1995-11-30 | 2010-10-05 | Hitachi, Ltd. | Liquid crystal display control device |
| US8184084B2 (en) | 1995-11-30 | 2012-05-22 | Hitachi, Ltd. | Liquid crystal display control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KASAI et al. | Digital Packet Video Link for super high resolution display | |
| CN102142238A (zh) | 图像显示系统 | |
| JP2000122030A (ja) | マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置 | |
| JPH021889A (ja) | 表示装置 | |
| JP2593427B2 (ja) | 画像処理装置 | |
| JPH11282437A (ja) | 液晶表示パネルのインタフェース装置 | |
| CN212135115U (zh) | 一种墨水屏手机的信号转化系统 | |
| JP3024622B2 (ja) | 画像処理装置 | |
| TW200300923A (en) | Liquid crystal display controller supporting unchanged original image resolution and having no frame buffer | |
| JPS592076A (ja) | 画像表示装置 | |
| JP2000122594A (ja) | 画像表示方法と画像表示装置 | |
| JPS63680A (ja) | マルチウインドウ表示装置 | |
| JP2001154639A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH0633496Y2 (ja) | シュミレータ装置 | |
| JPH0728434A (ja) | 画像表示装置 | |
| JPS6350893A (ja) | 表示制御回路 | |
| JPS59214085A (ja) | 信号変換装置 | |
| JP2919248B2 (ja) | Ｌｃｄマルチスキャンモニタ | |
| JPH0451091A (ja) | 画像信号発生装置 | |
| KR200316786Y1 (ko) | 티에프티 엘시디 커넥터를 이용한 엘시디 전광판의제어기 표시장치 | |
| JPH04336598A (ja) | 図形表示装置 | |
| JPS6295580A (ja) | パ−ソナルコンピユ−タの表示回路 | |
| JPH0398392A (ja) | 映像信号処理回路 | |
| JPS62637B2 (ja) | ||
| KR950022942A (ko) | 브이지에이(vga)모드의 그래픽 데이타 변환장치 |