JP2903637B2 - デジタルビデオ信号発生器 - Google Patents
デジタルビデオ信号発生器Info
- Publication number
- JP2903637B2 JP2903637B2 JP2134165A JP13416590A JP2903637B2 JP 2903637 B2 JP2903637 B2 JP 2903637B2 JP 2134165 A JP2134165 A JP 2134165A JP 13416590 A JP13416590 A JP 13416590A JP 2903637 B2 JP2903637 B2 JP 2903637B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- digital video
- signal generator
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 例えばデジタル記録方式のビデオテープレコーダなど
のデジタル映像機器の測定・調整などに適したデジタル
ビデオ信号の発生器に関し、特に、水平同期信号とサブ
キャリアとの位相関係を正しく同期させるための周期が
長い放送方式や、垂直方向に複雑な信号を有する高品位
テレビジョン方式などのように、１信号種当たりのメモ
リ容量が大きい必要のあるビデオ信号を、少ないメモリ
容量と小規模のハードウェアとで発生させるデジタルビ
デオ信号発生装置に関する。
のデジタル映像機器の測定・調整などに適したデジタル
ビデオ信号の発生器に関し、特に、水平同期信号とサブ
キャリアとの位相関係を正しく同期させるための周期が
長い放送方式や、垂直方向に複雑な信号を有する高品位
テレビジョン方式などのように、１信号種当たりのメモ
リ容量が大きい必要のあるビデオ信号を、少ないメモリ
容量と小規模のハードウェアとで発生させるデジタルビ
デオ信号発生装置に関する。
本発明は、ビデオ信号波形そのものでなく、ビデオ信
号波形を算出するための計算プログラムをROMに格納
し、信号種切換要求に応じて算出して出力するようにし
たデジタルビデオ信号発生器である。例えば、PAL方式
のように繰り返し周期が長いビデオ信号においてもＨ−
SYNCとサブキャリアとが正しい位相で同期したビデオ信
号を少ないメモリと小規模ハードウェアで得られ、信号
種の追加も容易である。
号波形を算出するための計算プログラムをROMに格納
し、信号種切換要求に応じて算出して出力するようにし
たデジタルビデオ信号発生器である。例えば、PAL方式
のように繰り返し周期が長いビデオ信号においてもＨ−
SYNCとサブキャリアとが正しい位相で同期したビデオ信
号を少ないメモリと小規模ハードウェアで得られ、信号
種の追加も容易である。
ビデオテープレコーダ（VTR）などの測定・調整・検
査などのためにビデオ信号発生器が用いられる。
査などのためにビデオ信号発生器が用いられる。
従来のアナログVTR用のアナログ信号発生器は普通10
〜20種類、多いものでは30種類以上の信号を発生でき
る。しかし、デジタル記録方式のVTRで取り扱うビデオ
信号は、例えば８〜10ビット／サンプルのデジタル信号
に変換されたものであり、従来のアナログのビデオ信号
発生器は使えない。簡易にはアナログのビデオ信号発生
器の出力をA/D（アナログ・デジタル）変換することも
思いつくところであるが、デジタルVTRの測定・調整用
としては十分な精度が得られない。そのため、従来は、
例えば第４図のように所望の信号の種類ごとにリードオ
ンリーメモリ（ROM）に書き込んでおいて、必要な信号
が記憶されているROMのアドレスを指定して読み出して
いた。しかしながら、従来の方法によれば、莫大なROM
容量が必要であり、必要な信号の種類が１つ増えるごと
にさらにその信号を記憶させるROMが必要となる問題が
あった。この問題について、ビデオ信号例を示して説明
する。
〜20種類、多いものでは30種類以上の信号を発生でき
る。しかし、デジタル記録方式のVTRで取り扱うビデオ
信号は、例えば８〜10ビット／サンプルのデジタル信号
に変換されたものであり、従来のアナログのビデオ信号
発生器は使えない。簡易にはアナログのビデオ信号発生
器の出力をA/D（アナログ・デジタル）変換することも
思いつくところであるが、デジタルVTRの測定・調整用
としては十分な精度が得られない。そのため、従来は、
例えば第４図のように所望の信号の種類ごとにリードオ
ンリーメモリ（ROM）に書き込んでおいて、必要な信号
が記憶されているROMのアドレスを指定して読み出して
いた。しかしながら、従来の方法によれば、莫大なROM
容量が必要であり、必要な信号の種類が１つ増えるごと
にさらにその信号を記憶させるROMが必要となる問題が
あった。この問題について、ビデオ信号例を示して説明
する。
第３図（ａ）は、例えば画面の横方向には波形は自由
に作れるが、縦方向には同じものしか出せなくても良い
場合の画面例で、例えばフルフィールドカラーバーを示
している。
に作れるが、縦方向には同じものしか出せなくても良い
場合の画面例で、例えばフルフィールドカラーバーを示
している。
第３図（ｂ）は、第３図（ａ）の画面のｎライン目の
信号例である。ここで、水平同期信号（Ｈ−SYNC）とカ
ラーサブキャリヤ（特にバースト信号（Burst））との
位相関係について検討し、デジタルビデオ信号の記憶に
必要なメモリ容量を算出してみる。（但し、Ｖ（垂直）
同期信号区間については、わずかなハードウェアで構成
できるので、ここでは考慮していない）。
信号例である。ここで、水平同期信号（Ｈ−SYNC）とカ
ラーサブキャリヤ（特にバースト信号（Burst））との
位相関係について検討し、デジタルビデオ信号の記憶に
必要なメモリ容量を算出してみる。（但し、Ｖ（垂直）
同期信号区間については、わずかなハードウェアで構成
できるので、ここでは考慮していない）。
まず、NTSC方式の場合、サブキャリア周波数fSCの４
倍にサンプリング周波数fSを選択すると、４×fSC＝fS
＝910fH（fHは水平同期周波数）であるから、書き換え
ると、２×fSC＝455×fHとなり、２ラインごとに割り切
れる関係となる。
倍にサンプリング周波数fSを選択すると、４×fSC＝fS
＝910fH（fHは水平同期周波数）であるから、書き換え
ると、２×fSC＝455×fHとなり、２ラインごとに割り切
れる関係となる。
これを図示すると、第３図（ｃ）のように１ラインご
とにBurst信号の位相が反転して、２ラインで一回りす
る関係になる。モニター画面上では、ｎライン目もｎ＋
１ライン目も同じ色に見えているが、ROMを使って信号
を作り出す場合には、２ライン分必要となる。
とにBurst信号の位相が反転して、２ラインで一回りす
る関係になる。モニター画面上では、ｎライン目もｎ＋
１ライン目も同じ色に見えているが、ROMを使って信号
を作り出す場合には、２ライン分必要となる。
従って、縦方向が同じ画面の１信号当たり、910（サ
ンプル）×10（bit）×２（ライン）＝18200bitsとな
り、縦方向が同じ画面という条件を付ければNTSC用のRO
M容量は小さくすることができる。
ンプル）×10（bit）×２（ライン）＝18200bitsとな
り、縦方向が同じ画面という条件を付ければNTSC用のRO
M容量は小さくすることができる。
しかし、PAL方式の場合は事情が異なる。やはり、サ
ンプリング周波数fS＝4fSCに選ぶと、４×fSC＝fS＝（1
135＋4/625）fHの関係があるから、４×625×fSC＝（11
35×625＋４）fHとなり、水平同期信号とサブキャリア
の位相関係が一回りするには、４×625ライン＝４フレ
ーム＝８フィールドが必要な関係になる。
ンプリング周波数fS＝4fSCに選ぶと、４×fSC＝fS＝（1
135＋4/625）fHの関係があるから、４×625×fSC＝（11
35×625＋４）fHとなり、水平同期信号とサブキャリア
の位相関係が一回りするには、４×625ライン＝４フレ
ーム＝８フィールドが必要な関係になる。
従って、PAL方式の１信号当たり、（1135×625＋４）
（サンプル／フレーム）×４（フレーム）×10（bit）
≒28.4Mbitsとなり、仮に10信号種で284Mbits、30信号
種で852Mbitsとなり、最近の大容量ROMをもってしても
莫大な量となり、例えばデジタルVTRの修理用にサービ
スマンが持ち歩けるような小型・軽量・安価なデジタル
ビデオ信号発生器は望むべきもない。
（サンプル／フレーム）×４（フレーム）×10（bit）
≒28.4Mbitsとなり、仮に10信号種で284Mbits、30信号
種で852Mbitsとなり、最近の大容量ROMをもってしても
莫大な量となり、例えばデジタルVTRの修理用にサービ
スマンが持ち歩けるような小型・軽量・安価なデジタル
ビデオ信号発生器は望むべきもない。
同様な問題が、垂直方向に複雑な信号を有する高品位
テレビジョン方式のデジタルビデオ信号発生器のよう
に、１信号種当たりのメモリ容量が大きい必要のある場
合にも生じている。
テレビジョン方式のデジタルビデオ信号発生器のよう
に、１信号種当たりのメモリ容量が大きい必要のある場
合にも生じている。
本発明においては、従来のデジタルビデオ信号発生器
のかかえる問題を解決して、特に例えばPAL方式のよう
に繰り返し周期が長いビデオ信号や、垂直方向に複雑な
信号を有する高品位テレビジョンのように、１信号種当
たりのメモリ容量が大きい信号においても、水平同期信
号とサブキャリアの位相とが正しく同期したデジタルビ
デオ信号を、少ないメモリ容量と小規模のハードウェア
で多種類発生できるデジタルビデオ信号発生器を得るこ
とを課題とする。
のかかえる問題を解決して、特に例えばPAL方式のよう
に繰り返し周期が長いビデオ信号や、垂直方向に複雑な
信号を有する高品位テレビジョンのように、１信号種当
たりのメモリ容量が大きい信号においても、水平同期信
号とサブキャリアの位相とが正しく同期したデジタルビ
デオ信号を、少ないメモリ容量と小規模のハードウェア
で多種類発生できるデジタルビデオ信号発生器を得るこ
とを課題とする。
本発明においては、少なくとも１組の中央演算装置
と、該中央演算装置でデジタルビデオ信号を算出するた
め計算プログラムを格納するリードオンリーメモリ（RO
M）と、前記中央演算装置で前記計算プログラムに従っ
て算出されたデジタルビデオ信号を（１種類分又は複数
種類分）格納するためのランダムアクセスメモリ（RA
M）とを有し、所望とするデジタルビデオ信号の種類切
換要求に応じて、前記少なくとも１組の中央演算装置を
用いて該デジタルビデオ信号を算出して、前記ランダム
アクセスメモリに格納し、該格納されたデジタルビデオ
信号を読み出して出力するように構成したことを特徴と
するデジタルビデオ信号発生器とする。
と、該中央演算装置でデジタルビデオ信号を算出するた
め計算プログラムを格納するリードオンリーメモリ（RO
M）と、前記中央演算装置で前記計算プログラムに従っ
て算出されたデジタルビデオ信号を（１種類分又は複数
種類分）格納するためのランダムアクセスメモリ（RA
M）とを有し、所望とするデジタルビデオ信号の種類切
換要求に応じて、前記少なくとも１組の中央演算装置を
用いて該デジタルビデオ信号を算出して、前記ランダム
アクセスメモリに格納し、該格納されたデジタルビデオ
信号を読み出して出力するように構成したことを特徴と
するデジタルビデオ信号発生器とする。
前記少なくとも１組の中央演算装置（CPU）は、例え
ば中心となるマスターCPUと、該マスターCPUに通信回線
で接続された１組又は複数組のサブCPUとで構成し、前
記算出を複数のCPUで並列に行うようにしてもよい。
ば中心となるマスターCPUと、該マスターCPUに通信回線
で接続された１組又は複数組のサブCPUとで構成し、前
記算出を複数のCPUで並列に行うようにしてもよい。
本発明においては、デジタルビデオ信号の信号データ
ではなく、デジタルビデオ信号を算出するための計算プ
ログラムをROMに格納している。この計算プログラムは
例えば正弦波を求める計算式を合成するなどの簡単な計
算プログラムであるので、必要とする記憶容量は小さ
い。
ではなく、デジタルビデオ信号を算出するための計算プ
ログラムをROMに格納している。この計算プログラムは
例えば正弦波を求める計算式を合成するなどの簡単な計
算プログラムであるので、必要とする記憶容量は小さ
い。
また、所望のデジタルビデオ信号の種類を増やす場合
にも前記リードオンリーメモリに格納するプログラムの
追加だけで実現できる。
にも前記リードオンリーメモリに格納するプログラムの
追加だけで実現できる。
なお、本発明においては、中央演算装置とその周辺回
路、算出されたデジタルビデオ信号の格納に必要な容量
のランダムアクセスメモリ（RAM）などが必要である
が、従来のデジタルビデオ信号発生器では信号種類数に
比例してメモリとその周辺回路とが増加したのに対し
て、本発明では１種類ないし数種類のデジタルビデオ信
号を発生できるハードウェアを用意すれば、アナログの
場合のビデオ信号種に対応する10〜30種類以上のデジタ
ルビデオ信号を発生できるため、全体として極めて小規
模のハードウェアで目的とするデジタルビデオ信号発生
器を得ることができる。
路、算出されたデジタルビデオ信号の格納に必要な容量
のランダムアクセスメモリ（RAM）などが必要である
が、従来のデジタルビデオ信号発生器では信号種類数に
比例してメモリとその周辺回路とが増加したのに対し
て、本発明では１種類ないし数種類のデジタルビデオ信
号を発生できるハードウェアを用意すれば、アナログの
場合のビデオ信号種に対応する10〜30種類以上のデジタ
ルビデオ信号を発生できるため、全体として極めて小規
模のハードウェアで目的とするデジタルビデオ信号発生
器を得ることができる。
なお、中央演算装置（CPU）を複数並列動作させ、例
えばそれぞれのCPUにあらかじめ決められた１フレーム
ずつを担当させることにより、信号種切換に要する時間
もCPUが１組の場合に比べて短縮できるので使用上の不
便も避けることができる。
えばそれぞれのCPUにあらかじめ決められた１フレーム
ずつを担当させることにより、信号種切換に要する時間
もCPUが１組の場合に比べて短縮できるので使用上の不
便も避けることができる。
本発明の実施例について第１図に従って説明する。
第１図の実施例は、ホストコンピュータ（図示せず）
から制御可能な中央演算装置（CPU）１と、それぞれデ
ジタルビデオ信号を算出するための計算プログラムを格
納したリードオンリーメモリ（ROM）２と、CPU１で算出
したデジタルビデオ信号を格納するランダムアクセスメ
モリ（ROM）３と、周辺回路とを有して構成されてい
る。
から制御可能な中央演算装置（CPU）１と、それぞれデ
ジタルビデオ信号を算出するための計算プログラムを格
納したリードオンリーメモリ（ROM）２と、CPU１で算出
したデジタルビデオ信号を格納するランダムアクセスメ
モリ（ROM）３と、周辺回路とを有して構成されてい
る。
まず、CPU１は、マスターCPU10と、それから通信回線
（例えば、GP−IB、RS−422、RS−232C等のインターフ
ェースもしくは何らかの入出力ポート等を介するなど、
CPUのバスライン同志の直接結合でない手段）で結合し
たサブシステムCPU11、12、13とで構成している。
（例えば、GP−IB、RS−422、RS−232C等のインターフ
ェースもしくは何らかの入出力ポート等を介するなど、
CPUのバスライン同志の直接結合でない手段）で結合し
たサブシステムCPU11、12、13とで構成している。
例えば、シリアルの回線を使って、CPU間で受渡しす
るメッセージの量を極力減らして、それぞれのCPUの独
立性を高めた状態で結合（疎結合）している。これによ
り、それぞれのCPUの負荷のほとんどをRAM３に対する書
き込みに使えるようにしている。
るメッセージの量を極力減らして、それぞれのCPUの独
立性を高めた状態で結合（疎結合）している。これによ
り、それぞれのCPUの負荷のほとんどをRAM３に対する書
き込みに使えるようにしている。
次に、デジタルビデオ信号を算出するための計算プロ
グラムを格納したROM２は、信号の種類ごとに必要に応
じて読み出せるようにしてある。信号波形を作り出す計
算式は、例えば単純なサブキャリアなどの正弦波を例に
すれば、ｙ＝ａ×sin（bt＋ｃ）等の良く知られた式で
表現でき、信号の性質を合わせてこれらの式を組み合わ
せればよい。例えば、フルフィールドカラーバー信号や
リニアリティ信号など、画面横方向の波形は自由に作れ
る一方で、縦方向には同じものしか出さなくてもよい場
合では、短いプログラムで表現することができ、１信号
種当たり、例えば約56Kbitsである。
グラムを格納したROM２は、信号の種類ごとに必要に応
じて読み出せるようにしてある。信号波形を作り出す計
算式は、例えば単純なサブキャリアなどの正弦波を例に
すれば、ｙ＝ａ×sin（bt＋ｃ）等の良く知られた式で
表現でき、信号の性質を合わせてこれらの式を組み合わ
せればよい。例えば、フルフィールドカラーバー信号や
リニアリティ信号など、画面横方向の波形は自由に作れ
る一方で、縦方向には同じものしか出さなくてもよい場
合では、短いプログラムで表現することができ、１信号
種当たり、例えば約56Kbitsである。
次に、算出されたデジタルビデオ信号を格納するRAM
３は、マスターCPU10にバス結合されたRAM0、サブシス
テムCPU11にバス結合されたRAM1、サブシステムCPU12に
バス結合されたRAM2、サブシステムCPU13にバス結合さ
れたRAM3とで構成している。
３は、マスターCPU10にバス結合されたRAM0、サブシス
テムCPU11にバス結合されたRAM1、サブシステムCPU12に
バス結合されたRAM2、サブシステムCPU13にバス結合さ
れたRAM3とで構成している。
それぞれのRAM0、RAM1、RAM2、RAM3は１信号種当た
り、デジタルビデオ信号の１フレーム分（２フィールド
分）ずつの容量を持ち、４組のRAMで４フレーム分（８
フイールド分）を備えている。これは、PAL方式のデジ
タルビデオ信号を、水平同期信号とサブキャリアとの位
相が正しく一回りできる正確な信号を発生するために必
要な４フレーム分を格納できるようにした例を示してい
る。
り、デジタルビデオ信号の１フレーム分（２フィールド
分）ずつの容量を持ち、４組のRAMで４フレーム分（８
フイールド分）を備えている。これは、PAL方式のデジ
タルビデオ信号を、水平同期信号とサブキャリアとの位
相が正しく一回りできる正確な信号を発生するために必
要な４フレーム分を格納できるようにした例を示してい
る。
当然、他の方式の信号を扱う場合は、必要なRAM３の
容量が異なるが、例えば最大容量を要する方式に対応す
るRAM容量を備えれば、他の方式の信号をも格納できる
ことは自明である。
容量が異なるが、例えば最大容量を要する方式に対応す
るRAM容量を備えれば、他の方式の信号をも格納できる
ことは自明である。
例えば、PAL方式用のRAMを備えれば、NTSC用としては
より複雑なパターンの信号も格納できる。
より複雑なパターンの信号も格納できる。
なお、第１図の実施例において、RAM３は、複数の信
号種について格納できる容量を備え、極めて利用頻度の
高い複数の信号種がそれぞれ切換要求に応じて直ちに出
力できるようにしている。
号種について格納できる容量を備え、極めて利用頻度の
高い複数の信号種がそれぞれ切換要求に応じて直ちに出
力できるようにしている。
なお、垂直同期区間用の信号は、同期区間用RAMバッ
ファ４に格納している。
ファ４に格納している。
そして、データセレクタ６で切換えて読み出し、ワー
ド長変換回路７で計算処理に適したｎビット（例えば８
ビット、16ビット、32ビットなど）のRAM読み出し信号
を、所定のデジタルビデオ信号のフォーマットであるｍ
ビット（例えば８ビット、10ビットなど）に変換処理を
してドライバ８を経て出力している。ワード長変換処理
は、例えばPLD（Programable Logic Device）などを用
いて丸め処理などを行う簡易な構成とすることができ
る。
ド長変換回路７で計算処理に適したｎビット（例えば８
ビット、16ビット、32ビットなど）のRAM読み出し信号
を、所定のデジタルビデオ信号のフォーマットであるｍ
ビット（例えば８ビット、10ビットなど）に変換処理を
してドライバ８を経て出力している。ワード長変換処理
は、例えばPLD（Programable Logic Device）などを用
いて丸め処理などを行う簡易な構成とすることができ
る。
以上に述べた実施例の動作を第２図のタイミングチャ
ートに基づいて説明する。
ートに基づいて説明する。
第２図（ａ）は、ブート（boot）時で、ROM２からマ
スターCPU10が計算プログラムを読み込み、さらにサブ
システムCPU11、12、13が分担するプログラムをそれぞ
れに転送し、４つのCPUが前記プログラムの実行命令を
待つ状態になれば、ブート終了の信号がホストコンピュ
ータへ送られる。
スターCPU10が計算プログラムを読み込み、さらにサブ
システムCPU11、12、13が分担するプログラムをそれぞ
れに転送し、４つのCPUが前記プログラムの実行命令を
待つ状態になれば、ブート終了の信号がホストコンピュ
ータへ送られる。
第２図（ｂ）は、データメモリ時で、ホストコンピュ
ータからの指示でマスターCPU10が動作し、その次のス
テップとしてマスターCPU10と、サブシステムCPU11と、
サブシステムCPU12、サブシステムCPU13とが並列に、そ
れぞれあらかじめ割り当てられたフレームのデジタルビ
デオ信号を発生し、それぞれのCPUにバス結合されたそ
れぞれのRAMに格納（書き込み）をする。それに先立
ち、同期区間用RAMバッファ４では垂直同期信号期間中
の複合同期信号などを蓄積し、必要なら各RAMを制御す
る各CPUに同期信号を送るようにしてもよい。
ータからの指示でマスターCPU10が動作し、その次のス
テップとしてマスターCPU10と、サブシステムCPU11と、
サブシステムCPU12、サブシステムCPU13とが並列に、そ
れぞれあらかじめ割り当てられたフレームのデジタルビ
デオ信号を発生し、それぞれのCPUにバス結合されたそ
れぞれのRAMに格納（書き込み）をする。それに先立
ち、同期区間用RAMバッファ４では垂直同期信号期間中
の複合同期信号などを蓄積し、必要なら各RAMを制御す
る各CPUに同期信号を送るようにしてもよい。
あるいは、読み出し時にデータセレクタ６で複合同期
信号を読み出してから各RAMの順次読み出しを行うよう
にしてもよい。
信号を読み出してから各RAMの順次読み出しを行うよう
にしてもよい。
読み出し時（信号出力時）は、第２図（ｃ）のように
１フレーム分ずつ所定のRAMから順次読み出すことによ
り、デジタルビデオ信号が出力される。
１フレーム分ずつ所定のRAMから順次読み出すことによ
り、デジタルビデオ信号が出力される。
以上の実施例において、４ケのCPUが並列動作するよ
うにしたことにより、信号種切換要求発生後、数秒で切
換完了できる。
うにしたことにより、信号種切換要求発生後、数秒で切
換完了できる。
以上のように構成した実施例において、因みに具体的
な設計例に基づくプリント基板の専有面積を例示すると
次のようになる。
な設計例に基づくプリント基板の専有面積を例示すると
次のようになる。
例えば、10ビット幅で、８フィールド分のCCIR D−２
フォーマットのPAL信号を発生する場合、第４図の従来
例では、８ビット構成の512KbitsのROMを１信号種当た
り88個のバッファとを加えただけで約600cm2/信号種と
なる。
フォーマットのPAL信号を発生する場合、第４図の従来
例では、８ビット構成の512KbitsのROMを１信号種当た
り88個のバッファとを加えただけで約600cm2/信号種と
なる。
これに対して、本発明では、中央演算装置１を、32ビ
ットCPUを４個、RAMを４組、バッファを４組、アドレス
デコーダ他４組、VRAMコントローラを４組などを有して
構成すると、例えば560cm2を必要とし、RAM３（フレー
ムメモリ、４フレーム分）及び同期区間用RAMバッファ
として1Mbitsの擬似SRAMを141個用いるとして約280cm2
を要し、プログラムROM２に約30cm2、データセレクタ、
ワード変換等に約60cm2となり、本設計例の合計で930cm
2となる。
ットCPUを４個、RAMを４組、バッファを４組、アドレス
デコーダ他４組、VRAMコントローラを４組などを有して
構成すると、例えば560cm2を必要とし、RAM３（フレー
ムメモリ、４フレーム分）及び同期区間用RAMバッファ
として1Mbitsの擬似SRAMを141個用いるとして約280cm2
を要し、プログラムROM２に約30cm2、データセレクタ、
ワード変換等に約60cm2となり、本設計例の合計で930cm
2となる。
従って、第２図の従来例で10信号種を備えると6000cm
2、第１図の実施例に基づく本設計例では、10信号種で
も930cm2となる。信号種の数が増えればさらにこの差を
拡大する。以上をプリント基板の専有面積で比例した
が、部品単価についても同様である。
2、第１図の実施例に基づく本設計例では、10信号種で
も930cm2となる。信号種の数が増えればさらにこの差を
拡大する。以上をプリント基板の専有面積で比例した
が、部品単価についても同様である。
また、垂直方向に複雑な信号を有する高品位テレビジ
ョンなど１フレーム当たりのビット数が多い信号のデジ
タル信号を発生させる場合には、さらに本発明の効果が
顕著となることは言うまでもない。
ョンなど１フレーム当たりのビット数が多い信号のデジ
タル信号を発生させる場合には、さらに本発明の効果が
顕著となることは言うまでもない。
本発明の実施により、ビデオ信号波形そのものでな
く、ビデオ信号波形を算出するための計算プログラムを
ROMに格納し、信号種切換要求に応じて算出して出力す
るようにしたデジタルビデオ信号発生器が得られる。
く、ビデオ信号波形を算出するための計算プログラムを
ROMに格納し、信号種切換要求に応じて算出して出力す
るようにしたデジタルビデオ信号発生器が得られる。
これにより、例えばPAL方式のように繰り返し周期が
長いビデオ信号においても、水平同期信号とサブキャリ
アの位相とが正しく同期したビデオ信号を、少ないメモ
リ容量と小規模のハードウェアで構成でき、しかもハー
ドウェアを追加することなく、信号種を追加できるデジ
タルビデオ信号発生器が得られる。
長いビデオ信号においても、水平同期信号とサブキャリ
アの位相とが正しく同期したビデオ信号を、少ないメモ
リ容量と小規模のハードウェアで構成でき、しかもハー
ドウェアを追加することなく、信号種を追加できるデジ
タルビデオ信号発生器が得られる。
このデジタルビデオ信号発生器は、例えばデジタルVT
Rの製造、修理などのために適した小型・軽量・安価な
構成とすることができる。
Rの製造、修理などのために適した小型・軽量・安価な
構成とすることができる。
第１図は本発明の実施例のブロック図で、第２図は本発
明の実施例のタイミングチャートである。第３図は本発
明の背景説明のためのビデオ信号の例で、（ａ）は縦方
向の表示が同じとした画面例、（ｂ）はｎライン目のビ
デオ信号例、（ｃ）は水平同期信号とサブキャリアの位
相関係例（NTSC）である。第４図は従来例のデジタルビ
デオ信号発生器のブロック図である。１ ……中央演算装置（CPU）２ ……リードオンリーメモリ（計算プログラムROM）３ ……ランダムアクセスメモリ（RAM） 10……マスターCPU 11、12、13……サブシステムCPU RAM0……フレームRAM RAM1……フレームRAM RAM2……フレームRAM RAM3……フレームRAM
明の実施例のタイミングチャートである。第３図は本発
明の背景説明のためのビデオ信号の例で、（ａ）は縦方
向の表示が同じとした画面例、（ｂ）はｎライン目のビ
デオ信号例、（ｃ）は水平同期信号とサブキャリアの位
相関係例（NTSC）である。第４図は従来例のデジタルビ
デオ信号発生器のブロック図である。１ ……中央演算装置（CPU）２ ……リードオンリーメモリ（計算プログラムROM）３ ……ランダムアクセスメモリ（RAM） 10……マスターCPU 11、12、13……サブシステムCPU RAM0……フレームRAM RAM1……フレームRAM RAM2……フレームRAM RAM3……フレームRAM
Claims (1)
- 【請求項１】少なくとも１組の中央演算装置と、 該中央演算装置でデジタルビデオ信号を算出するための
計算プログラムを格納するリードオンリーメモリと、 前記中央演算装置で前記計算プログラムに従って算出さ
れたデジタルビデオ信号を格納するためのランダムアク
セスメモリとを有し、 所望とするデジタルビデオ信号の種類切換要求に応じて
前記少なくとも１組の中央演算装置を用いて該デジタル
ビデオ信号を算出して前記ランダムアクセスメモリに格
納し、 該格納されたデジタルビデオ信号を読み出して出力する
ように構成したことを特徴とするデジタルビデオ信号発
生器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2134165A JP2903637B2 (ja) | 1990-05-25 | 1990-05-25 | デジタルビデオ信号発生器 |
| KR1019910008299A KR910020697A (ko) | 1990-05-25 | 1991-05-23 | 디지탈 비디오 신호 발생기 |
| US08/122,618 US5392394A (en) | 1990-05-25 | 1993-09-17 | System for generating different kinds of digital video signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2134165A JP2903637B2 (ja) | 1990-05-25 | 1990-05-25 | デジタルビデオ信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435193A JPH0435193A (ja) | 1992-02-05 |
| JP2903637B2 true JP2903637B2 (ja) | 1999-06-07 |
Family
ID=15121974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2134165A Expired - Fee Related JP2903637B2 (ja) | 1990-05-25 | 1990-05-25 | デジタルビデオ信号発生器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5392394A (ja) |
| JP (1) | JP2903637B2 (ja) |
| KR (1) | KR910020697A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2970529B2 (ja) * | 1996-05-08 | 1999-11-02 | 富士ゼロックス株式会社 | 画像処理装置 |
| US6882346B1 (en) * | 2000-11-17 | 2005-04-19 | Hewlett-Packard Development Company, L.P. | System and method for efficiently rendering graphical data |
| WO2002075341A1 (en) * | 2001-03-19 | 2002-09-26 | Hitachi, Ltd. | Semiconductor device and its test method |
| US6683614B2 (en) * | 2001-12-21 | 2004-01-27 | Hewlett-Packard Development Company, L.P. | System and method for automatically configuring graphics pipelines by tracking a region of interest in a computer graphical display system |
| US6700580B2 (en) * | 2002-03-01 | 2004-03-02 | Hewlett-Packard Development Company, L.P. | System and method utilizing multiple pipelines to render graphical data |
| US6727904B2 (en) * | 2002-03-01 | 2004-04-27 | Hewlett-Packard Development Company, L.P. | System and method for rendering graphical data |
| US7633505B1 (en) * | 2004-11-17 | 2009-12-15 | Nvidia Corporation | Apparatus, system, and method for joint processing in graphics processing units |
| US7598958B1 (en) * | 2004-11-17 | 2009-10-06 | Nvidia Corporation | Multi-chip graphics processing unit apparatus, system, and method |
| CN101710937B (zh) * | 2009-11-24 | 2012-09-19 | 中国科学院长春光学精密机械与物理研究所 | 数字视频信号发生系统 |
| JP6580991B2 (ja) | 2013-11-22 | 2019-09-25 | ソニーセミコンダクタソリューションズ株式会社 | 接続装置および受信装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3582573D1 (de) * | 1984-12-27 | 1991-05-23 | Fujitsu Ltd | Datensystem fuer verkaufsstellen. |
| JPH0731491B2 (ja) * | 1985-07-19 | 1995-04-10 | ヤマハ株式会社 | 画像メモリの読出回路 |
| US5036453A (en) * | 1985-12-12 | 1991-07-30 | Texas Instruments Incorporated | Master/slave sequencing processor |
| US4941107A (en) * | 1986-11-17 | 1990-07-10 | Kabushiki Kaisha Toshiba | Image data processing apparatus |
| US5121486A (en) * | 1987-11-20 | 1992-06-09 | Hitachi, Ltd | Network control system for dynamically switching a logical connection between an identified terminal device and an indicated processing unit |
| US5086345A (en) * | 1988-04-07 | 1992-02-04 | Fuji Photo Film Co., Ltd. | Method of operation in a still video camera system for transferring track information from a playback device to the still video camera |
| US5056000A (en) * | 1988-06-21 | 1991-10-08 | International Parallel Machines, Inc. | Synchronized parallel processing with shared memory |
| JP2865676B2 (ja) * | 1988-10-05 | 1999-03-08 | 株式会社日立製作所 | 画像表示装置 |
| US5072374A (en) * | 1989-11-07 | 1991-12-10 | Ge Fanuc Automation North America, Inc. | Method for communicating among a plurality of programmable logic controllers each having a dma controller |
-
1990
- 1990-05-25 JP JP2134165A patent/JP2903637B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-23 KR KR1019910008299A patent/KR910020697A/ko not_active Application Discontinuation
-
1993
- 1993-09-17 US US08/122,618 patent/US5392394A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435193A (ja) | 1992-02-05 |
| US5392394A (en) | 1995-02-21 |
| KR910020697A (ko) | 1991-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04233592A (ja) | テレビジョン画像表示方法及び表示装置 | |
| EP0264726A2 (en) | Picture transformation memory | |
| JP3278756B2 (ja) | 画像処理方法及び装置 | |
| JP2903637B2 (ja) | デジタルビデオ信号発生器 | |
| JPS60181A (ja) | テレビジヨン規格変換装置 | |
| US4165072A (en) | Method of operating a video game | |
| US4912771A (en) | Image memory apparatus | |
| US5253062A (en) | Image displaying apparatus for reading and writing graphic data at substantially the same time | |
| EP0423979B1 (en) | High definition video signal recording systems | |
| JP2820048B2 (ja) | 画像処理システムとその記憶装置およびそのアクセス方法 | |
| EP0067316A2 (en) | Digital scan converter for video signals | |
| JPH06308054A (ja) | 欠陥画像再生装置 | |
| EP0218748A1 (en) | Image storage device | |
| JPH10305031A (ja) | 超音波診断装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JP2555786Y2 (ja) | 多チャンネルデータ同時転送表示装置 | |
| JPH074009Y2 (ja) | 超音波診断装置 | |
| JP2924351B2 (ja) | 画像合成表示方法及び装置 | |
| JPH10162131A (ja) | 画像処理装置 | |
| JP2637519B2 (ja) | データ転送制御装置 | |
| JPS63112897A (ja) | 半導体記憶装置 | |
| JP3029263B2 (ja) | 画像処理装置 | |
| JPH06118918A (ja) | 表示信号出力回路 | |
| JPH066752A (ja) | 画像取込方法及び画像取込装置 | |
| KR19980068128A (ko) | 화상 메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |