JP3468652B2 - 表示制御装置および表示装置 - Google Patents

表示制御装置および表示装置

Info

Publication number
JP3468652B2
JP3468652B2 JP00587397A JP587397A JP3468652B2 JP 3468652 B2 JP3468652 B2 JP 3468652B2 JP 00587397 A JP00587397 A JP 00587397A JP 587397 A JP587397 A JP 587397A JP 3468652 B2 JP3468652 B2 JP 3468652B2
Authority
JP
Japan
Prior art keywords
gradation
display
information
absence information
information storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00587397A
Other languages
English (en)
Other versions
JPH10207428A (ja
Inventor
正二 猪狩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP00587397A priority Critical patent/JP3468652B2/ja
Priority to TW086118514A priority patent/TW373103B/zh
Priority to KR1019970078926A priority patent/KR100273747B1/ko
Priority to US09/007,472 priority patent/US6028587A/en
Publication of JPH10207428A publication Critical patent/JPH10207428A/ja
Application granted granted Critical
Publication of JP3468652B2 publication Critical patent/JP3468652B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、VRAM等の画
像メモリに書き込まれた画像データ(階調データ)に基
づいて、液晶表示装置等の各表示ドットにおける表示階
調を制御する表示制御装置、および、該表示制御装置を
具備する表示装置に関する。
【0002】
【従来の技術】図4は、従来の表示装置の構成例を示す
ブロック図である。この図において、液晶表示パネル
(以下、「LCDパネル」と称する)1の画面サイズ
は、横320×縦240ピクセルであり、各ピクセル
は、赤(R),G(緑),B(青)の3ドットから構成
される。また、VRAM等のICメモリで構成される画
像データ記憶部3aの記憶容量は、320×240×3
×4=921,600ビット=115,200バイトで
あり、LCDパネル1の各表示ドット(320×240
×3ドット)に対応して、それぞれ、4ビットの階調デ
ータが割り当てられている。これにより、LCDパネル
1の各表示ドットにおいて、16階調、すなわち、(0
000)2 〜(1111)2 の階調表示が可能である。
なお、図4では、画像データ記憶部3aは、画面切替処
理を行うため、表画面用と裏画面用との2つが設けられ
ている。ドライバー102は、コントローラ105から
クロックに同期して階調データ(DA)が入力される
と、LCDパネル1上に順次対応する表示ドットを、該
階調データが示す階調表示となるように駆動する。
【0003】このような構成において、CPU・4は、
任意の画像データ(1画面分の階調データ)を画像デー
タ記憶部3aに書き込む。一方、コントローラ105
は、所定のフレーム信号(1/150秒間隔のパルス信
号)が入力される度に、画像データ記憶部3a内の階調
データを先頭アドレスから順次読み出し、読み出した各
階調データを、そのアドレスと共に、ドライバー102
に転送する。ドライバー102は、転送されたアドレス
に対応する表示ドットを、一緒に転送された階調データ
が示す階調表示となるように駆動する。上記フレーム信
号が入力される度に、以上の処理が繰り返されることに
より、CPU・4により書き込まれた画像データに対応
する画像がLCDパネル1上に表示される。
【0004】
【発明が解決しようとする課題】ところで、上述した従
来の表示装置において、コントローラ105は、フレー
ム信号が入力される度に、画像データ記憶部3a内の全
ての階調データを読み込み、該読み込んだ全ての階調デ
ータをドライバー102へ転送するので、LCDパネル
1の画面サイズが大きい場合(例えば、図4に示す例の
ように、横320×縦240ピクセル等の場合)には、
画像データ記憶部3aとコントローラ105との間、お
よび、コントローラ105とドライバー102との間の
データ転送量が非常に大きくなる。その結果、従来の表
示装置では、該データ転送にかかる消費電流が非常に大
きい、という課題があった。
【0005】この発明は、このような背景の下になされ
たもので、画像メモリと表示手段との間のデータ転送量
を小さくすることにより、該データ転送にかかる消費電
流を低く抑えることができる表示制御装置および表示装
置を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、複数の表示ド
ットから構成される表示手段の各表示ドットに対応し
て、該表示ドットの表示階調を示す階調情報を記憶する
階調情報記憶手段と、前記階調情報記憶手段の記憶領域
を複数の領域に分割した領域である第1の分割領域につ
いて、各第1の分割領域内に記憶された階調情報の少な
くとも1つ以上が中間階調である場合に第1の所定値を
示す第1の有無情報を、各第1の分割領域に対応して記
憶する第1の有無情報記憶手段と、前記第1の有無情報
記憶手段の記憶領域を複数の領域に分割した領域である
第2の分割領域について、各第2の分割領域内に記憶さ
れた第1の有無情報の少なくとも1つ以上が前記第1の
所定値である場合に第2の所定値を示す第2の有無情報
を、各第2の分割領域に対応して記憶する第2の有無情
報記憶手段と、前記階調情報記憶手段に記憶された階調
情報に基づいて、前記第1の有無情報記憶手段に、前記
第1の有無情報を書き込む第1の有無情報書込手段と、
前記第1の有無情報記憶手段に記憶された第1の有無情
報に基づいて、前記第2の有無情報記憶手段に、前記第
2の有無情報を書き込む第2の有無情報書込手段と、前
記第2の有無情報記憶手段に記憶された第2の有無情報
に基づいて、前記第1の有無情報記憶手段を構成する第
2の分割領域の中から、記憶された第1の有無情報の少
なくとも1つ以上が前記第1の所定値である第2の分割
領域のみを検出する第1の検出手段と、前記第1の検出
手段が検出した第2の分割領域に記憶された第1の有無
情報に基づいて、前記階調情報記憶手段を構成する第1
の分割領域の中から、記憶された階調情報の少なくとも
1つ以上が中間階調である第1の分割領域のみを検出す
る第2の検出手段と、前記第2の検出手段が検出した第
1の分割領域から、中間階調である階調情報のみを読み
込み、出力する階調情報読出手段と、前記階調情報読出
手段が出力した階調情報を記憶すると共に、該記憶した
階調情報に基づいて、該階調情報に対応する表示ドット
を、該階調情報が示す表示階調で駆動表示する駆動手段
とを具備することを特徴とする。これにより、本発明に
よると、第1の有無情報書込手段は、階調情報記憶手段
に記憶された階調情報に基づいて、第1の有無情報記憶
手段に、第1の有無情報を書き込み、第2の有無情報書
込手段は、第1の有無情報記憶手段に記憶された第1の
有無情報に基づいて、第2の有無情報記憶手段に、第2
の有無情報を書き込む。そして、第1の検出手段は、第
2の有無情報記憶手段に記憶された第2の有無情報に基
づいて、第1の有無情報記憶手段を構成する第2の分割
領域の中から、記憶された第1の有無情報の少なくとも
1つ以上が第1の所定値である第2の分割領域のみを検
出し、第2の検出手段は、第1の検出手段が検出した第
2の分割領域に記憶された第1の有無情報に基づいて、
階調情報記憶手段を構成する第1の分割領域の中から、
記憶された階調情報の少なくとも1つ以上が中間階調で
ある第1の分割領域のみを検出する。これにより、階調
情報読出手段は、第2の検出手段が検出した第1の分割
領域から、中間階調である階調情報のみを読み込み、該
階調情報を出力し、駆動手段は、階調情報読出手段が出
力した階調情報を記憶すると共に、該記憶した階調情報
に基づいて、該階調情報に対応する表示ドットを、該階
調情報が示す表示階調で駆動表示する。故に、階調情報
読出手段は、階調情報記憶手段の全領域を参照しなくと
も、該階調情報記憶手段から中間階調である階調情報の
みを読み込むことができるので、表示手段による表示時
において、階調情報記憶手段と表示手段との間のデータ
転送にかかる消費電流を低く抑えることができる。
【0007】
【発明の実施の形態】以下、図面を参照して、この発明
の実施形態について説明する。図1は、この発明の一実
施形態による表示装置の構成例を示すブロック図であ
る。この図において、LCDパネル1は、図4に示すも
のと同じものである。なお、以下、LCDパネル1の各
ピクセルを、「ピクセル(m,n)」というように座標
で指定する(但し、mは1≦m≦320の整数であり、
nは1≦n≦240の整数である)。
【0008】ドライバー2は、内蔵メモリ2aを有して
いる。この内蔵メモリ2aの記憶容量は、320×24
0×3=230,400ビット=28,800バイトで
あり、LCDパネル1の各表示ドット(320×240
×3ドット)に対応して、それぞれ1ビットが割り当て
られている。そして、ドライバー2は、内蔵メモリ2a
の記憶内容に基づいて、LCDパネル1の対応する各表
示ドットをON状態またはOFF状態に駆動する。すな
わち、内蔵メモリ2aにおいて、LCDパネル1のある
1ドットに対応するデータ(1ビット)が(1)2 であ
るならば、ドライバー2は該表示ドットをON状態に
し、(0)2 であるならば、OFF状態にする。
【0009】VRAM・3は、画像データ記憶部3aと
フレームバッファ3bとから構成される。画像データ記
憶部3aの記憶容量は、320×240×3×4=92
1,600ビット=115,200バイトである。本装
置では、LCDパネル1の各表示ドット(320×24
0×3ドット)に対して、それぞれ、画像データ記憶部
3aの4ビットを割り当てることにより、各表示ドット
において16階調、すなわち、(0000)2 〜(11
11)2 の階調表示を可能としている。
【0010】また、画像データ記憶部3aは、同じ構成
のものが2つ設けられており、その片方が表示用メモリ
(表画面)として、他方が画面書き替え用メモリ(裏画
面)として使用される。なお、本発明は、画像データ記
憶部3aが1画面分しか設けられていない場合や、3画
面分以上設けられている場合でも適用可能である。
【0011】一方、フレームバッファ3bの記憶容量
は、320×240=76,800ビット=9,600
バイトであり、LCDパネル1の各ピクセル(320×
240ピクセル)に対応して、それぞれ1ビットが割り
当てられている。以下、ここでは、フレームバッファ3
bにおいて、LCDパネル1のピクセル(m,n)に対
応するデータ(1ビット)を「ビット座標(m,n)の
データ」というように座標で指定する。
【0012】CPU・4は、プログラムや外部入力に対
応して、コントローラ5経由で、任意の画像データを画
像データ記憶部3aに書き込む。また、コントローラ5
は、1/150秒間隔で入力されるパルス信号(フレー
ム信号)に同期して、画像データ記憶部3aをリフレッ
シュすると共に、該画像データ記憶部3aに記憶された
画像データをドライバー2へ転送する。このコントロー
ラ5の動作の詳細は後述する。
【0013】また、コントローラ5は、内部にリフレッ
シュフラグ(1ビット:図示略)を有している。CPU
・4は、画像データ記憶部3aに対する画像データの書
き込みが終了すると、そのことをコントローラ5に知ら
せるために、該リフレッシュフラグを(1)2 にする。
さらに、コントローラ5は、内部にキャッシュメモリ5
aを有している。このキャッシュメモリ5aの記憶容量
は、240ビット=30バイトであり、LCDパネル1
の各行(240行)に対応してそれぞれ1ビットが割り
当てられている。以下、ここでは、キャッシュメモリ5
aにおいて、LCDパネル1の第n行目に対応するデー
タ(1ビット)を「ビット番号nのデータ」というよう
に番号で指定する。
【0014】次に、上記構成による表示装置の動作を説
明する。まず、始めに、本装置における階調の表示原理
について説明する。図2(a)は、LCDパネル1の階
調表示の一例を示す説明図であり、図2(b)は、図2
(a)に示す階調表示例を表示する際における本装置の
処理例を示す説明図である。ここで、図2(a)に示す
数字(001〜320、および、001〜240)は、
LCDパネル1上における各ピクセルの座標を示してい
る。また、図2(a)に示す”R”は、ピクセル(10
0,50)とピクセル(120,55)を対角点とする
四角形の表示領域が、100%の階調度で赤色表示され
ていることを示している。同様に、”8R/15”は、
この表示領域が8/15(≒53%)の階調度で赤色表
示されていることを、”R/15”は、この表示領域が
1/15(≒7%)の階調度で赤色表示されていること
を、それぞれ示している。また、図2(a)に示す”
G”(緑色表示)および”B”(青色表示)に関しても
同様である。
【0015】一方、図2(b)に示す各フレーム(第1
フレーム〜第15フレーム)は、ある所定の極短時間
(具体的には、1/150秒間)におけるLCDパネル
1の表示状態を示すものである。本装置では、15枚の
フレームを連続して、順次、繰り返し表示することによ
り、1枚の表示画面を構成している。このとき、15枚
のフレームが、1/150秒間隔で、順次表示されるの
で、本装置では、1秒間に10画面(1画面は15フレ
ームから構成される)が表示されることになる。また、
図2(b)の各フレームに示す9個の■または□は、図
2(a)において、それぞれ同じ位置に示す各表示領域
に対応している。但し、■は該表示領域内の全ての表示
ドットがON状態であることを、□は該表示領域内の全
ての表示ドットがOFF状態であることを示している。
【0016】この図に示すように、本装置では、15枚
のフレームで1画面を構成し、該15枚のフレーム中に
おけるON状態の表示ドット数とOFF状態の表示ドッ
ト数との割合によって、1画面中の該表示ドットの階調
が決定される。例えば、図2(a)における表示領域”
R”のように、15/15(=100%)の階調度で赤
色を表示する場合には、図2(b)に示すように、全て
のフレームにおいて、対応する表示ドットをON状態
(■)とする。また、図2(a)における表示領域”8
R/15”のように、8/15(≒53%)の階調度で
赤色を表示する場合には、図2(b)に示すように、第
1フレーム〜第8フレームにおいて、対応する表示ドッ
トをON状態(■)とし、第9フレーム〜第15フレー
ムにおいて、対応する表示ドットをOFF状態(□)と
する。また、図2(a)における表示領域”R/15”
のように、1/15(≒7%)の階調度で赤色を表示す
る場合には、図2(b)に示すように、第1フレームに
おいて、対応する表示ドットをON状態(■)とし、第
2フレーム〜第15フレームにおいて、対応する表示ド
ットをOFF状態(□)とする。
【0017】また、上述したように、本装置では、ドラ
イバー2の内蔵メモリ2aの各ビットがLCDパネル1
の各表示ドットと1対1に対応しており、該内蔵メモリ
2aの各ビットの記憶内容、すなわち、(1)2 または
(0)2 が、そのまま、LCDパネル1の対応する表示
ドットの表示状態(ON状態またはOFF状態)となる
ので、図2(b)に示す各フレームの表示タイミングに
合わせて、該内蔵メモリ2aの各ビットを(1)2 また
は(0)2 に書き替えることによって、16階調の階調
表示を行うことができる。
【0018】以上が、本装置における階調の表示原理の
説明である。本装置では、図2(b)に示すように、1
5枚のフレーム中におけるON状態とOFF状態との割
合によって階調度が決定され、ドライバー2は、各表示
ドット毎に、該表示ドットの状態を記憶する内蔵メモリ
2aを有するので、該表示ドットの階調度が100%
(15/15)または0%(0/15)である場合に
は、内蔵メモリ2a内の対応するビットに対して一度
(1)2 または(0)2 が書き込まれると、該値は保持
され、これ以降、コントローラ5からデータの供給を受
けなくとも、該階調度(100%または0%)の表示を
継続することができる。
【0019】また、表示ドットの階調が中間階調(0%
より大きく100%より小さい階調度)である場合で
も、ドライバー2の内蔵メモリ2aに書き込まれた値
(1)2または(0)2 は、次の値が書き込まれるまで
保持されるので、最初に第1フレームで(1)2 を書き
込んだ後、該中間階調に対応したタイミング(すなわ
ち、フレーム番号)で(0)2 を書き込むことによっ
て、15枚のフレーム中におけるON状態とOFF状態
との割合、すなわち、階調度を自由に決定することがで
きる。すなわち、本装置では、表示ドットの階調が中間
階調である場合でも、15枚のフレーム中において(す
なわち、1/10秒間において)、(1)2 と(0)2
を最大でも1回ずつ書き込むことによって、該中間階調
の表示を行うことができる。
【0020】このように、本装置において、階調を表現
するためには、各フレームの表示タイミングに合わせて
(即ち、フレーム信号に同期して)、ドライバー2の内
蔵メモリ2aの記憶内容を書き替えればよい。そこで、
次に、コントローラ5による内蔵メモリ2aの書き替え
動作について説明する。
【0021】まず、電源投入直後等において画面の初期
表示を行う場合、CPU・4は、コントローラ5を経由
して、表示したい画像データを、VRAM・3において
2枚設けられている画像データ記憶部3aの内の片方
(表示用メモリ側)に書き込む。そして、全ての画像デ
ータを書き終えると、CPU・4は、コントローラ5内
部のリフレッシュフラグを(1)2 にする。一方、現在
表示中の画面を変更する場合、CPU・4は、コントロ
ーラ5を経由して、表示したい画像データを、2枚設け
られている上記画像データ記憶部3aの内の他方(画面
書き替え用メモリ側)に書き込む。そして、CPU・4
は、全ての画像データを書き終えた後、実際の画面切替
タイミングで、コントローラ5内部のリフレッシュフラ
グを(1)2 にする。または、画像データ記憶部3aの
表示用メモリ側に直接書き込むことも可能である。
【0022】図3は、本装置におけるキャッシュメモリ
5a,フレームバッファ3b,画像データ記憶部3aの
記憶内容例を示す説明図である。具体的一例として図2
(a)に示す表示をLCDパネル1上に行う場合、これ
に対応して、図3に示す各データが書き込まれる。ここ
で、図3に示す数字(001〜320、および、001
〜240)は、LCDパネル1上における各ピクセルの
座標を示している。上述したように、キャッシュメモリ
5aの記憶容量は、240ビットであり、LCDパネル
1の各行(240行)に対応してそれぞれ1ビットが割
り当てられている。また、フレームバッファ3bの記憶
容量は、320×240ビットであり、LCDパネル1
の各ピクセル(320×240ピクセル)に対応して、
それぞれ1ビットが割り当てられている。また、画像デ
ータ記憶部3aの記憶容量は、320×240×3×4
ビットであり、LCDパネル1の各表示ドット(320
×240×3ドット)に対応して、それぞれ、4ビット
が割り当てられている。
【0023】そして、CPU・4による画像データの書
き込みが終了し、リフレッシュフラグが(1)2 になる
と、コントローラ5は、フレーム信号の入力に同期し
て、以下に示す階調データ転送処理,フレームバッファ
3bおよびキャッシュメモリ5aの書き込み処理を行
う。
【0024】まず、コントローラ5は、2枚設けられて
いる画像データ記憶部3aの内、CPU・4によって画
像データが更新された側の画像データ記憶部(以下、単
に「画像データ記憶部」と称する)3aから、ピクセル
(1,1)の赤色ドットに対応する階調データ(4ビッ
トデータ)を読み込む。図3に示す例では、画像データ
記憶部3aの座標(001,001)に記憶されている
データ(000)16において、3つ並んでいる”0”の
内の左端の”0”が、ピクセル(1,1)の赤色ドット
の階調データに相当する。そして、コントローラ5は、
該階調データ(およびそのアドレス)に基づいて、ドラ
イバー2の内蔵メモリ2aに対して、後述する転送処理
を行う。
【0025】次に、コントローラ5は、同様の手順で、
ピクセル(1,1)の緑色ドットに対応する階調データ
の読み込み処理、および、転送処理を行う。さらに、コ
ントローラ5は、同様の手順で、ピクセル(1,1)の
青色ドットに対応する階調データの読み込み処理、およ
び、転送処理を行う。ここで、ピクセル(1,1)を構
成する3ドットの内、少なくとも1ドットに対応する階
調データが(0)16または(F)16以外である場合、コ
ントローラ5は、フレームバッファ3bにおいて、ビッ
ト座標(1,1)のビットに(1)2を書き込む。図3
に示す例では、画像データ記憶部3aのピクセル(1,
1)を構成する3ドットは全て、その階調データが
(0)16であるので、コントローラ5は、フレームバッ
ファ3bにおいて、ビット座標(1,1)のビットを
(0)2 としている。
【0026】以下、コントローラ5は、同様の手順で、
ピクセル(2,1)〜(320,1)の各ピクセルに対
しても、該ピクセルを構成する各表示ドット(R,G,
B)に対応する階調データの読み込み処理,転送処理、
および、フレームバッファ3bへの書き込み処理を行
う。このとき、フレームバッファ3bにおいて、第1行
目のピクセル群に対応するビット、すなわち、ビット座
標(1,1)〜(320,1)のビットの内、(1)2
であるビットが1つ以上ある場合、コントローラ5は、
キャッシュメモリ5aにおける第1行目に対応するビッ
ト、すなわち、ビット番号1のビットに(1)2 を書き
込む。
【0027】第1行目のピクセル群、すなわち、ピクセ
ル(1,1)〜(320,1)の各ピクセルに対する処
理が終了すると、次に、コントローラ5は、同様の手順
で、第2行目のピクセル群、すなわち、ピクセル(1,
2)〜(320,2)の各ピクセルに対しても、該ピク
セルを構成する各表示ドット(R,G,B)に対応する
階調データの読み込み処理,転送処理、および、フレー
ムバッファ3bへの書き込み処理を行う。そして、コン
トローラ5は、第1行目のピクセル群と同様に、フレー
ムバッファ3bにおいて、第2行目のピクセル群に対応
するビット、すなわち、ビット座標(1,2)〜(32
0,2)のビットの内、(1)2 であるビットが1つ以
上ある場合、キャッシュメモリ5aにおいて、ビット番
号2のビットに(1)2 を書き込む。
【0028】以下、コントローラ5は、同様の処理を、
第3行目〜第240行目のピクセル群に対して順次行
う。ここで、例えば、図3に示す例において、画像デー
タ記憶部3aのピクセル(200,50)を構成する3
ドットの内、赤色に対応する表示ドットは、その階調デ
ータが(8)16=(1000)2 であるので、コントロ
ーラ5は、フレームバッファ3bにおいて、ビット座標
(200,50)のビットを(1)2 としている。これ
に対応して、コントローラ5は、キャッシュメモリ5a
において、第50行目に対応するビット、すなわち、ビ
ット番号50のビットを(1)2 としている。
【0029】以上の手順で、ドライバー2への階調デー
タの転送処理,フレームバッファ3bおよびキャッシュ
メモリ5aの書き込み処理が終了すると、CPU・4に
よる次の画像データの書き込み(更新)があるまで、コ
ントローラ5は、フレーム信号に同期して、以下に示す
内蔵メモリ2aの記憶内容書替処理を繰り返す。なお、
上述したように、本装置では、15枚のフレームを連続
して、順次、繰り返し表示することにより、1枚の表示
画面を構成している。また、上述したように、フレーム
信号は、1/150秒間隔で入力されるパルス信号であ
る。すなわち、コントローラ5は、フレーム信号が入力
されると、次のフレーム信号が入力されるまでの間(1
/150秒間)に、1枚のフレーム(仮に、第tフレー
ムとする)について画像データの転送処理を行う。そし
て、次のフレーム信号が入力されると、コントローラ5
は、第(t+1)フレームについて画像データの転送処
理を行う。以下、フレーム信号が入力される度に、順
次、各フレームに対する処理が行われる。むろん、第1
5フレームに対する処理の次には、第1フレームに対す
る処理に戻る。
【0030】そこで、最初にフレーム信号が入力される
と、コントローラ5は、まず、第1フレームに対する処
理を開始する。ここで、コントローラ5は、まず、キャ
ッシュメモリ5aから、ビット番号1のデータ(1ビッ
ト)を読み込む。そして、該データが(0)2 である場
合には、コントローラ5は、キャッシュメモリ5aか
ら、ビット番号2のデータ(1ビット)を読み込む。以
下、コントローラ5は、(1)2 が読み込まれるまで、
キャッシュメモリ5aから、データ(1ビット)を順次
読み込み続ける。
【0031】そして、キャッシュメモリ5aのビット番
号nのデータが(1)2 である場合、コントローラ5
は、フレームバッファ3bから、ビット座標(1,n)
のデータ(1ビット)を読み込む。そして、該データが
(0)2 である場合には、コントローラ5は、フレーム
バッファ3bから、ビット座標(2,n)のデータ(1
ビット)を読み込む。以下、コントローラ5は、(1)
2 が読み込まれるまで、フレームバッファ3bから、第
n行目のピクセルに対応するデータ(1ビット)を順次
読み込み続ける。
【0032】そして、フレームバッファ3bのビット座
標(m,n)のデータが(1)2 である場合には、コン
トローラ5は、画像データ記憶部3aから、ピクセル
(m,n)の赤色ドットに対応する階調データ(4ビッ
ト)を読み込む。そして、該階調データが(0)16 ま
たは(F)16である場合、コントローラ5は、転送処理
を行なわない。一方、該階調データが(0)16または
(F)16のいずれでもない場合には、コントローラ5
は、該階調データ(およびそのアドレス)に基づいて、
ドライバー2の内蔵メモリ2aに対して、後述する転送
処理を行う。
【0033】次に、コントローラ5は、画像データ記憶
部3aから、ピクセル(m,n)の緑色ドットに対応す
る階調データ(4ビット)を読み込む。そして、該階調
データが(0)16または(F)16である場合、コントロ
ーラ5は、転送処理を行なわない。一方、該階調データ
が(0)16または(F)16のいずれでもない場合には、
コントローラ5は、該階調データ(およびそのアドレ
ス)に基づいて、ドライバー2の内蔵メモリ2aに対し
て、後述する転送処理を行う。
【0034】最後に、コントローラ5は、画像データ記
憶部3aから、ピクセル(m,n)の青色ドットに対応
する階調データ(4ビット)を読み込む。そして、該階
調データが(0)16または(F)16である場合、コント
ローラ5は、転送処理を行なわない。一方、該階調デー
タが(0)16または(F)16のいずれでもない場合に
は、コントローラ5は、該階調データ(およびそのアド
レス)に基づいて、ドライバー2の内蔵メモリ2aに対
して、後述する転送処理を行う。
【0035】以下、コントローラ5は、フレームバッフ
ァ3bから、第n行目のピクセルに対応するデータ(1
ビット)を、ビット座標(320,n)のデータまで、
順次読み込み続け、該データが(1)2 である場合に
は、該ピクセルの各ドット(R,G,B)に対して、上
述した階調データの読み込み処理と、必要に応じて、該
階調データの転送処理を行う。そして、フレームバッフ
ァ3bにおいて、第n行目の最後のピクセルに対応する
ビット、すなわち、ビット座標(320,n)のビット
に対する処理が終了すると、コントローラ5は、キャッ
シュメモリ5aからの読み込み処理に戻る。そして、キ
ャッシュメモリ5aにおいて、最後のビット番号240
のデータに対する処理が終了すると、第1フレームに対
する処理を終了する。
【0036】そして、次のフレーム信号が入力される
と、コントローラ5は、第1フレームと同様の手順で、
第2フレームに対する処理を行う。以下、コントローラ
5は、フレーム信号が入力される度に、処理対象のフレ
ーム番号をインクリメントしながら、順次、各フレーム
に対して同様の処理を繰り返す。以上が、コントローラ
5による内蔵メモリ2aの書き替え動作の説明である。
【0037】次に、コントローラ5による階調データの
転送処理について説明する。本実施形態では、現在処理
中のフレームのフレーム番号(第1フレーム〜第15フ
レーム)と、画像データ記憶部3aから読み込まれた階
調データとに基づいて、内蔵メモリ2aへの転送を行う
か否かが決定される。すなわち、上記階調データ(画像
データ記憶部3aから読み込まれた階調データ)が
(0)16である場合、コントローラ5は、現在処理中の
フレームが第1フレームならば(0)2 を転送し、第2
フレーム〜第15フレームならばデータを転送しない。
また、上記階調データが(1)16である場合、コントロ
ーラ5は、現在処理中のフレームが第1フレームならば
(1)2 を転送し、第2フレームならば(0)2 を転送
し、第3フレーム〜第15フレームならばデータを転送
しない。また、上記階調データが(2)16〜(D)16で
ある場合、該階調データを(p)16とすると、コントロ
ーラ5は、現在処理中のフレームが第1フレームならば
(1)2 を転送し、第2フレーム〜第pフレームならば
データを転送せず、第(p+1)フレームならば(0)
2 を転送し、第(p+2)フレーム〜第15フレームな
らばデータを転送しない。また、上記階調データが
(E)16である場合、コントローラ5は、現在処理中の
フレームが第1フレームならば(1)2 を転送し、第2
フレーム〜第14フレームならばデータを転送せず、第
15フレームならば(0)2 を転送する。また、上記階
調データが(F)16である場合、コントローラ5は、現
在処理中のフレームが第1フレームならば(1)2 を転
送し、第2フレーム〜第15フレームならばデータを転
送しない。
【0038】なお、上記データ(1)2 または(0)2
を転送する際には、該データに対応する階調データのア
ドレス(LCDパネル1上の座標データ)も一緒に転送
される。ドライバー2は、このアドレスに基づいて、内
蔵メモリ2aにおいて、対応するビットのデータを、該
転送データ(1)2 または(0)2 に書き替える。
【0039】以上で、上記構成による表示装置の動作説
明を終了する。先に述べたように、本装置では、階調度
が中間階調(1/15〜14/15)である表示ドット
に関してのみ、ドライバー2に対して、データ転送を行
えばよい。そして、このとき、本装置によれば、フレー
ムバッファ3bにおいて、中間階調の(表示ドットを有
する)ピクセルに対応するビット座標(m,n)のビッ
トには、(1)2 が記憶されており、また、キャッシュ
メモリ5aにおいて、中間階調の(表示ドットを有す
る)ピクセルを有する行に対応するビット番号nのビッ
トには、(1)2 が記憶されているので、コントローラ
5は、画像データ記憶部3aの全ての階調データを参照
しなくとも、キャッシュメモリ5aおよびフレームバッ
ファ3bの記憶内容を参照することによって、画像デー
タ記憶部3aから、中間階調の表示ドットに対応する階
調データのみを探し出すことができる。以上の理由か
ら、本装置によれば、画像データ記憶部3aから読み出
す階調データ量、および、ドライバー2に転送するデー
タ量を、従来装置よりもかなり少なく抑えることができ
る。
【0040】以上、この発明の実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計の変更等があってもこの発明に含まれる。例えば、
本実施形態において、各メモリ(内蔵メモリ2a、VR
AM・3、キャッシュメモリ5a)とコントローラ5と
の間のデータの読み込み/書き込みはバイト単位でもビ
ット単位でも構わない。
【0041】また、本実施形態では、フレームバッファ
3bの記憶容量を、320×240=76,800ビッ
トとし、LCDパネル1の各ピクセル(320×240
ピクセル)に対応して、それぞれ1ビットを割り当てて
いるが、LCDパネル1の表示画面の分割形態、およ
び、これに対応するフレームバッファ3bの記憶容量
は、上記一例には限定されず、例えば、フレームバッフ
ァ3bの記憶容量を、2×240=480ビットとする
と共に、LCDパネル1の各行(320ピクセル)を、
160ピクセルずつ左右に2分割し、これによって生じ
た480(=2×240)個の分割領域のそれぞれに対
して、フレームバッファ3bの各ビット(480ビッ
ト)を割り当てる等、様々な組み合わせが考えられる。
同様に、キャッシュメモリ5aとLCDパネル1との対
応関係も、本実施形態に示した一例には限定されない。
【0042】また、上記各実施形態では、15枚のフレ
ームで1画面を構成し、該15枚のフレーム中における
ON状態/OFF状態の割合によって、1画面中の該表
示ドットの階調が決定されるとしたが、1画面を構成す
るフレームの数は、15枚には限定されず、それより少
なくても多くても構わない。
【0043】次に、請求項記載の各手段と本実施形態と
の対応関係を説明する。 階調情報記憶手段……画像データ記憶部3a 第1の有無情報記憶手段……フレームバッファ3b 第2の有無情報記憶手段……キャッシュメモリ5a 第1の有無情報書込手段……コントローラ5 第2の有無情報書込手段……コントローラ5 第1の検出手段……コントローラ5 第2の検出手段……コントローラ5 階調情報読出手段……コントローラ5 駆動手段……ドライバー2 表示手段……LCDパネル1 階調情報書込手段……CPU・4
【0044】
【実施例】以下に、従来装置(図4参照)と上記実施形
態(図1参照)とのデータ転送量の比較に関する実施例
を示す。なお、本実施例の条件は以下の通りである。 LCDパネル1のサイズは、横320×縦240ピク
セルとする。 LCDパネル1の各ピクセルは、赤(R),G
(緑),B(青)の3ドットから構成されるとする。 LCDパネル1において、各表示ドットは、16階調
(0/15〜15/15)で表示可能とする。 LCDパネル1の表示画面の1/4を階調度8/15
(≒53)の中間階調とし、残りを階調度0%または1
00%とする。 従来装置と上記実施形態において、フレーム信号の周
波数は同一(150Hz)とする。
【0045】以上の条件における実施例の結果は以下の
通りである。 (1)従来装置 a.コントローラ105からドライバー102への転送
量 従来装置では、全表示ドットのON/OFF状態を示す
データ(1ビット)を、全てのフレームにおいて、ドラ
イバー102へ転送しなくてはならないので、1画面
(フレーム15枚)あたりの転送量は、 320×240×3×15 =3,456,000ビット =432,000バイト となる。
【0046】b.画像データ記憶部3aからコントロー
ラ105への転送量 従来装置では、全表示ドットの階調データ(4ビット)
を、全てのフレームにおいて、画像データ記憶部3aか
ら読み出さなくてはならないので、1画面(フレーム1
5枚)あたりの転送量は、 320×240×3×4×15 =13,824,000ビット =1,728,000バイト となる。但し、この場合、読み出すべき階調データを指
定するためのアドレスを転送する必要があるので、実際
の転送量は、この2倍、すなわち、 1,728,000×2 =3,456,000バイト となる。
【0047】c.合計 上記a.とb.を加算すると、1画面(フレーム15
枚)あたりの従来装置による転送量は、 432,000+3,456,000 =3,888,000バイト となる。
【0048】(2)上記実施形態 a.コントローラ5からドライバー2への転送量 上記実施形態では、中間階調を表示する表示ドット(全
ドットの1/4)についてのみ、該表示ドットのON/
OFF状態を示すデータ(1ビット)を、2フレーム分
だけ転送すればよいので、1画面(フレーム15枚)あ
たりの転送量は、 320×240×3×(1/4)×2 =115,200ビット =14,400バイト となる。但し、上記実施形態では、上記データと共に、
該表示ドットを指定するための座標データ(アドレス)
を転送する必要があるので、実際の転送量は、この2
倍、すなわち、 14,400×2 =28,800バイト となる。
【0049】b.VRAM・3からコントローラ5への
転送量 上記実施形態では、キャッシュメモリ5aの記憶内容に
基づいて、フレームバッファ3bをアクセスし、該フレ
ームバッファ3bの記憶内容に基づいて、画像データ記
憶部3aをアクセスする。ここで、キャッシュメモリ5
aはコントローラ5に内蔵されているので、転送時にお
ける消費電流という観点からみると、フレームバッファ
3bおよび画像データ記憶部3aからの転送量のみが問
題となる。ここで、フレームバッファ3bからの転送量
は、 320×(240/2) =38,400ビット =4,800バイト となる。一方、画像データ記憶部3aからの転送量は、 (320/2)×(240/2)×3×4×2 =460,800ビット =57,600バイト となる。但し、この場合、読み出すべき階調データを指
定するためのアドレスを転送する必要があるので、実際
の転送量は、この2倍、すなわち、 57,600×2 =115,200バイト となる。故に、VRAM・3アクセス時の合計の転送量
は、 4,800+115,200 =120,000バイト となる。
【0050】c.合計 上記a.とb.を加算すると、1画面(フレーム15
枚)あたりの上記実施形態によるデータ転送量は、 28,800+120,000 =148,800バイト となる。
【0051】(3)比較結果 このように、上記実施形態では、従来装置と比較して、
1画面(フレーム15枚)あたりの合計のデータ転送量
が約1/26(≒3,888,000÷148,80
0)に減少し、これに伴って、消費電流も減少する。ま
た、本実施例では、上記条件として、中間階調の面積
をLCDパネル1の表示画面の1/4としたが、中間階
調の面積が少なければ少ないほど、従来装置と本実施形
態との消費電流差はさらに大きくなる。
【0052】
【発明の効果】以上説明したように、この発明によれ
ば、階調情報記憶手段と表示手段との間のデータ転送量
が少なくなるので、該データ転送にかかる消費電流を低
く抑えることができる、という効果がある。
【図面の簡単な説明】
【図1】 この発明の一実施形態による表示装置の構成
例を示すブロック図である。
【図2】 (a)はLCDパネルの階調表示の一例を示
す説明図であり、(b)は(a)に示す階調表示例を表
示する際における処理例を示す説明図である。
【図3】 本装置におけるキャッシュメモリ,フレーム
バッファ,画像データ記憶部の記憶内容例を示す説明図
である。
【図4】 従来の表示装置の構成例を示すブロック図で
ある。
【符号の説明】
1……LCDパネル、 2……ドライバー、 2a……
内蔵メモリ、3……VRAM、 3a……画像データ記
憶部、3b……フレームバッファ、 4……CPU、
5……コントローラ、5a……キャッシュメモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI G09G 3/20 641 G09G 3/20 641E 5/00 5/00 550R 550 550X 520A

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の表示ドットから構成される表示手
    段の各表示ドットに対応して、該表示ドットの表示階調
    を示す階調情報を記憶する階調情報記憶手段と、 前記階調情報記憶手段の記憶領域を複数の領域に分割し
    た領域である第1の分割領域について、各第1の分割領
    域内に記憶された階調情報の少なくとも1つ以上が中間
    階調である場合に第1の所定値を示す第1の有無情報
    を、各第1の分割領域に対応して記憶する第1の有無情
    報記憶手段と、 前記第1の有無情報記憶手段の記憶領域を複数の領域に
    分割した領域である第2の分割領域について、各第2の
    分割領域内に記憶された第1の有無情報の少なくとも1
    つ以上が前記第1の所定値である場合に第2の所定値を
    示す第2の有無情報を、各第2の分割領域に対応して記
    憶する第2の有無情報記憶手段と、 前記階調情報記憶手段に記憶された階調情報に基づい
    て、前記第1の有無情報記憶手段に、前記第1の有無情
    報を書き込む第1の有無情報書込手段と、 前記第1の有無情報記憶手段に記憶された第1の有無情
    報に基づいて、前記第2の有無情報記憶手段に、前記第
    2の有無情報を書き込む第2の有無情報書込手段と、 前記第2の有無情報記憶手段に記憶された第2の有無情
    報に基づいて、前記第1の有無情報記憶手段を構成する
    第2の分割領域の中から、記憶された第1の有無情報の
    少なくとも1つ以上が前記第1の所定値である第2の分
    割領域のみを検出する第1の検出手段と、 前記第1の検出手段が検出した第2の分割領域に記憶さ
    れた第1の有無情報に基づいて、前記階調情報記憶手段
    を構成する第1の分割領域の中から、記憶された階調情
    報の少なくとも1つ以上が中間階調である第1の分割領
    域のみを検出する第2の検出手段と、 前記第2の検出手段が検出した第1の分割領域から、中
    間階調である階調情報のみを読み込み、出力する階調情
    報読出手段と、 前記階調情報読出手段が出力した階調情報を記憶すると
    共に、該記憶した階調情報に基づいて、該階調情報に対
    応する表示ドットを、該階調情報が示す表示階調で駆動
    表示する駆動手段とを具備することを特徴とする表示制
    御装置。
  2. 【請求項2】 前記階調情報記憶手段と前記第1の有無
    情報記憶手段は、同じ集積回路内に設けられていること
    を特徴とする請求項1記載の表示制御装置。
  3. 【請求項3】 前記第1の有無情報書込手段と前記第2
    の有無情報書込手段と前記第1の検出手段と前記第2の
    検出手段と前記階調情報読出手段のうちの少なくとも1
    つ以上と、前記第2の有無情報記憶手段は、同じ集積回
    路内に設けられていることを特徴とする請求項1記載の
    表示制御装置。
  4. 【請求項4】 前記表示手段は、所定数の表示ドットか
    ら構成されるピクセルを単位として、該ピクセルの行列
    で構成され、 前記第1の分割領域は、前記階調情報記憶手段の記憶領
    域を、前記行列の各ピクセルに対応する領域に分割した
    領域であり、 前記第2の分割領域は、前記第1の有無情報記憶手段の
    記憶領域を、前記行列の各行に対応する領域に分割した
    領域であることを特徴とする請求項1記載の表示制御装
    置。
  5. 【請求項5】 第1の所定番号から第2の所定番号まで
    を繰り返し計数する計数手段を具備し、 前記駆動手段は、 前記表示手段の各表示ドットに対応して、該表示ドット
    をON状態とOFF状態のいずれにするかを示す指示情
    報を記憶する指示情報記憶手段と、 前記指示情報記憶手段に記憶された指示情報に基づい
    て、対応する各表示ドットをON状態またはOFF状態
    にする点滅手段とを具備し、 前記階調情報読出手段は、 前記第2の検出手段が検出した第1の分割領域から、中
    間階調である階調情報のみを読み込む階調情報読込手段
    と、 前記階調情報読込手段が読み込んだ階調情報についての
    み、該階調情報と前記計数手段が示す現在の番号とに基
    づいて、前記指示情報記憶手段に指示情報を書き込む指
    示情報書込手段とを具備することを特徴とする請求項1
    記載の表示制御装置。
  6. 【請求項6】 前記指示情報記憶手段と前記点滅手段
    は、同じ集積回路内に設けられていることを特徴とする
    請求項5記載の表示制御装置。
  7. 【請求項7】 請求項1記載の表示制御装置と、 複数の表示ドットから構成される表示手段と、 前記階調情報記憶手段に任意の階調情報を書き込む階調
    情報書込手段とを具備することを特徴とする表示装置。
  8. 【請求項8】 前記表示手段は、液晶表示パネルである
    ことを特徴とする請求項7記載の表示装置。
JP00587397A 1997-01-16 1997-01-16 表示制御装置および表示装置 Expired - Fee Related JP3468652B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP00587397A JP3468652B2 (ja) 1997-01-16 1997-01-16 表示制御装置および表示装置
TW086118514A TW373103B (en) 1997-01-16 1997-12-09 Exposure control device and exposure apparatus
KR1019970078926A KR100273747B1 (ko) 1997-01-16 1997-12-30 표시제어장치및표시장치
US09/007,472 US6028587A (en) 1997-01-16 1998-01-15 Display device for controlling display gradation in display dots by writing image data in image memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00587397A JP3468652B2 (ja) 1997-01-16 1997-01-16 表示制御装置および表示装置

Publications (2)

Publication Number Publication Date
JPH10207428A JPH10207428A (ja) 1998-08-07
JP3468652B2 true JP3468652B2 (ja) 2003-11-17

Family

ID=11623052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00587397A Expired - Fee Related JP3468652B2 (ja) 1997-01-16 1997-01-16 表示制御装置および表示装置

Country Status (1)

Country Link
JP (1) JP3468652B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595632B1 (ko) * 2003-12-17 2006-06-30 엘지전자 주식회사 휴대용 단말기의 디스플레이 제어 방법

Also Published As

Publication number Publication date
JPH10207428A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
KR0130731B1 (ko) 액정 디스플레이와 액정 드라이버
US7724269B2 (en) Device for driving a display apparatus
JPS60188992A (ja) スクリーンのウインドウを操作するためのハードワイヤード回路
US7180521B2 (en) Method and device for accessing frame memory within display panel driver
KR100273747B1 (ko) 표시제어장치및표시장치
JP4599049B2 (ja) 表示装置及びこれを用いた携帯機器
JP2005140959A (ja) 表示装置及びこれを用いた携帯機器
JPH07175445A (ja) メモリ内蔵液晶ドライバと液晶ディスプレイ
JPH07210121A (ja) 表示制御システム
JPH06186942A (ja) 表示装置
WO1996041328A1 (en) Computer system with dual-panel lcd display
JP3468652B2 (ja) 表示制御装置および表示装置
JPH1185106A (ja) 表示制御装置および表示装置
JPH0683288A (ja) 表示制御装置
JP3468667B2 (ja) 表示制御装置および表示装置
JPH08202310A (ja) 画面駆動回路
JP3227200B2 (ja) 表示制御装置及び方法
JPS62127790A (ja) マルチウインドウ表示制御方式
JP3707806B2 (ja) ドライバ回路
JP2599359B2 (ja) 表示制御装置
JPS6250818A (ja) Lcd表示装置
JP2943067B1 (ja) 表示制御方法及び装置
JPH08314417A (ja) 液晶駆動方法
JPH03188492A (ja) 画像表示装置におけるデータの制御方式
JP2002236475A (ja) メモリ内蔵液晶ドライバと液晶ディスプレイ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030819

LAPS Cancellation because of no payment of annual fees