CN115567786A - 一种同步时序信号产生装置及产生方法 - Google Patents

Abstract

本发明提供一种同步时序信号产生装置及产生方法，所述同步时序信号产生装置包括：脉冲周期时长寄存器，存储有每个所述同步时序信号的每个脉冲周期中，高电平以及低电平与参考信号的周期关系；电平翻转阈值提供单元，依据同步时序信号中每个脉冲周期中，高电平以及低电平与参考信号的周期关系，获取所述同步时序信号高低电平的翻转时间；参考信号周期计数单元，在接收到触发信号后，记录所述参考信号的周期数量；触发单元；以及触发输出时序控制器，当所述参考信号的周期数量达到所述高低电平的翻转时间时，所述输出时序控制器输出的所述同步时序信号电平翻转。通过本发明提供的一种同步时序信号产生装置，可输出同步时序信号。

Description

一种同步时序信号产生装置及产生方法

技术领域

本发明属于时序电路结构的技术领域，特别涉及一种同步时序信号产生装置及产生方法。

背景技术

互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)图像传感器具有集成度高、体积小、功耗低等优点。目前，CMOS图像传感器有两种曝光模式，一种是卷帘曝光模式，输出信噪比高，但是帧频较小，用于对静态物或缓慢运动物体的高清拍摄。另外一种是全局曝光模式，输出信噪比相对较低，但是帧频高，可用于对动态物的拍照或者摄像。针对这两种曝光模式，图像传感器读出电路通常需要产生帧同步或行同步的时序信号来同步芯片工作时序。

但由于曝光模式不同，需要配置不同类型的帧同步或行同步的时序信号，所需的寄存资源和电子单元个数会非常多且配置起来也会非常困难，因此现有技术无法满足不同时序信号产生的要求。

发明内容

本发明的目的在于提供一种同步时序信号产生装置及产生方法，可兼容全局曝光和卷帘曝光两种曝光模式，且支持曝光时间跨越帧周期或行周期设置，提高了同步时序信号产生装置的兼容性及实用性。

为实现上述目的，本发明提供了一种同步时序信号产生装置，至少包括：

脉冲周期时长寄存器，存储有每个所述同步时序信号的每个脉冲周期中，高电平以及低电平与参考信号的周期关系；

电平翻转阈值提供单元，电性连接于所述脉冲周期时长寄存器，所述电平翻转阈值提供单元依据所述同步时序信号的每个脉冲周期中，高电平以及低电平与参考信号的周期关系，获取所述同步时序信号高低电平的翻转时间；

参考信号周期计数单元，在接收到触发信号后，记录所述参考信号的周期数量；

触发单元，电性连接于所述电平翻转阈值提供单元和所述参考信号周期计数单元；以及

输出时序控制器，电性连接于所述触发单元，当所述参考信号的周期数量达到所述高低电平的翻转时间时，所述输出时序控制器输出的所述同步时序信号电平翻转。

在本发明一实施例中，所述脉冲周期时长寄存器包括第一系数寄存器，所述第一系数寄存器中存储有所述同步时序信号每个脉冲周期中，高电平以及低电平的时长与参考信号的周期关系系数。

在本发明一实施例中，当所述同步时序信号为帧同步时序信号时，在一个帧周期内，脉冲的沿位置为：R0＝P0*行周期+P1*时钟周期；

其中，P0为行周期系数，P1为时钟周期系数；

电平维持长度为：

R1＝P2*行周期；

其中，P2为参考信号周期系数。

在本发明一实施例中，当所述同步时序信号为行同步时序信号时，在一个帧周期内，脉冲的沿位置为：R0＝P1*时钟周期；

其中，P1为时钟周期系数；

电平维持长度为：

R1＝P2*时钟周期；

其中，P2为参考信号周期系数。

在本发明一实施例中，所述脉冲周期时长寄存器包括第二系数寄存器，所述第二系数寄存器中存储有一个帧周期内的行周期数以及一个行周期内的时钟周期数。

在本发明一实施例中，所述同步时序信号产生装置还设置有电平持续长度单位选择寄存器。

在本发明一实施例中，所述电平翻转阈值提供单元包括参考信号选择器，所述参考信号选择器的输入端电性连接于所述脉冲周期时长寄存器和所述电平持续长度单位选择寄存器，所述参考信号选择器依据电平持续长度单位选择寄存器中存储的长度单位，选择输出行周期系数或时钟周期系数。

在本发明一实施例中，所述电平翻转阈值提供单元还包括：

加法器；输入端电性连接于所述参考信号选择器和脉冲周期时长寄存器；以及

减法器，输入端电性连接于所述加法器的输出端和所述脉冲周期时长寄存器。

在本发明一实施例中，所述参考信号周期计数单元还包括时钟计数器，所述时钟计数器的输入端电性连接于输入时钟信号，在接收到触发信号后，所述时钟计数器记录输入时钟信号的周期数量。

在本发明一实施例中，所述电平翻转阈值提供单元还包括第一选择器，所述第一选择器依据输出时序信号的电平，电平持续长度单位选择寄存器以及跨周期指示信号三个信号，选择输出时钟周期系数，加法器的输出值或者减法器的输出值。

在本发明一实施例中，所述参考信号周期计数单元还包括行同步信号计数器，所述行同步信号计数器输入端电性连接于行同步信号，在接收到触发信号后，所述行同步信号计数器记录行同步信号的周期数量。

在本发明一实施例中，所述电平翻转阈值提供单元还包括第二选择器，所述第二选择器依据输出时序信号的电平，电平持续长度单位选择寄存器以及跨周期指示信号三个信号，选择输出行周期系数，加法器的输出值或者减法器的输出值。

在本发明一实施例中，所述触发单元包括第一比较器，所述第一比较器的输入端电性连接于所述时钟计数器的输出端和所述第一选择器的输出端。

在本发明一实施例中，所述触发单元还包括：

第二比较器，输入端电性连接于所述行同步信号计数器的输出端和所述第二选择器的输出端；

控制器，输入端电性连接于所述第二比较器的输出端和帧同步或行同步控制寄存器；以及

逻辑门，输入端电连接于所述第一比较器的输出端和所述控制器的输出端。

在本发明一实施例中，所述同步时序信号产生装置还包括跨越周期判断单元，所述跨越周期判断单元依据设定的所述同步时序信号一个周期内高电平和低电平的时长，以及触发信号一个周期的时长，判断是否需要跨周期。

本发明提供了一种同步时序信号产生方法，至少包括以下步骤：

设置每个所述同步时序信号的每个脉冲周期中，高电平以及低电平与参考信号的周期关系；

依据所述同步时序信号的每个脉冲周期中，高电平以及低电平与参考信号的周期关系，获取所述同步时序信号高低电平的翻转时间；

在接收到触发信号后，记录所述参考信号的周期数量；以及

当所述参考信号的周期数量达到所述高低电平的翻转时间时，将输出的所述同步时序信号电平翻转。

综上所述，本发明提供的一种同步时序信号产生装置及产生方法，对于独立的帧同步或行同步的时序信号，同时可以满足该时序信号灵活的任意的更改时序，且可通过寄存器实现帧同步或行同步以及是否跨越周期等设置，且充分利用了已有的时钟计数器和行同步信号计数器，只需配置同步时序信号变化的位置寄存器以及高(低)电平持续宽度寄存器即可确定完整的时序信号，因此，更加节省电路及寄存器资源，且比较器个数仅与同步时序信号个数有关，完全兼容了全局曝光和卷帘曝光两种曝光模式。故本发明提供的一种同步时序信号产生装置及产生方法，不限制具体应用场景，且在应用于图像传感器芯片时，完全兼容了全局曝光和卷帘曝光两种曝光模式，且支持曝光时间跨越帧周期或行周期设置，极大地提高了该方法及装置的兼容性及实用性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明中一种图像传感器系统的结构框图。

图2是本发明中多种同步时序信号示意图。

图3是本发明中一种同步时序信号的周期分解图。

图4是本发明中一种同步时序信号产生装置结构示意图。

图5是本发明中一种具体的同步时序信号产生装置结构示意图。

图6是本发明中一种同步时序信号的产生方法流程图。

图7是本发明中一种同步时序信号的产生方法流程图。

图8是本发明中跨越周期的同步时序信号分解图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

在本发明的描述中，需要理解的是，术语中“中心”、“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

请参阅图1所示，图像传感器200包括连接到像素阵列201的读出电路202和控制电路204，数据处理/存储模块203连接到读出电路202，对像素电路的输出进行数据处理及存储等操作处理，状态/时序控制模块205连接到读出电路202和控制电路204，实现对像素阵列201的读取控制。像素阵列201包括按行(R1，R2，R3…Ry)和列(C1，C2，C3…Cx)多个像素单元，像素阵列201输出的像素信号经列线输出至读出电路202。在一个实施例中，每一像素单元获取图像数据后，图像数据采用状态/时序控制模块205指定读出模式的读出电路202读出，然后传输到数据处理/存储模块203。在具体应用中，读出电路202可包括模数转换(ADC)电路，放大电路及其他。在某些应用实施例中，状态/时序控制模块205可包含有程序化选择系统用以确定读出是通过全局曝光模式读出或者是卷帘曝光模式读出。数据处理/存储模块203可以仅存储图像数据或通过图像效果应用或处理的图像数据。在一应用例中，读出电路202可沿读出列线(如图1中所示)一次读出一行图像数据，或者可采用各种其他方式读出图形数据。控制电路204的操作可通过状态/时序控制模块205的当前设置确定。例如，控制电路204产生一个快门信号用于控制图像获取。在某些应用例中，此快门信号可以是一个全局曝光信号使得像素阵列201的所有像素通过单一获取窗口同时获取其图像数据。

请结合4和图5所示，在本发明一实施例中，本发明提供一种同步时序信号产生装置及产生方法，可应用于图像传感器、图像处理或显示接口等相关芯片，调整图像传感器、图像处理或显示接口中控制电路的操作。

请参阅图2至图8所示，本发明提供的一种同步时序信号产生装置包括脉冲周期时长寄存器11、电平翻转阈值提供单元12、参考信号周期计数单元13、触发单元14和输出时序控制器15。其中，脉冲周期时长寄存器11中存储有每个同步时序信号的每个脉冲周期中，高电平以及低电平与参考信号的周期关系。电平翻转阈值提供单元12电性连接于所述高低电平时长寄存器，电平翻转阈值提供单元12依据同步时序信号每个脉冲周期中，高电平以及低电平与参考信号的周期关系，获取同步时序信号高低电平的翻转时间。其中，所述高低电平的翻转时间依据所述参考信号的周期计数获取。参考信号周期计数单元13在接收到触发信号后，开始记录参考信号的周期数量。触发单元14电性连接于电平翻转阈值提供单元12和参考信号周期计数单元13，当参考信号的周期数量达到所述高低电平的翻转时间时，触发单元14触发输出时序控制器15，使输出时序控制器15输出的同步时序信号电平翻转。

请参阅图2和图3所示，在本发明一实施例中，触发信号例如为帧同步信号(VSYNC)或行同步信号(HSYNC)，参考信号例如为行同步信号或输入时钟信号。在本实施例中，同步时序信号产生装置例如能产生以帧同步信号为触发信号，以行同步信号和输入时钟信号为参考信号的第一类同步时序信号。同步时序信号产生装置例如还能产生以行同步信号为触发信号，以输入时钟信号为参考信号的第二类同步时序信号。帧同步信号、行同步信号和输入时钟信号均为循环的周期信号，产生的同步时序信号例如为复位信号RST或读取信号等以帧同步信号或行同步信号的上升沿或下降沿为触发信号的同步时序信号。本实施例以复位信号RST为例，复位信号RST包括不跨越触发信号周期的复位信号，也包括跨越触发信号周期的复位信号。

请参阅图3、图4和图5所示，在本发明一实施例中，脉冲周期时长寄存器11中保存有每个同步时序信号每个脉冲周期中高电平以及低电平与参考信号的关系。具体的，脉冲周期时长寄存器11包括多个第一系数寄存器111。每个第一系数寄存器111中配置同步时序信号每个脉冲周期中高电平以及低电平的时长与参考信号的周期关系系数。进一步的，第一系数寄存器111中保存有第一类同步时序信号和第二类同步时序信号每个脉冲周期中高电平以及低电平与参考信号的周期关系系数。在本实施例中，第一类同步时序信号在一个帧周期内脉冲的沿位置(上升沿或下降沿位置)R0＝P0*行周期+P1*时钟周期，电平维持长度(高电平或低电平维持长度)R1＝P2*行周期。第二类同步时序信号在一个行周期内脉冲的沿位置(上升沿或下降沿位置)R0＝P1*时钟周期，电平维持长度(高电平或低电平维持长度)R1＝P2*行周期。其中，P0为行周期系数，具体为触发信号(帧同步信号或行同步信号)触发(下降沿或上升沿触发)后，到同步时序信号电平翻转时，行同步信号的周期数量。P1为时钟周期系数，当同步信号为第一类同步时序信号时，P1具体为帧同步信号触发(下降沿或上升沿触发)后，在计算整数数量的行同步信号后，不满足一个行同步信号的周期内，行同步信号的下降沿到第一类同步时序信号电平翻转时，输入时钟信号的周期数量。当同步时序信号为第二类同步时序信号时，P1具体为行同步信号触发(下降沿或上升沿触发)后，到第二类同步时序信号电平翻转时，输入时钟信号的周期数量。P2为参考信号周期系数，具体为同步时序信号(第一类同步时序信号或第二类同步时序信号)第一次电平翻转后，高电平(低电平)维持的时间对应的参考信号的周期数量。则可设置例如3个第一系数寄存器111，并在第一系数寄存器111中依次配置P0、P1和P2即可。

请参阅图4和图5所示，在本发明一实施例中。脉冲周期时长寄存器11还包括多个第二系数寄存器112，第二系数寄存器112中存储有一个帧周期内的行周期数VP以及一个行周期内的时钟周期数HP。

请参阅图3所示，在本发明一实施例中，提供一种以帧同步信号为触发信号的同步时序信号。在接收到触发信号后，同步时序信号的沿位置R0等于例如3个行周期加上例如5个时钟周期，则此时P0＝3，P1＝5。当电平翻转后，电平维持长度R1等于5个行周期，即5个参考信号周期，则P2＝5。且该同步时序信号一个帧周期内的行周期数量为12，即VP＝12。

请参阅图4和图5所示，在本发明一实施例中，还配置有电平持续长度单位选择寄存器113，电平持续长度单位选择寄存器113中保存有行周期和时钟周期。

请参阅图4和图5所示，在本发明一实施例中，电平翻转阈值提供单元12包括参考信号选择器121，加法器122，减法器123，第一选择器124和第二选择器125。其中，参考信号选择器121的输入端电性连接于脉冲周期时长寄存器11中的第一系数寄存器111和电平持续长度单位选择寄存器113。接收到触发后，在一个帧周期或行周期内，将沿位置中行周期系数P0或时钟周期系数P1输入参考信号选择器121。参考信号选择器121选择器依据电平持续长度单位选择寄存器113中存储的长度单位选择输出。当电平持续长度单位选择寄存器113输出行周期为单位时，参考信号选择器121输出行周期系数P0，当电平持续长度单位选择寄存器113时钟周期为单位时，参考信号选择器121输出时钟周期系数P1。

请参阅图4和图5所示，在本发明一实施例中，加法器122的输入端电性连接于参考信号选择器121和脉冲周期时长寄存器11中的第一系数寄存器111。将参考信号选择器121的输出信号和同步时序信号第一次电平翻转后，高电平(低电平)维持的时间对应的参考信号周期系数P2输入加法器122。则当以行周期为单位时，加法器122的输出值为CNT_REF1＝P0+P2。当以时钟周期为单位时，加法器122的输出值为CNT_REF1＝P1+P2。减法器123的输入端电性连接于加法器122的输出端和脉冲周期时长寄存器11中的第二系数寄存器112，当以行周期为单位时，减法器123的输出值为CNT_REF2＝P0+P2-VP。当以时钟周期为单位时，减法器123的输出值为CNT_REF2＝P1+P2-HP。

请参阅图4和图5所示，在本发明一实施例中，第一选择器124和第二选择器125的输入端电性连接于脉冲周期时长寄存器11中的第一系数寄存器111，并将行周期系数P0输入第二选择器125，将时钟周期系数P1输入第一选择器124。第一选择器124和第二选择器125的输入端还电性连接于加法器122的输出端和减法器123的输出端。第一选择器124和第二选择器125还电性连接于电平持续长度单位选择寄存器113、跨越周期指示信号和输出时序控制器15的输出端。

具体的，请参阅图4和图5所示，第一选择器124由输出时序信号的电平，电平持续长度单位选择寄存器113以及跨周期指示信号三个信号来选择时钟周期系数P1，加法器122的输出值CNT_REF1或者减法器123的输出值CNT_REF2给到第一比较器141的参考输入端，第二选择器125由输出时序信号的电平，电平持续长度单位选择寄存器113以及跨周期指示信号三个信号来选择行周期系数P0，加法器122的输出值CNT_REF1或者减法器123的输出值CNT_REF2给到第二比较器142的参考输入端，第一选择器124和第二选择器125的真值表分别如表1和表2所示。

表1第一选择器真值表

表2第二选择器真值表

请参阅图4和图5所示，在本发明一实施例中，跨周期指示信号由跨越周期判断单元16输出，跨越周期判断单元16的输入端电性连接于输出时序控制器15的输出端，输入时钟信号、帧同步信号和行同步信号，可依据设定的同步时序信号一个周期内高电平和低电平的时长，以及触发信号(帧周期信号或)一个周期的时长，判断是否需要跨周期。

请参阅图4和图5所示，在本发明一实施例中，参考信号周期计数单元13在接收到触发信号后，开始记录参考信号的周期数量。具体的，参考信号周期计数单元13包括时钟计数器131和行同步信号计数器132。时钟计数器131的输入端电性连接于输入时钟信号，在接收到触发信号后，记录输入时钟信号的周期数量。行同步信号计数器132的输入端电性连接于行同步信号，在接收到触发信号后，记录行同步信号的周期数量。

请参阅图4和图5所示，在本发明一实施例中，触发单元14包括第一比较器141、第二比较器142、控制器143和逻辑门144，第一比较器141的输入端电性连接于时钟计数器131的输出端和第一选择器124的输出端，第二比较器142的输入端电性连接于行同步信号计数器132的输出端和第二选择器125的输出端。控制器143的输入端电性连接于第二比较器142的输出端和帧同步或行同步控制寄存器，逻辑门144的输入端电性连接于第一比较器141的输出端和控制器143的输出端。控制器143根据帧同步或行同步控制寄存器的值来确定受否需要第二比较器142的比较结果，帧同步或行同步控制寄存器输出帧同步或行同步控制信号。对于帧同步信号，第一比较器141和第二比较器142的结果均需经过逻辑门144后最终输出给输出时序控制器15。对于行同步信号，直接屏蔽第二比较器142的比较结果，仅第一比较器141和控制器143的结果经过逻辑门144后最终输出给输出时序控制器15。输出时序控制器15电性连接于逻辑门144的输出端、输入时钟信号以及跨越周期指示信号，以使得输出时序控制器15控制输出时序分别在R0和R0+R1或R0+R1-VP/HP(受跨周期指示信号控制)处翻转输出电平，由此产生帧同步或行同步的循环时序信号。

请参阅图4至图7所示，在本发明一实施例中，当采用本发明提供的一种同步时序信号产生装置获取同步时序信号时，所述同步时序信号产生方法具体如下所述。

请参阅图2、图5和图6所示，在本发明一实施例中，当所述同步时序信号为第一类同步时序信号时，即帧同步时序信号时。所述同步时序信号产生方法如步骤S101至步骤S113所示，首先，在脉冲周期时长寄存器11中的第一系数寄存器111中，配置沿位置R0的行周期系数P0和时钟周期系数P1，以及电平维持长度R1中的参考信号周期系数P2，当帧同步信号(VSYNC)触发沿未到来时，输出时序控制器15输出同步时序信号输出初始电平(低电平)。其中，触发沿通常是下降沿，也可以是上升沿。当帧同步信号(VSYNC)触发沿到来时，行同步信号计数器132及时钟计数器131清零并开始计数，当行同步信号计数器132计数值达到P0时，即CNT_HS＝P0且时钟计数器131计数值达到时钟周期系数P1时，即CNT_CLK＝P1，此时输出时序控制器15改变输出同步时序信号电平为高电平(或低电平)，且行同步信号计数器132及时钟计数器131继续计数。当沿位置R0中的行周期系数P0与同步时序信号中高电平(或低电平)维持的长度的参考信号周期系数P2之和未超过一个帧周期内的行周期数VP，即P0+P2≤VP时，当行同步信号计数器132计数值达到P0+P2，且时钟计数器131计数值达到时钟周期系数P1时，即CNT_HS＝P0+P2，CNT_CLK＝P1时，此时，再次改变输出同步时序信号电平为低电平(或高电平)。之后行同步信号计数器132和时钟计数器131仍继续计数，直到下一个帧同步时序信号触发沿再次到来时，行同步信号计数器132和时钟计数器131清零，然后重新计数，循环产生如图2所示的第一类同步时序信号RST_VS1，第一类同步时序信号RST_VS1未跨越周期。

请参阅图2、图5和图6所示，在本发明另一实施例中，当沿位置R0中的行周期系数P0与同步时序信号中高电平(或低电平)维持的长度的参考信号周期系数P2之和超过一个帧周期内的行周期数VP，即P0+P2>VP时。当下一个帧同步触发沿到来时，根据是否支持溢出寄存器的值决定是否在此时改变输出时序信号电平为低电平(或高电平)，当支持溢出寄存器无效时，输出时序信号电平在此时改变为低电平(或高电平)，进而生成如图2所示的第一类同步时序信号RST_VS2，第一类同步时序信号RST_VS2未跨越周期。

请参阅图2、图5和图6所示，在本发明又一实施例中，当沿位置R0中的行周期系数P0与同步时序信号中高电平(或低电平)维持的长度的参考信号周期系数P2之和超过一个帧周期内的行周期数VP，即P0+P2>VP时。当下一个帧同步触发沿到来时，根据是否支持溢出寄存器的值决定是否在此时改变输出时序信号电平为低电平(或高电平)，当支持溢出寄存器有效时，输出时序信号电平在此时保持不变，行同步信号计数器132和时钟计数器131清零，然后重新计数，当行同步信号计数器132计数值达到P0+P2-VP时，即CNT_HS＝P0+P2-VP且时钟计数器131计数值达到时钟周期系数P1时，即CNT_CLK＝P1，此时再次改变输出时序信号电平为低电平(或高电平)，进而生成如图2所示的第一类同步时序信号RST_VS3，第一类同步时序信号RST_VS3跨越一个帧周期。

请参阅图2、图5和图7所示，在本发明一实施例中，当所述同步时序信号为第二类同步时序信号时，即行同步时序信号时。所述同步时序信号产生方法如步骤S201至步骤S213所示，首先，在脉冲周期时长寄存器11中的第一系数寄存器111中，配置沿位置R0的时钟周期系数P1，以及电平维持长度R1的参考信号周期系数P2，当行同步信号(HSYNC)触发沿未到来时，时序信号输出初始电平(低电平)。其中，触发沿通常是下降沿，也可以是上升沿。当行同步信号(HSYNC)触发信号到来时，时钟计数器131清零并开始计数，当时钟计数器131计数值达到时钟周期系数P1时，即CNT_CLK＝P1，此时改变输出时序信号电平为高电平(或低电平)，时钟计数器131继续计数。当沿位置R0的时钟周期系数P1与电平维持长度R1的参考信号周期系数P2之和未超过一个行周期内的时钟周期数HP，即P1+P2≤HP时，当时钟计数器131计数值达到P1+P2时，即CNT_CLK＝P1+P2，此时再次改变输出时序信号电平为低电平(或高电平)，之后时钟计数器131仍继续计数，直到下一个行同步信号触发沿再次到来时，时钟计数器131清零，然后重新计数，循环产生如图2所示的第二类同步时序信号RST_HS1，第二类同步时序信号RST_HS1未跨越周期。

请参阅图2、图5和图7所示，在本发明另一实施例中，当沿位置R0的时钟周期系数P1与电平维持长度R1的参考信号周期系数P2之和超过一个行周期内的时钟周期数HP，即P1+P2>HP时。当下一个行同步信号触发沿到来时，根据是否支持溢出寄存器的值决定是否在此时改变输出时序信号电平为低电平(或高电平)，当支持溢出寄存器无效时，输出时序信号电平在此时改变为低电平(或高电平)，进而生成如图2所示的第二类同步时序信号RST_HS2，第二类同步时序信号RST_HS2未跨越周期。

请参阅图2、图5和图7所示，在本发明又一实施例中，当沿位置R0的时钟周期系数P1与电平维持长度R1的参考信号周期系数P2之和超过一个行周期内的时钟周期数HP，即P1+P2>HP时。当下一个行同步信号触发沿到来时，根据是否支持溢出寄存器的值决定是否在此时改变输出时序信号电平为低电平(或高电平)，而当支持溢出寄存器有效时，输出时序信号电平在此时保持不变，时钟计数器131清零，然后重新计数，当时钟计数器131计数值达到P1+P2-HP时，即CNT_CLK＝P1+P2-HP时，此时再次改变输出时序信号电平为低电平(或高电平)，进而生成如图2所示的第二类同步时序信号RST_HS3，第二类同步时序信号RST_HS3跨越一个行周期。

值得注意的是，在实际应用中可以在本发明的构思中作出诸多修改和变化，例如在帧同步信号中电平维持长度R1也可以配置为R1＝P2*行周期+P3*时钟周期或R1＝P2*时钟周期，将本发明中的单脉冲变化拓展为多脉冲变化(在每个帧周期或行周期内，时序信号的电平变化次数超过2次)等，而这些技术方案仍属于本发明的保护范围。具体的，请参阅图8所示，本发明可将有将跨越帧周期或行周期的帧同步或行同步的时序信号分别等效为帧周期时间为原帧周期时间两倍的新帧周期内不跨越新帧周期的时序信号以及行周期时间为原行周期时间两倍的新行周期内不跨越新行周期的时序信号，例如先由原HSYNC和VSYNC信号得到新的HSYNC(如图7中HSYNC1信号，行周期为原行周期的2倍)和VSYNC(如图7中VSYNC1信号，帧周期为原帧周期的2倍)，然后在新的HSYNC(HSYNC1)和VSYNC(VSYNC1)信号及计数器的基础上再按照不跨越一个帧周期或行周期的时序信号产生方式得到如图的RST_VS2或RST_HS2信号，基本时序图如图8，但该方案与本方案相比明显需要更多的电路资源，同时该方案也是属于本领域的技术人员无需创造性劳动就可以根据本发明的构思作出修改即可得到的技术方案，也应该视为本发明的欲保护点。

在本申请中，同步时序信号产生装置中的各类寄存器、计数器、加法器、选择器、比较器以及输出时序控制器可通用，在实际应用时，可依据需要产生的时序信号的种类，选择需要的电气元件。

综上所述，本发明提供的所述同步时序信号产生装置及产生方法，使用脉冲周期时长寄存器存储每个同步时序信号的每个脉冲周期中，高电平以及低电平与参考信号的周期关系。电平翻转阈值提供单元依据同步时序信号中每个脉冲周期中，高电平以及低电平与参考信号的周期关系，获取同步时序信号高低电平的翻转时间。参考信号周期计数单元在接收到触发信号后，开始记录参考信号的周期数量。当参考信号的周期数量达到所述高低电平的翻转时间时，触发单元触发输出时序控制器，使输出时序控制器输出的同步时序信号电平翻转，进而形成同步时序信号。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (16)

1.一种同步时序信号产生装置，其特征在于，包括：

脉冲周期时长寄存器，存储有每个所述同步时序信号的每个脉冲周期中，高电平以及低电平与参考信号的周期关系；

电平翻转阈值提供单元，电性连接于所述脉冲周期时长寄存器，所述电平翻转阈值提供单元依据所述同步时序信号的每个脉冲周期中，高电平以及低电平与参考信号的周期关系，获取所述同步时序信号高低电平的翻转时间；

参考信号周期计数单元，在接收到触发信号后，记录所述参考信号的周期数量；

触发单元，电性连接于所述电平翻转阈值提供单元和所述参考信号周期计数单元；以及

输出时序控制器，电性连接于所述触发单元，当所述参考信号的周期数量达到所述高低电平的翻转时间时，所述输出时序控制器输出的所述同步时序信号电平翻转。

2.根据权利要求1所述的一种同步时序信号产生装置，其特征在于，所述脉冲周期时长寄存器包括第一系数寄存器，所述第一系数寄存器中存储有所述同步时序信号每个脉冲周期中，高电平以及低电平的时长与参考信号的周期关系系数。

3.根据权利要求1所述的一种同步时序信号产生装置，其特征在于，当所述同步时序信号为帧同步时序信号时，在一个帧周期内，脉冲的沿位置为：

R0＝P0*行周期+P1*时钟周期；

其中，P0为行周期系数，P1为时钟周期系数；

电平维持长度为：

R1＝P2*行周期；

其中，P2为参考信号周期系数。

4.根据权利要求1所述的一种同步时序信号产生装置，其特征在于，当所述同步时序信号为行同步时序信号时，在一个帧周期内，脉冲的沿位置为：

R0＝P1*时钟周期；

其中，P1为时钟周期系数；

电平维持长度为：

R1＝P2*时钟周期；

其中，P2为参考信号周期系数。

5.根据权利要求1所述的一种同步时序信号产生装置，其特征在于，所述脉冲周期时长寄存器包括第二系数寄存器，所述第二系数寄存器中存储有一个帧周期内的行周期数以及一个行周期内的时钟周期数。

6.根据权利要求1所述的一种同步时序信号产生装置，其特征在于，所述同步时序信号产生装置还设置有电平持续长度单位选择寄存器。

7.根据权利要求6所述的一种同步时序信号产生装置，其特征在于，所述电平翻转阈值提供单元包括参考信号选择器，所述参考信号选择器的输入端电性连接于所述脉冲周期时长寄存器和所述电平持续长度单位选择寄存器，所述参考信号选择器依据电平持续长度单位选择寄存器中存储的长度单位，选择输出行周期系数或时钟周期系数。

8.根据权利要求7所述的一种同步时序信号产生装置，其特征在于，所述电平翻转阈值提供单元还包括：

加法器；输入端电性连接于所述参考信号选择器和脉冲周期时长寄存器；以及

减法器，输入端电性连接于所述加法器的输出端和所述脉冲周期时长寄存器。

9.根据权利要求8所述的一种同步时序信号产生装置，其特征在于，所述参考信号周期计数单元还包括时钟计数器，所述时钟计数器的输入端电性连接于输入时钟信号，在接收到触发信号后，所述时钟计数器记录输入时钟信号的周期数量。

10.根据权利要求9所述的一种同步时序信号产生装置，其特征在于，所述电平翻转阈值提供单元还包括第一选择器，所述第一选择器依据输出时序信号的电平，电平持续长度单位选择寄存器以及跨周期指示信号三个信号，选择输出时钟周期系数，加法器的输出值或者减法器的输出值。

11.根据权利要求10所述的一种同步时序信号产生装置，其特征在于，所述参考信号周期计数单元还包括行同步信号计数器，所述行同步信号计数器输入端电性连接于行同步信号，在接收到触发信号后，所述行同步信号计数器记录行同步信号的周期数量。

12.根据权利要求11所述的一种同步时序信号产生装置，其特征在于，所述电平翻转阈值提供单元还包括第二选择器，所述第二选择器依据输出时序信号的电平，电平持续长度单位选择寄存器以及跨周期指示信号三个信号，选择输出行周期系数，加法器的输出值或者减法器的输出值。

13.根据权利要求12所述的一种同步时序信号产生装置，其特征在于，所述触发单元包括第一比较器，所述第一比较器的输入端电性连接于所述时钟计数器的输出端和所述第一选择器的输出端。

14.根据权利要求13所述的一种同步时序信号产生装置，其特征在于，所述触发单元还包括：

第二比较器，输入端电性连接于所述行同步信号计数器的输出端和所述第二选择器的输出端；

控制器，输入端电性连接于所述第二比较器的输出端和帧同步或行同步控制寄存器；以及

逻辑门，输入端电连接于所述第一比较器的输出端和所述控制器的输出端。

15.根据权利要求1所述的一种同步时序信号产生装置，其特征在于，所述同步时序信号产生装置还包括跨越周期判断单元，所述跨越周期判断单元依据设定的所述同步时序信号一个周期内高电平和低电平的时长，以及触发信号一个周期的时长，判断是否需要跨周期。

16.一种同步时序信号产生方法，其特征在于，至少包括以下步骤：

设置每个所述同步时序信号的每个脉冲周期中，高电平以及低电平与参考信号的周期关系；

依据所述同步时序信号的每个脉冲周期中，高电平以及低电平与参考信号的周期关系，获取所述同步时序信号高低电平的翻转时间；

在接收到触发信号后，记录所述参考信号的周期数量；以及

当所述参考信号的周期数量达到所述高低电平的翻转时间时，将输出的所述同步时序信号电平翻转。

Images