JPS63280581A

JPS63280581A - 画像表示装置

Info

Publication number: JPS63280581A
Application number: JP11541787A
Authority: JP
Inventors: Hiroyuki Baba; 馬場　宏行
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1987-05-12
Filing date: 1987-05-12
Publication date: 1988-11-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、液晶等を表示部に用いた画像表示装置におけ
る画像表示方法に関し、特にテレビ等で奇数フィールド
、偶数フィールドとに分割して、映像信号が伝送される
インタレース方式映像信号を用いて、ノンインタレース
表示を行なう画像表示方法に関する。

［従来の技術］現在、主として液晶を表示部に用いた画ｇ１．機器（例
えば小型ＴＶ）が商品化されている。いまのところ、そ
れらの表示部は小型のために、映像信号、特に１゛ｖ用
映像信号による画像表示では、奇数および偶数フィール
ドの各フィールドに分割された映像信号のフィールドに
わたって隣接する二つの走査線の映像信号を表示部の同
一行に表示する方式をとっている。すなわち表示部の走
査側の行数は約２２０〜２４０木となり、通常のテレビ
に比べて半分の縦方向の解像度となる。また、表示部の
書き換え周波数は６０Ｈ２となって、液晶を表示部に用
いても、フリッカは気にならない。

［発明が解決しようとする問題点コしかしながら、従来のような小型の画像表示では見づら
く、また解像度も劣る。そこで、表示部の大型化も開発
が進んでいるが、例えば液晶表示部の場合に、走査側の
行数を現在の２倍の４４０〜４８０本にして、通常のテ
レビと同じようにインタレース駆動しようとすると、表
示部の書き換え周波数は３０Ｈ２となって、フリッカが
目立つ本発明は、上記のような問題点に鑑みて、インタ
レース映像信号でも、ノンイタレース駆動することによ
り、液晶を用いた表示部の場合においてもフリッカがな
く、解像度の高い画像表示方法を提供することを目的と
する。

［問題点を解決するための手段］本発明では上記目的を達成するために、（１）ａ）奇数
フィールドと偶数フィルドとに分割して、映像信号が伝
送されるインタレース方式映像信号の画像表示において
、ｂ）画像メモリとしては、１フィールド期間の映像信号
データを記憶するフィルドメモリを３系列有し、Ｃ）前記フィールドメモリからの映像信号データをうけ
て、表示部の表号側駆動信号を発生する信号側駆動回路
。

ｄ）表示部の走査側駆動信号を発生する走査側部ｒＪｈ
回路。

ｅ）前記３系列のフィールドメモリが、各々１フィール
ド期間書き込み専用メモリ、２フィールド期間読み出し
専用メモリとして働キ、フィールド毎に、３系列のフィ
ールドメモリが、順次書き込み専用メモリとして働く様
に制御する画像メモリ駆動回路で構成されることを特徴
とする画像表示方法。

（２）ａ）前記画像メモリ駆動回路は、或るフィールド
においては、水平信号期間毎に、該フィールドの映像信
号データが或るフィールドメモリに、書き込まれると同
時に、ｂ）残り２系列のフィールドメモリに、各々記憶されて
いる該フィールドの１フィールド、２フイルド前の奇数
、偶数フィールドの映像信号データが、各々ｌ水平期間
の前半と後半で読み出され、信号側駆動回路−転送され
る。

ｃ　）　１ｉｉＪ記奇数、偶数フィールドの映像４？＝
ｉ号データは、走査側駆動の奇数行走査のタイミングで
は、奇数フィールド映像信号データが表示部に転送され
、偶数行走査のタイミングでは、偶数フィールド映像信
号データが表示部に転送されることを特徴とする特許請
求の範囲＠ｉ項記載の画像表示方法を提供する。

〔作用〕

前記のような構成によれば、各フィールドにおいて、各
々のフィールドの１水平期間の映像信号データは、１水
平期間の間に、該フィールド期間書き込み専用メモリと
して働いているフィールドメモリに書き込まれる。また
、走査速度は、ｌ／２水平期間で１行走査する。即ち、
１水平期間中に奇数行、偶数行の２行走査し、奇数行走
査の場合は、２系列ある読み出し専用メモリの中で、奇
数フィールドの映像信号データが記憶されているフィー
ルドメモリのデータが、信号側駆動回路へ転送され、偶
数行走査の場合は、残り１系列の読み出し専用メモリに
記憶されている偶数フィールドの映像信号データが、信
号側駆動回路へ転送される。即ち、通常の走査の倍の速
度で走査し、ｌフィールドの間に、奇数、偶数フィール
ドの２フィルド分の映像信号データが、信号側駆動回路
へ転送される為、垂直方向の解像度は、通常駆動の倍に
なり、画像データの書き換え周波数も６０Ｈ７となって
、表示部に液晶を用いても、フリッカが生じないノンイ
ンタレース表示が可能となる。

〔実施例〕

以下に本発明の一実施例を図面をもとに説明する。

第１図は、本発明による画像表示方法を実現する画像表
示装置のブロック図である。１１０はタイミングコント
ローラでΦωＱからΦｙまでの各種タイミング信号を発
生する、タイミングコントローラ１１０の構成は第２図
に示されている。

タイミングコントローラ１１０は、基本的にはＰＬＬ　
（Ｐｈａｓｅ　　Ｌｏｃｋｅｄ　　Ｌｏｏｐ）回路であ
る。２０１は電圧制御発振器（ＶＣＯ）である０本発明
では表示部１１３（ｔ５１図）の水平方向の画素数を６
４０個と想定する、テレビ信号の場合には、ＩＨの約７
５％に有効画像があると考えられるから、ＩＨは、６４０÷０．７５＝８５４画素から成っていると考えることができる、したがって、Ｖ
ＣＯ２０１の発振周数ｆ　ｖｃｏは、ｆｖｃｏ　＝２Ｘ
８５４Ｘ１５７３４（Ｈｚ）＝２６．８８　（Ｍ）（Ｚ
）である、ＶＣＯ出力は、信号ΦＣとして出力される一
方、１／２分周器２０２で分周される。その出力は、信
号ΦωＱとなる一方、分周器２０３へ入力される分周器
２０３は１／８５４分周器であって、その最終段の出力
はＰＬＬがロック状態にある時、水平回期信号と周波数
が等しい、また、分周器２０３の各段の出力は、信号側
タイミング回路２０９へも出力されている。２０９は、
デコーダよりなっていて、信号側で必要となるタイミン
グ信号ＳＴＷからＡＤＳまで出力する。２０５は位相比
較器（ｐ　ｃ）であって、分周器２０３の最終出力信号
と複合同期信号中の水平同期信号との位相比較した信号
を出力する。同信号は、ローパスフィルタ（ＬＰＥ）で
直流化され、ＶＣＯ２０１の制御電圧を形成する、複合
同期信号は、同時に奇数フィールド１偶数フィールド（
０／Ｅ）識別回路２０６と周波数分離回路２０７へ入力
される。０７Ｅ識別回路２０６では、偶数フィールドと
奇数フィールドとを識別し、周波数分離回路２０７では
垂直同期信号を識別する、いずれの信号も走査側タイミ
ング回路２０８へ入力されている。２０８には、分周器
２０３の最終信号も入力されていて、走査で必要となる
タイミング信号ＤＹとΦｙを出力する。各信号の機能を
以下に示す。

ΦωＱ：Ａ／Ｄコンバータ１００での映像信号サンプリ
ングクロック及びライトアドレスカウンタクロックＳＴＷ：映像データ書き込み開始信号ＳＴＲ：映像データ読み出し開始信号及びアドレスメモ
リ１０９でのアドレスラッチ信号Φｍ１．　　Φｍ２．
　　Φｍ３：ＦＭ１０３．１０４．１０５の各々メモリ
における書き込み、読み出し、複合クロックＡＤＳ：リードアドレスカウンタ１０７でのアドレスプ
リセット信号ＤＹ：走査側駆動回路（ＳＤ）１１２内のシフトレジス
タのデータ信号 Φｙ：５Ｄ１１２内のシフトレジスタのクロックイ言号ｆ５１図において、Ｒ，Ｇ、Ｂで各映像信号は、ＡＩＤ
コンバータ１００で、サンプリングクロックΦωｇによ
って、Ｒ，Ｇ、Ｂ別に、４ｂｉｔディジタル信号１１４
に変換される、ＲＢＧ４ｂｉｔディジタル信号１１４は
、マルチプレクサ１０１で、表示部１１３の画素配列に
対応して、ＲＧＢ各データがマルチプレクサされ、複合
色データ１１５として出力される。複合色データ１１５
は、バスコントロール１０２によって、或るフィールド
で、フィールドメモリＦＭＩに転送されると、次のフィ
ールドでは、ＦＭ２に転送され、その次のフィールドで
は、ＦＭ３に転送されるという様に、フィールド毎に、
３系列フィールドメモリに順次転送される。

前記複合色データ１１５の転送に同期して、各フィール
ドメモリは、書き込み専用メモリとし働き、メモリのア
クセスは、バスコントロール１０６によって、ライトア
ドレスカウンタ１０８のカウンタ出力のメモリアドレス
に対応して、書き込み、読み出し複合クロックΦｍ１．
Φｍ２．Φｍ３のタイミングで各フィールドメモリがア
クスされる、ライトアドレスカウンタ１０８は、映像デ
ータ書き込み開始信号ＳＴＷでカウントを開始し、ライ
トアドレスカウンタクロックΦωＱのタイミングでカウ
ントする。

次に、各フィールドメモリに書き込まれたデータの読出
し動作について説明する。

各フィールドメモリは、２フィールド期間中、読み出し
専用メモリとして働く、各フィールドメモリのアクセス
は、書き込み、読み出し複合クロックのタイミングでア
クセスされ、メモリのアドレスは、バスコントロール１
０６によって、読み出し専用メモリのアドレスとして、
リードアドレスカウンタ１０７の出力が割り当てられる
、り一ドアドレスカウンタは、映像データ読み出し開始
信号ＳＴＲで、カウント開始し、ＰＬＬのＶＣＯ出力Φ
Ｃのタイミングでカウントアツプする。

ここで、或るフィールドにおいて、ＦＭＩが書き込み専
用メモリ、ＦＭ２、ＦＭ３が読み出し専用メモリとして
働く場合を考える。

ＦＭＩが書き込み専用メモリとして働くので、バスコン
トロール１０２を介して、映像データがＦＭＩに転送さ
れ、書き込み、読み出し複合クロックΦｍｌのタイミン
グで書き込まれる。該フィールドでは、書き込み動作な
ので、Φｍｌの中で、書き込みクロック部分が割り当て
られ、クロック周波数としては、Ａ／Ｄコンバータ１０
０のサンプリングクロックΦωＱと同等である。

また、該フィールドでは、ＦＭ２、ＦＭ３が、読み出し
専用メモリとして働く為、書き込み、読み出し複合クロ
ックΦｍ２、Φｌ１１３は、ロウレベルとなっている。

（各フィールドメモリは、読み出し時、制御信号ロウア
クティングの場合）そして、リードアドレスカウンタ１
０７の出力が、バスコントロールを介して、ＦＭ２、Ｆ
Ｍ３のアドレスとしてアクセスする、リードアドレスカ
ウンタは、映像データ読み出し開始信号ＳＴＲで、カウ
ントを開始し、クロックΦＣでカウントアツプする。こ
こで、ＦＭ２に奇数フィールド、ＦＭ３に偶数フィール
ドデータが書き込まれている場合、奇数行を走査してい
る１／２水平期間の間に、ＦＭ２に書き込まれているｌ
水平期間のデータが読み出されて、バスコントロール１
０２を介して、信号側駆動回路１１１に転送される、そ
の時、アドレスメモリ１０９でのアドレスラッチ信号Ｓ
ＴＲのタイミングで、読み出し開始時点のリードアドレ
スが、アドレスメモリ１０９にラッチされる。

モして、次の偶数行を走査している１／２水千期間の間
に、前奇数行のタイミングで、ＦＭ２から読み出された
１水平期間と同等の１水平期間の偶数フィールドにおけ
るデータが、ＦＭ３から読み出される。この時、奇数フ
ィールドと偶数フィールドとで、別系列のフィールドメ
モリが割り当てられてるが、同等ρ水平期間のデータは
、各メモリにおいて、同一アドレスに記憶されている。

従って、奇数行走査の後、偶数行を走査する時は、奇数
行走査の時に読み出したメモリアドレスを、再度アクセ
スする必要がある。従って、偶数行走査の時に、偶数フ
ィールドデータな読み出す時は、奇数フィールドデータ
読み出し開始のメモリアドレスを、一旦メモリアドレス
にラッチしておき、偶数フィールドデータを読み出す時
に、リードアドレスカウンタ１０７でのアドレスプリセ
ット信号で、リードアドレスカウンタのアドレスをプリ
セットする。

１０７は、信号側駆動回路（ＤＤ）である。ＤＤ１０７
は、内部にシフトレジスタを含み、データバス１１６を
介して転送されてくる映像データを時系列的にシリアル
に取りこみ、パラレル（並列的）の信号側駆動信号を発
生する。信号ＳＴＲにより、シフトレジスタは始動し、
信号ΦＣで内部データをシフトしてゆく。

１１２は、走査側駆動回路（ＳＤ）である、５Ｄ１１２
はシフトレジスタ構成になっており、信号ＤＹで始動し
、信号Φｙで内部データが転送されて走査側駆動信号を
発生する。

１１３は、液晶等と表示体を用いた表示部であり、ＤＤ
ＩＩＩと５Ｄ１１２によって線順次駆動される。

第３図に、表示部１０９の周辺構成図を示す、３０１は
、表示部、３０２は、信号側駆動回路（ＤＤ）（第１図
の１１１）である、走査側駆動回路１１２は、表示部３
０１の奇数行駆動用（ＳＤＯ）３０３と偶数行駆動用（
Ｓ　Ｄ　Ｅ）に分割され、相互に一行おきに走査側駆動
信号を発生する。

第４図に、各フィールドメモリのアクセス動作を示す、
奇数Ｎ（ｏｄｄ　　Ｎ）フィールドにおいては、ＦＭＩ
が書き込み専用メモリ、ＦＭ２．７Ｍ３が読み出し専用
メモリとして働く、ＦＭＩには、ｏｄｄＮフィールドの
各水平期間の映像データが、１水平期間の間に書き込ま
れる。ＦＭ２には、偶数Ｎ−１（Ｅｖｅｎ　　Ｎ−１）
　フィー／Ｌ／ドのデータが書き込まれており、７Ｍ３
には、０ｄｄＮ−１フィールドデータが書き込まれてい
る、そして、例えば２ｍ−１水平期間の前半では、７Ｍ
３の０ｄｄＮ−１フィールドｃ７）２ｍ−１水平期間の
データが読み出され、２ｍ−１水平期間の後半では、Ｆ
Ｍ２のＥＶｅｎＮ−１フィールドの２ｍ−１水平期間の
データが読み出される。

以下、ＥＶｅｎＮ７４−ルド、０ｄｄＮ＋１フィールド
とフィールド毎に、読み出し、書き込み動作が、３系列
のフィールドメモリ間で順次ローテーション駆動される
。

ｗＳ５図に、第３図の構成による走査側駆動回路の動作
タイムチャートを示す。

本図は、走査電極を、偶数行、奇数行に左右分割して、
相互に一行おきに走査側駆動信号を発生する場合を示す
。

〔発明の効果〕

以上のように本発明によれば、３系列のフィールドメモ
リ構成によって、奇数及び偶数フィールドに分割された
インターレース映像信号で、メンインタレス表示を行な
うことが可能となる。従って、従来のインタレス駆動と
比較して、垂直方向の解像度が大幅に向上する。また、
画像の書き換え周波数も６０Ｈ２となり、液晶を表示部
に用いた場合でもフリッカを起こすことはない。

【図面の簡単な説明】

第１図は本発明による画像表示方法を実現するための画
像表示装置の構成図第２図はタイミングコントローラー１０の構成図第３図は表示部１１３の周辺の構成図！８４図はフィールドメモリアクセス動作説明図第５図
は走査側駆動回路タイムチャート１００・・・Ａ／Ｄコ
ンバータ、１０１・・・マルチプレクサ、１０３．１０
４．１０５・・・フィールドメモリ、１０６．１０２・
・・バスコントロール、１０７・・・リードアドレスカ
ウンタ、１０８・・・ライトアドレスカウンタ、１１１
・・・信号側駆動回路、１１２・・・走査側駆動回路、
１１３・・・表示部、１１０・・・タイミングコントロ
ーラ、１０９・・・アドレスメモリ以上出願人　セイコーエプソン株式会社゛〜　、　゛拵２図第４図ＹＯ３ｍ第５図手　続　補　正　書（自　発）昭和　　６り　５　月２０　日 ’＋ニー＋：ゝ２、発明の名称　　　　　　　　　　　　　　　　　　
　　　゛□゛゛′画像表示装置３、補正する者事件との関係　　出願人〒１０４　　東京都中央区京橋２丁目６％２１号５、補
正の対称願書、明ＭｒＪ書（全文）及び図面（企図）１−に（内
容（二変更ない

Claims

【特許請求の範囲】

（１）ａ）奇数フィールドと偶数フィールドとに分割し
て、映像信号が伝送されるインタレース方式映像信号の
画像表示装置において、ｂ）画像メモリとしては、１フィールド期間の映像信号データを記憶するフィールドメモリリを３
系列有し、ｃ）前記フィールドメモリからの映像信号データをうけて、表示部の信号側駆動信号を発生する信
号側駆動回路、ｄ）表示部の走査制駆動信号を発生する走査側駆動回路。ｅ）前記３系列のフィールドメモリが、各々１フィールド期間書き込み専用メモリ、２フィールド
期間読み出し専用メモリとして働き、フィールド毎に、
３系列のフィールドメモリが、順次書き込み専用メモリ
として働く様に制御する画像メモリ駆動回路で構成され
ることを特徴とする画像表示装置。
（２）ａ）前記画像メモリ駆動回路は、或るフィールド
においては、水平信号期間毎に、該フィールドの映像信
号データが或るフィールドメモリに、書き込まれると同
時に、ｂ）残り２系列のフィールドメモリに、各々記憶されている該フィールドの１フィールド、２フィ
ールド前の奇数、偶数フィールドの映像信号データが、
各々１水平期間の前半と後半で読み出され、信号側駆動
回路へ転送され、ｃ）前奇数、偶数フィールドの映像信号データは、走査側駆動の奇数行走査のタイミングでは、奇
数フィールド映像信号データが表示部に転送され、偶数
行走査のタイミングでは、偶数フィールド映像信号デー
タが表示部に転送されることを特徴とする特許請求の範
囲第１項記載の画像表示装置。