KR970002437Y1 - 동기신호 발생회로 - Google Patents
동기신호 발생회로 Download PDFInfo
- Publication number
- KR970002437Y1 KR970002437Y1 KR92028343U KR920028343U KR970002437Y1 KR 970002437 Y1 KR970002437 Y1 KR 970002437Y1 KR 92028343 U KR92028343 U KR 92028343U KR 920028343 U KR920028343 U KR 920028343U KR 970002437 Y1 KR970002437 Y1 KR 970002437Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- horizontal
- signal
- generating
- switching pulse
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Abstract
내용없음
Description
제1도는 본 고안의 회로 구성도.
제2도는 4T 클럭과 1/2H 신호의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 시스템 클럭 발생기 2 : 분주
3 : 수평 동기신호 발생부 4 : 수평 스위칭 펄스 발생부
5 : 1/2 수평 동기 발생부 6 : 수직 동기신호 발생부
7 : 수직 스위칭 펄스 발생부 8 : 논리곱(AND)게이트
본 고안은 고행상도인 HDTV의 표시장치에 필요한 수직 및 수평 동기(V. Syne 및 H. .Sync) 신호, 그리고 블랭크(blank) 신호를 만들 때 이용되는 동기 발생회로(synchronous counter)에 관한 것이다.
종래에는 고해상도인 HDTV의 표시(display) 장치에 필요한 동기(sync) 신호를 설계하기 위하여 시스템 클럭 주파수가 40MHz 이상인 경우의 동기 카운터에서의 속도(speed) 문제를 극복하고자 ECL 회로를 채택하였다.
그러나 상기와 같이 ECL 회로를 사용함으로 2개의 전원을 사용하게 되고 이에 따라 부품수가 증가하여 회로가 복잡해지는 문제점이 있었다.
따라서, 상기 종래 기술의 문제점을 해결하기 위하여 고안된 본 고안은 TTL 회로를 이용하여 간단하게 구성한 동기 발생회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 고안은, 시스템 클럭 발생기의 출력을 그대로 전달 및 분주하여 전달하는 분주수단과, 상기 분주수단을 통해 클럭 발생기의 출력(T) 및 4분주 출력(4T)을 공급 받아 수평동기신호(H. Sync)를 발생하는 수평동기 발생 수단과, 상기 분주수단을 통해 클럭 발생기의 출력(T) 및 4분주한 클럭(4T)을 입력 받아 수평 스위칭 펄스(H.sp)를 발생하는 수평 스위칭 펄스 발생수단과, 상기 분주수단을 통해 클럭 발생기의 출력(T) 및 2분주한 출력(2T)를 입력 받아 1/2 수평 동기신호를 발생하는 1/2 수평 동기 발생수단과, 상기 분주수단을 통해 클럭 발생기의 출력(T) 및 2분주한 출력(2T)과 상기 1/2 수평동기 발생 수단의 출럭 신호를 입력 받아 수직동기 신호와 수직 스위칭 펄스를 발생하는 수직동기 발생수단 및 수직 스위칭 펄스 발생수단과, 상기 수평 스위칭 펄스 발생수단과 수직 스위칭 펄스 발생수단의 출력을 논리곱 처리하여 블랭크(blank) 신호를 출력하는 논리곱(AND) 처리 수단을 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 고안의 일실시예를 상세히 설명한다. 제1도는 본 고안에 따른 구성도로서, 도면에 도시한 바와 같이 본 고안은, 시스템 클럭 발생기(colock; 1)와 상기 클럭 발생기(C1)의 출력을 그대로 전달 및 분주하여 전달하는 분주부(2)와, 상기 분주부(2)를 통해 상기 클럭 발생기(1)의 출력(T) 및 4분주 출력(4T)을 공급 받아 수평동기신호(H. Sync)를 발생하는 수평동기 발생부(3)와, 상기 분주부(2)를 통해 클럭 발생기(1)의 출력(T) 및 4분주한 클럭(4T)를 입력 받아 수평 스위칭 펄스(H.sp)를 발생하는 수평 스위칭 펄스 발생부(4)와, 상기 분주부(2)를 통해 클럭 발생기(1)의 출력(T) 및 2분주한 출력(2T)을 입력 받아 1/2 수평동기 신호를 발생하는 1/2 수평동기 발생부(5)와, 상기 분주부(2)를 통해 클럭 발생기(1)의 출력(T) 및 2분주한 출력(2T)과, 상기 1/2 수평동기 발생부(5)의 출력신호를 입력 받아 수직 동기 신호와 수직 스위칭 펄스를 발생하는 수직 동기 발생부 및 수직 스위칭 펄스 발생부(6,7)와, 상기 수평 스위칭 펄스 발생부(4)와 수직 스위칭 펄스 발생부(7)의 출력을 논리곱 처리하여 블랭크(blank) 신호를 출력하는 논리곱(AND) 처리 게이트(8)을 구비한다.
상기와 같이 구성된 본 고안은 수평 동기 신호 및 수직 동기 신호를 만들 때 시스템 클럭(T)으로 카운터를 구동시키지 않고 4T 클럭으로 카운터를 동작시켜 동기된 동작이 가능하도록 한다.
4T로 동작이 가능한 이유는 수평이 1408 화소로써 T로 동작시는 1408개의 T가 필요하지만 4T로 동작시는 352개의 4T 클럭이면 된다. 그리고 비월(interlace)로 동작하므로 1/2H를 만들어 수직 동기부를 구현하도록 하였다.
1/2 수평 동기 발생부(5)를 만들어 수직 동기 신호 및 수직 스위칭 펄스를 만들므로 수직 동기 신호를 만들때의 카운터 갯수를 줄여 회로가 간단해지도록 하였다.
제2도는 수평동기 신호, 수평 스위칭 펄스 및 수직 동기 수직 스위칭 펄스를 만들 때 이용한 4T 클럭 및 1/2H 신호의 갯수 관계를 도시한 타이밍도이다.
한편, 본 고안은 TTL 소자를 이용하여 구현하는데,
이는 TTL IC 가 단독으로 100MHz 이상에서 동작이 가능하더라도 동기식 카운터를 설계할 때 약 40MHz 이하에서만 셋업(set up)/홀드 바이오레이션(hold violation)에 의한 문제가 생기지 않기 때문이다. 따라서 본 고안에 따른 회로는 TTL IC인 74F
시리즈로 53.6MHz의 시스템 속도를 갖고 있는 장치에서의 수평, 수직 동기 및 블랭크 발생회로를 구현하였기 때문에 회로의 구현이 용이하고 단일 전원을 사용하므로 회로가 간단해지는 효과가 있다.
Claims (1)
- 시스템 클럭 발생기(1)의 출력을 그대로 전달 및 분주하여 전달하는 분주수단(2)과, 상기 분주수단(2)을 통해 클럭 발생기(1)의 출력(T) 및 4분주 출력(4T)을 공급 받아 수평동기신호(H. Sync)를 발생하는 수평동기 발생수단(3)과, 상기 분주수단(2)을 통해 클럭 발생기(1)의 출력(T) 및 4분주한 클럭(4T)을 입력 받아 수평 스위칭 펄스(H.sp)를 발생하는 수평 스위칭 펄스 발생수단(4)과, 상기 분주수단(2)을 통해 클럭 발생기(1)의 출력(T) 및 2분주한 출력(2T)을 입력 받아 1/2 수평 동기신호를 발생하는 1/2 수평 동기발생수단(5)과, 상기 분주수단(2)을 통해 클럭 발생기(1)의 출력(T) 및 2분주한 출력(2T)과 상기 1/2 수평동기 발생수단(5)의 출력 신호를 입력 받아 수직동기 신호와 수직 스위칭 펄스를 발생하는 수직동기 발생수단 및 수직 스위칭 펄스 발생수단(6,7)과, 상기 수평 스위칭 펄스 발생수단(4)과 수직 스위칭 펄스 발생수단(7)의 출력을 논리곱 처리하여 블랭크(blank) 신호를 출력하는 논리곱(AND) 처리 수단(8)을 구비하는 것을 특징으로 하는 동기 신호 발생회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92028343U KR970002437Y1 (ko) | 1992-12-31 | 1992-12-31 | 동기신호 발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92028343U KR970002437Y1 (ko) | 1992-12-31 | 1992-12-31 | 동기신호 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940018401U KR940018401U (ko) | 1994-07-30 |
KR970002437Y1 true KR970002437Y1 (ko) | 1997-03-24 |
Family
ID=19349125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR92028343U KR970002437Y1 (ko) | 1992-12-31 | 1992-12-31 | 동기신호 발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970002437Y1 (ko) |
-
1992
- 1992-12-31 KR KR92028343U patent/KR970002437Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940018401U (ko) | 1994-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3777063A (en) | Technique for all-digital television sync generation | |
KR970002437Y1 (ko) | 동기신호 발생회로 | |
US4156254A (en) | Power line synchronization of CRT raster scan | |
CA2229765A1 (en) | Synchronize processing circuit | |
GB1351807A (en) | Pulse generator for television for generating at least one pulse series having pulses of different duration and repetition period | |
KR970005112Y1 (ko) | 위상동기장치 | |
KR930015670A (ko) | 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치 | |
SU1242927A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
JP2657917B2 (ja) | 水平同期波形発生装置 | |
KR0160725B1 (ko) | 수평동기신호 동기장치 | |
KR930005604B1 (ko) | 수평동기신호 일치화회로 | |
KR880001228B1 (ko) | 다이나믹 램의 동기 클럭 발생방법 | |
GB916629A (en) | Improvements relating to television pattern generators | |
KR920007078B1 (ko) | 스페이스 스위치 클럭 보드 어셈블리 | |
KR960012943A (ko) | 동기 회로 | |
KR930003966B1 (ko) | Ntsc/pal겸용 발진주파수 변환회로 | |
KR970031912A (ko) | 온스크린 디스플레이용 동기신호 생성장치 | |
JPS585626B2 (ja) | 映像信号の合成方法 | |
KR930004419B1 (ko) | 합성클럭 발생회로 | |
KR900003668B1 (ko) | 시분할교환기의 클록신호 합성전송 방식 | |
SU801309A1 (ru) | Способ формировани задающихКАдРОВыХ иМпульСОВ и уСТРОйСТВОдл ЕгО ОСущЕСТВлЕНи | |
SU1156121A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки типа "денситрон | |
KR910016502A (ko) | 페이지 프린터의 정방향 테스트 패턴 발생회로 | |
JPH03166595A (ja) | 同期信号発生装置 | |
SU758567A1 (ru) | Устройство дл формировани сигналов цветовой синхронизации видеомагнитофона |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20070702 Year of fee payment: 11 |
|
EXPY | Expiration of term |