JPS63292775A

JPS63292775A - 水平偏向回路

Info

Publication number: JPS63292775A
Application number: JP12585687A
Authority: JP
Inventors: Makoto Onozawa; 誠小野澤; Michitaka Osawa; 通孝大沢
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-05-25
Filing date: 1987-05-25
Publication date: 1988-11-30
Anticipated expiration: 2013-09-10
Also published as: JP2794693B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ＣＲＴ　（陰極線管）を用いたディスプレイ
装置に用いて好適な水平偏向回路に関するものである。

〔従来の技術〕

従来のテレビジョン受信機などに用いられている水平偏
向回路では、水平発振周波数を制御する水平発振周波数
制御回路（水平偏向回路の一部分を構成する回路）用の
位相比較器として、一般にアナログ乗算回路が用いられ
ている。このアナログ乗算回路で構成された位相比較器
は、検波感度が低いため、水平引込範囲は中心周波数に
対して一±５％程度が限度であった。

一方、コンピュータ端末等に用いられるディスプレイ装
置には、複数の水平周波数の仕様に対して、同一回路で
対応すること、即ち、多周波対応が要求されるため、水
平引込範囲は±ｌＯ％以上に拡大することが求められて
いる。

これに対して、フリップフロップを組み合せたエツジト
リガ方式のディジタル位相比較器は検波感度が高いため
、水平引込範囲を拡大する上で有力である。しかしなが
ら、このディジタル位相比較器を用いた水平発振周波数
制御回路は、水平同期信号の欠落に対して弱いという欠
点がある。このため、この様なディジタル位相比較器を
用いた水平発振周波数制御回路を、テレビジョン受信機
の水平偏向回路内で用いた場合には、電波が弱く水平同
期信号の欠落が生じる弱電界状態では映像画面が大きく
乱れてしまう。これに対し、同期信号が信号源とケーブ
ルで接続されているディスプレイ装置では、上記の弱電
界状態を無視できるため、上記ディジタル位相比較器を
用いた水平発振周波数制御回路の採用が有効となる。

しかしながら、この様なディスプレイ装置においても、
水平同期信号と垂直同期信号が混在するＯＲ（オア）タ
イプの複合同期信号が入力される場合には、垂直同期信
号における垂直同期期間（即ち、垂直同期パルスの存在
する期間）、水平同期信号が欠落するため、とりわけ画
面上部の画像が乱れてしまう。

この問題を解決するための従来技術としては、例えば、
特開昭４８−９０１３４号公報に示された回路がある。

この回路では、水平同期信号が欠落している垂直同期信
号の垂直同期期間に、無安定マルチバイブレータを発振
させ、この無安定マルチバイブレータの出力信号を水平
同期信号の代わりに利用している。

〔発明が解決しようとする問題点〕

上記従来技術により、水平同期信号が欠落した垂直同期
信号の垂直同期期間でも、位相比較器の出力電圧の変動
を小さくし、画像乱れを防止することが可能と考えられ
る。

しかしながら、上記従来技術では、水平周期と前記無安
定マルチバイブレータの出力信号の周期とが若干具なる
ため、前記ディジタル位相比較器などのように検波感度
の高い位相比較器を用いた際には、水平同期信号と前記
無安定マルチパイプレークの出力信号との切り換わり直
後（即ち、垂直同期期間の開始直後と終了直後）に、こ
の位相比較器の出力電圧が変動し、特に垂直同期期間終
了直後の変動は映像表示期間まで及ぶため、画面上部に
おいて画像が乱れてしまうという問題があった。また、
上記無安定マルチパイプレークの発振周波数はほぼ一定
であるので、該無安定マルチハイブレークを用いる際は
、その値を予め成る水平周波数に設定しておくわけであ
るが、最初に設定したその水平周波数と異る仕様の水平
同期信号が入力された場合には、やはり画像乱れが生じ
てしまうという問題が、あった。

この様な画像の乱れを補正するためには、無安定マルチ
バイブレータに発振周波数の調整機能を持たせれば良い
が、その調整のための調整時間増加による生産性の低下
や、調整ばらつきによる性能劣化は避けられない。

そこで、本発明の目的は、上記した従来技術の問題点を
解決し、複合同期信号（垂直同期信号における垂直同期
期間に水平同期信号が欠落するＯＲタイプ）を入力とす
る際、ディジタル位相比較器などの検波感度の高い位相
比較器を用いた場合でも、常に良好な画像が得られ、ま
た、異った水平周波数の仕様に対しても、無調整で良好
な画像を得ることが可能な水平偏向回路を提供すること
にある。

〔問題点を解決するための手段〕

上記した目的を達成するために、本発明では、水平偏向
回路内の水平発振周波数制御回路を、入力される信号か
ら水平同期信号と垂直同期信号とを分離する分離回路と
、水平偏向出力回路から出力された水平フライバックパ
ルスを入力し波形整形を行う波形整形回路と、分離され
た前記水平同期信号と前記波形整形回路からの出力信号
とを入力し、分離された前記垂直同期信号により、該垂
直同期信号における垂直同期期間は前記波形整形回路か
らの出力信号を、それ以外の期間は前記水平同期信号を
、それぞれ切り換えて出力する同期制御回路と、該同期
制御回路からの出力信号と前記波形整形回路からの出力
信号との位相を比較する位相比較器と、で構成するよう
にした。

〔作用〕

本発明の水平偏向回路では、前記水平発振周波数制御回
路において、前記同期分離回路に、垂直同期期間に水平
同期信号が欠落するＯＲタイプの複合同期信号が入力さ
れた際、前記同期制御回路の働きにより、垂直同期期間
では水平同期信号の代わりに、水平フライバックパルス
を前記波形整形回路により波形整形して得られた信号が
、前記位相比較器に入力される。この結果、該位相比較
器として、検波感度の高い位相比較器（例えば、フリッ
プフロップを利用したエツジトリガ方式のディジタル位
相比較器）を用い、水平引込範囲を拡大した場合でも、
垂直同期期間における水平同期信号欠落による画像乱れ
を防止することができる。

また、本発明によれば、垂直同期期間において水平同期
信号の代わりに位相比較器に入力される信号（水平フラ
イバックパルスを波形整形して得られた信号）の周期は
、水平同期信号の周期と一致している。従って、異った
水平周波数の仕様に対しても無調整で対応できる。

〔実施例〕

以下、本発明の実施例を図を用いて説明する。

なお、各図共、同じ働きをするものには、同じ番号を付
けて表わす。

第１図は、本発明の第１の実施例としての水平偏向回路
を示すブロック図である。

第１図中、１は同期信号入力端子、３は水平フライバッ
クパルス入力端子、４は水平発振周波数制御回路、５は
同期分離回路、６は同期制御回路、７は波形整形回路、
８は位相比較器、９はチャージポンプ、１０はローパス
フィルタ（Ｌ　Ｐ　Ｆ）、１１は電圧制御発振器（ＶＣ
Ｏ）　、１２は水平偏向ドライブ回路、１３は水平偏向
出力回路、１４は水平偏向コイル（ＤＹ）　、２１．２
２はそれぞれ位相比較器８の出力端子、５５は水平同期
信号検出回路、５６は垂直同期信号検出回路、である。

また、第２図は、第１図における水平発振周波数制御回
路４の一具体例を示す回路図である。第２図中、５１は
単安定マルチバイブレータ、５４はＤフリップフロップ
、６１，６３，６４，８１゜８２．８３，８４．８５．
８６，８７．８８．８９はそれぞれＮＡＮＤゲート、６
２．７０はそれぞれインバータ、７２．７３．７９はそ
れぞれトランジスタ、５２．７１．７４．７５，７６．
７７はそれぞれ抵抗、５３はコンデンサ、７８は定電流
回路である。

なお、第２図に示す様に、同期分離回路５は単安定マル
チバイブレータ５１．抵抗５２．コンデンサ５３より成
る水平同期信号検出回路５５と、Ｄフリップフロップ５
４より成る垂直同期信号検出回路５６とによって構成さ
れ、同期制御回路６はＮＡＮＤゲート６１，６３．６４
とインバータ６２とによって構成され、波形整形回路７
はトランジスタ？２，７３．７９と抵抗？１，７４，７
５．７６．７７と定電流回路７８とインバータ７０とに
よって構成され、位相比較器８はＮＡＮＤゲート８１，
８２，８３，８４，８５，８６，８７．８８．８９によ
って構成されている。

また、第３図は、第１図及び第２図中の各部信号波形を
示す波形図である。第３図において、（ａ）の波形Ｖ１
は同期信号入力端子１から入力される複合同期信号波形
を、（ｂ）の波形Ｖｂは同期分離回路５から出力される
擬似水平同期信号波形を、（ｃ）の波形■。は同期分離
回路５から出力される擬似垂直同期信号波形を、（ｄ）
の波形ｖ４は波形整形回路７の出力信号波形を、（ｅ）
の波形Ｖ、は同期制御回路６内のＮＡＮＤゲート６３の
出力信号波形を、（ｆ）の波形Ｖｆは同期制御回路６の
出力信号波形を、それぞれ示している。

では、本実施例の動作について、先ず、第１図及び第３
図を用いて説明する。

第１図中の水平発振周波数制御回路４では、同期信号入
力端子１から、垂直同期信号における垂直同期期間に水
平同期信号が欠落するＯＲタイプの複合同期信号Ｖ、（
第３図（ａ））を入力し、該信号より得られる水平同期
信号と、水平偏向出力回路１３で発生する水平フライバ
ックパルスとの位相比較を位相比較器８において行い、
そして、その比較結果を位相比較器８の出力端子２１，
２２から出力する。

次に、チャージポンプ９は、入力される位相比較器８か
らの出力に応じて、ローパスフィルタｌＯ内のコンデン
サ（図示せず）に充電、放電を行うことにより、ローパ
スフィルタ１０の出力として、前述の位相比較結果に対
応した直流電圧を得る。

次に、電圧制御発振器１１は、ローパスフィルタ１０か
らの直流電圧によって、その発振周波数が制御され、そ
の発振出力を水平偏向ドライブ回路１２に出力している
。水平偏向ドライブ回路１２では入力された信号を増幅
すると共に、波形整形して出力する。

次に、水平偏向出力回路１３では、入力された信号によ
って水平偏向コイル１４内に水平偏向電流を流すと共に
、後段のフライバックトランス（図示せず）に水平フラ
イバ・ツクパルスを供給する。

そして、この水平フライバックパルスは前述の如く、水
平発振周波数制御回路４に入力される。

このようにして、ＡＦＣ（自動周波数制御）ループを形
成して、電圧制御発振器１１における水平発振周波数と
水平同期信号の周波数とが常に一致するように、制御を
行っている。

この第１図に示す水平偏向回路において、水平引込範囲
を広げるためには、位相比較器８のゲインである検波感
度を上げればよい（例えば、第２図に示すエツジトリガ
方式のディジタル位相比較器８を用いる。）。しかしな
がら、このように検波感度の高い位相比較器を用いた場
合には、前述した如く、垂直同期期間において水平同期
信号が欠落した際、位相比較結果の出力電圧が大きく変
動じてしまう。

そこで、本実施例では、まず、同期信号入力端子ｌより
入力された複合同期信号■、を、同期分離回路５に入力
し、水平同期信号と垂直同期信号とに分離した後、擬似
水平同期信号ｖｂ（第３図（ｂ））と擬似垂直同期信号
ｖｃ（第３図（Ｃ））として同期制御回路６に入力する
。次に、水平偏向出力回路１３より入力される水平フラ
イバックパルスを波形整形回路７により波形整形した後
、出力信号Ｖａ（第３図（ｄ））として位相比較器８の
一方の入力と同期制御回路６とにそれぞれ供給する。そ
して、同期制御回路６では、入力された擬似垂直同期信
号ＶＣ（第３図（Ｃ））により、垂直同期期間以外の期
間では、同期分離回路５からの擬似水平同期信号ｖｂ（
第３図（ｂ））を、垂直同期期間（水平同期信号欠落時
）では、波形整形回路７からの信号Ｖａ（第３図（ｄ）
）を、それぞれ出力信号ＶｔＣ第３図（ｆ））として切
り換えて出力し、位相比較器８のもう一方の入力に供給
している。

この結果、位相比較器８では、垂直同期期間以外の期間
は、水平同期信号（即ち、擬似水平同期信号ｖｂ）と水
平フライバンクパルス（即ち、波形整形回路７の出力信
号Ｖａ）との位相比較が行われるが、水平同期信号の欠
落する垂直同期期間は、水平フライバックパルス（即ち
、波形整形回路７からの出力信号Ｖａ　）同士の位相比
較が行われる。

こうすることによって、垂直同期期間の水平同期信号欠
落に伴う位相比較器８の出力信号の変動を防止し、画像
の乱れをなくすことができる。

また、水平同期信号（即ち、擬似水平同期信号ｖｂ）と
水平フライバックパルス（即ち、波形整形回路７からの
出力信号Ｖａ）とはその周期が等しいため、同期制御回
路６において、信号Ｖ、と信号ｖ４とが切り換った直後
（即ち、垂直同期期間の開始直後及び終了直後）も、信
号Ｖ、としては第３図（ｆ　）に示す様に、周期が変わ
ることがな（、位相比較器８からの出力電圧は安定とな
り、画面上部における画像の乱れも起らない。

また、水平フライバンクパルスの周波数は、当然の事な
がら、水平同期信号の周波数に伴って変化するため、異
った水平周波数の仕様に対しても、無調整で良好な画像
を得ることができる。

では、第１図の水平発振周波数制御回路４の具体的な構
成について第２図を用いｔ説明する。

第２図において、同期分離回路５では、複合同期信号Ｖ
、のフロントエツジをトリガとして得られる擬似水平同
期信号Ｖｂを単安定マルチバイブレーク５１のＱ出力端
子から出力し、擬似垂直同期信号ＶＣをＤフリップフロ
ップ５４の百出力端子から出力している。

一方、波形整形回路７では、水平フライバンクパルス入
力端子３から入力される水平フライバックパルスを整形
し、インバータ７０より同期制御回路６と位相比較器８
へ出力している。そして、同期制御回路６では、同期分
離回路５から出力される擬似水平同期信号Ｖ、と波形整
形回路７の出力信号■４とを、擬似垂直同期信号ｖｃに
基づいて切換え、垂直同期期間（水平同期信号欠落時）
に、擬似水平同期信号Ｖｂの代わりに信号■４を、ＮＡ
ＮＤゲート６４の出力端子から位相比較器８に供給して
いる。尚、この時、ＮＡＮＤゲート６３の出力信号Ｖ、
の波形は第３図（ｅ）に示す如くになっている。

次に、位相比較器８では、入力端子２３から入力される
擬似水平同期信号ｖｂ（垂直同期期間は信号Ｖａ）の立
ち下がりエツジと、入力端子２４から入力される信号ｖ
４の立ち下りエツジとが一致するように、出力端子２１
．２２から出力する電圧を制御している。ここで、擬似
水平同期信号ｖｂは、前述した同期分離回路５内の単安
定マルチバイブレーク５１において、複合同期信号■。

の立ち上がりエツジをトリガとして得ているが、その信
号Ｖ、のパルス幅は単安定マルチバイブレータ５１の遅
延量によって決定される。従って、単安定マルチバイブ
レーク５１の遅延量を変化させると、信号Ｖ５のパルス
幅が変化して、信号Ｖｂの立ち下がりエツジの位相が変
化するが、位相比較器８は前述の如く、その信号ｖｂの
立ち下がりエツジに、信号Ｖ４の立ち下がりエツジが一
致するように働くので、信号■４の立ち下がりエツジの
位相も変化する。

従って、単安定マルチバイブレーク５１の遅延量を変化
させることにより、入力端子ｌからの複合同期信号Ｖ、
の立ち上がりエツジの位相に対し、信号ｖ４の立ち下が
りエツジの位相が変化する、即ち、言い換えれば、入力
端子１から入力される水平同期信号の位相に対し、水平
フライバックパルスの位相が変化するので、画像の水平
表示位置を調整することができる。

次に、第４図、第５図、第６図を用いて、本発明の第２
の実施例について説明する。

第４図は、本発明の第２の実施例としての水平偏向回路
を示すブロック図である。第４図中、１５は遅延回路、
１６は波形合成回路である。

また、第５図は、第４図における水平発振周波数制御回
路４の一具体例を示す回路図である。第５図中、１５１
は単安定マルチバイブレータ、１５２はコンデンサ、１
５３は抵抗、１６１はリセット機能付Ｔフリップフロッ
プである。

なお、第５図に示す様に、遅延回路１５は単安定マルチ
バイブレータ１５１．コンデンサ１５２゜抵抗１５３に
よって構成され、また、波形合成回路１６はリセット機
能付Ｔフリップフロップ１６１によって構成されている
。

また、第６図は、第４図及び第５図中の各部信号波形を
示す波形図である。第６図において、（ａ）の波形Ｖ、
は同期信号入力端子１から入力される複合同期信号波形
を、（ｂ）の波形Ｖ、は同期分離回路５から出力される
擬似水平同期信号波形を、（ｃ）の波形ｖｃは同期分離
回路５から出力される擬似垂直同期信号波形を、（ｄ）
の波形Ｖｄは波形整形回路７の出力信号波形を、（ｅ）
の波形Ｖ、は同期制御回路６内のＮＡＮＤゲート６３の
出力信号波形を、（ｆ）の波形Ｖｆは同期制御回路６の
出力信号波形を、（ｇ）の波形■９は遅延回路１５の出
力信号波形を、（ｈ）の波形ｖｈは波形合成回路１６の
出力信号波形を、それぞれ示している。

本実施例の特徴は、インターレース走査の場合でも、垂
直同期期間の前後における水平発振周波数の変動をなく
した点にある。

前述の第１図、第２図に示した第１の実施例では、同期
信号入力端子ｌから入力される複合同期信号ｖａの立ち
上りエツジを利用して擬似水平同期信号ｖｂを形成し、
信号Ｖ、として位相比較器８へ入力しているが、インタ
ーレース走査の場合は、■フィールドおきに、垂直同期
信号の垂直同期パルスが、水平同期信号の、水平同期パ
ルスと次に来るはずの水平同期パルスとの中間で立ち上
がるため（第６図（ａ）参照）、擬似水平同期信号■５
の周期が−になり（第６図（ｂ）参照）、水平発振周波
数が変動し、画像が乱れてしまう。そこで、本実施例で
は、以下に述べる働きによってこの問題を解決している
。

第４図において、遅延回路１５では、同期信号入力端子
１から入力される複合同期信号Ｖ、をトリガとして、二
水千周期よりも長く、１水平周期よりも短い遅延量を有
する遅延パルス■、が発生している。また、波形合成回
路１６では、水平同期信号検出回路５５から出力される
擬似水平同期信号■ゎと、遅延回路１５から出力される
遅延パルスＶ、とを入力として、第６図（ｈ）に示すよ
うな信号■ｈ　（擬似水平同期信号Ｖｂの立ち上がりエ
ツジで立ち下り、遅延パルス■９の立ち上りエツジで立
ち上がる。）を形成し、同期制御回路６に供給している
。この結果、インターレース走査の場合でも、垂直同期
期間の前後において、同期制御回路６から位相比較器８
に入力する信号■。

の立ち下りエツジの周期を水平周期一致させることがで
き、水平発振周波数を安定に保つことができる。

次に、第７図を用いて本発明の第３の実施例について説
明する。

第７図は、本発明の第３の実施例における水平発振周波
数制御回路の一興体例を示す回路図である。

この第７図に示す水平発振周波数制御回路は、第５図に
示した第２の実施例の場合と比較して、抵抗１７１．コ
ンデンサ１７２．Ｅｘ−ＯＲゲート１７３から成る極性
統一回路１７を付加した点が異なる。

この極性統一回路１７では、抵抗１７１．コンデンサ１
７２から成る極性検出回路の働きにより、同期信号入力
端子１から入力される複合同期信号の極性を検出し、Ｅ
ｘ−ＯＲゲート１７３からは常に正極性の複合同期信号
が出力される。従って、第５図に示す第２の実施例の場
合には、正極性の複合同期信号のみが入力可能であった
が、第７図に示す第３の実施例では、正極性、負極性の
いずれの極性の複合同期信号でも入力が可能となる。

以上の実施例では、同期信号入力端子１に複合同期信号
（垂直同期期間に水平同期信号が欠落するＯＲタイプ）
が入力されるものとして説明したが、言うまでもなく、
同期信号入力端子１に単なる水平同期信号のみが入力さ
れた場合でも、各実施例とも正常に動作することは明ら
かである。

〔発明の効果〕

本発明によれば、複合同期信号（垂直同期信号入力期間
に水平同期信号が欠落するＯＲタイプ）を入力とする際
、ディジタル位相比較器など検波感度の高い位相比較器
を用いた場合でも、常に良好な画像が得られ、また、異
った水平周波数の仕様に対しても、無調整で良好な画像
を得ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例としての水平偏向回路を
示すブロック図、第２図は第１図における水平発振周波
数制御回路の一具体例を示す回路図、第３図は本発明の
第１の実施例における各部信号波形を示す波形図、第４
図は本発明の第２の実施例としての水平偏光回路を示す
ブロック図、第５図は第４図における水平発振周波数制
御回路の一興体例を示す回路図、第６図は本発明の第２
の実施例における各部信号波形を示す波形図、第７図は
本発明の第３の実施例における水平発振周波数制御回路
の一具体例を示す回路図である。符号の説明４・・・水平発振周波数制御回路、５・・・同期分離回
路、６・・・同期制御回路、７・・・波形整形回路、８
・・・位相比較器、１５・・・遅延回路、１６・・・波
形合成回路、１７・・・極性統一回路代理人　弁理士　並　木　昭　夫第３図（ｔ）ＶＪＬＪＬＩＬＪ　ＬＪ　ＬＪ　ＬＪ　ＬＪＥ−
第５図第６図

Claims

【特許請求の範囲】１、水平発振周波数制御回路と、該制御回路から出力さ
れる制御出力に応じてその発振周波数が制御される水平
発振回路と、該発振回路からの発振出力を増幅し波形整
形する水平偏向ドライブ回路と、該ドライブ回路からの
出力信号を入力して、水平偏向コイルに水平偏向電流を
流すと共に、フライバックトランスに供給するための水
平フライバックパルスを出力する水平偏向出力回路と、
を具備した水平偏向回路において、前記水平発振周波数制御回路は、入力される信号から水
平同期信号と垂直同期信号とを分離する分離回路と、前
記出力回路から出力された水平フライバックパルスを入
力し波形整形を行う波形整形回路と、分離された前記水
平同期信号と前記波形整形回路からの出力信号とを入力
し、分離された前記垂直同期信号により、該垂直同期信
号における垂直同期期間は前記波形整形回路からの出力
信号を、それ以外の期間は前記水平同期信号を、それぞ
れ切り換えて出力する同期制御回路と、該同期制御回路
からの出力信号と前記波形整形回路からの出力信号との
位相を比較する位相比較器と、から成り、該位相比較器
による位相比較結果を前記制御出力として出力すること
を特徴とする水平偏向回路。