JPS60146577A - 水平偏向位相制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電磁偏向型ブラウン管を表示手段とするモニ
タディスプレー等に使用する水平偏向の位相制御回路に
関するものであるＯ 従来例の構成とその問題点 第１図は従来の水平偏向位相制御回路を示している。以
下にこの従来例の構成につ・いて第１図及び第２図を参
照して説明する。

第１図において、１は入力部であり、水平同期信号か入
力される。Ｑｌはトランジスタで、カップリングコンデ
ンサＣ６を通してヘースヘ水平同期信号が伝送される。

トランジスタＱ１のコレクタ。

エミッタにはそれぞれ抵抗Ｒ１，Ｒ２が接続され、おの
おのコンデンサＣ，、Ｃ２を通じてダイオードＤ１と抵
抗Ｒ３の交点、ダイオードＤ２と抵抗Ｒ２の交点へと接
続される。ダイオードＤ１とＤ２の交点へは、水平ドラ
イブ及び出力回路６から得だフライバンク電圧を整形回
路６へ通して得たのこぎり両信号を送り込んでいる。ダ
イオードＤ１のアノード側は抵抗Ｒ３を通じて、又ダイ
オードＤ２のカソード側は抵抗Ｒ４を通じて積分器７に
入力される。

積分器７の出力は、電圧制御発振器（以下ＶＣＯと云う
）４へ入り、水平ドライブ及び出力回路５へとつながる
。水平ドライブ及び出力回路５の出力は偏向ヨークＤＹ
を１駆動する。

次に上記従来例の動作について説明する。

入力部１に同期信号が入ると、トランジスタＱ４のエミ
ッタ及びコレクタに振幅の等しい方形波＜ルスがあられ
れる。コレクタ側にあられれる方形波パルスは、入力さ
れた水平同期信号と位相か逆となっておムコンテンザＣ
つはダイオードＤ１を逆バイアスする方向に充電される
。エミ・ツタ側の方形波パルスは同期信号と同位相であ
り、コンデンサＣ２もダイオードＤ２を逆ノ・イアスす
る方向に充電される。コンデンサＣ１及びＣ２に充電さ
れた電荷は、同期パルスのない期間中にそれぞれ抵抗Ｒ
３及びＲ４を通じて放電していく。ここでコンデンサＣ
１と０２に充電される電荷量が等しく極性が逆である場
合、Ｒ３−Ｒ４なる関係を抵抗Ｒ３，Ｒ４に与えると、
これらの抵抗を通じて流れる放電電流は互いに打ち消し
あってＰ点には電圧があられれない。この状態が第２図
（、ｂ）にあたる。

次に、水平発振周波数が高くなる、つまり比較信号が同
期パルスより進んでいる場合には、Ｐ点には負方向電圧
があられれる。この負電圧を積分器７を通して平滑化し
ｖＣ○４へ入力する。このｖＣ○は、入力電圧が高くな
るにつれて発振周波数が高くなる様になっている。した
かって、もし第２図（ａ）に示すように比較信号が同期
信号より進んだ場合、発振周波数を下げようと作用する
。

同様に、水平発振周波数が低くなる、つ捷り比較信号が
同期パルスより遅れている場合には、Ｐ点には正方向電
圧があられれ発振周波数をあげようと作用する。この状
態が第２図（Ｃ）に示す状態である。この様にして、水
平偏向回路は水平同期パルスに同期させることが出来、
安定な画像を得ることが可能となる。なお、比較信号は
、フライバック電圧の一部を抵抗及びコンデンサよりな
る整形回路６で積分してのこぎり波信号に変換して得ら
れたものである。

この様に、上記従来例においては、フライバック電圧と
水平同期パルスを直接的に位相比較して制御する方法で
はないため、フライバック電圧をのこきｐ波へ変換して
やる必要があり、その分回路構成が複雑となる欠点があ
った。

発明の目的 本発明は、上記従来例の様に間接的な比較でなく、より
正確な位相制御方法として、フライバック電圧の立ち」
二かり部と比較し安定な同期性能を確保することを目的
とするものである。

発明の構成 本発明は、上記目的を達成するために、フライバックト
ランスの立ち上かり部を検出し、これを立ち上かり特性
の良いパルスに整形し、水平同期パルスとの位相差を電
圧値に変換して位相制御を行なうもので、安定な水平同
期性能を実現する効果を得るものである。

実施例の説明 第３図において、１は入力部、２は位相制御器であり、
２つのパルスの位相差に応じたパルス電圧を出力する。

３は抵抗、コンデンサよりなる低域フィルタで、位相制
御器２の出力の高周波成分を除きＶＣ○４へ接続される
。ＶＣ○４の出力信号は、水平ドライブ及び出力回路５
へ導ひがれて偏向ヨークＤＹへの偏向電流を供給するト
リガとなる。なお水平ドライブ及び出力回路５は、トラ
ンジスタＱ１１”１２、トランスＴ１、ｈンデンザＣ１
１゜ダイオードＤ１１で構成されている。次に９はフラ
イバック電圧を抵抗Ｒ１２を通してコンパレータ１０の
一方の入力へ導びくダイオードである。コンパレータ１
０は、他方の入力信号である基準電位１１とフライバッ
ク電圧の立ち上がり部を比較しており、その出力は位相
制御器２へ接続されている６、次に上記実施例の動作に
ついて第４図の波形図を参照して説明する。

第３図において、トランジスタＱ１２がオフとなると同
時に発生するフライバック電圧Ａを高酬圧ダイオード９
によってピーク電圧およそ■。のパルスにクリップし、
これがＲ１２，Ｒ１３によって構成される抵抗分圧器を
通してＢの様なパルスを得てコンパレータ１ｏの一方の
入カニ入る。コンパレータ１０の他方の入力にはｖＲＥ
Ｆなる比較基準電圧が接続されている。第４図に示す様
に、パルスＢと基準電圧■ＲＥＦが一致する点でＣなる
整形パルスが出力される。このパルスＣは、水平同期パ
ルスと比較しても充分早い立ち上がり時間をもっている
。

ここで得られたパルスＣは、位相制御器２の一方の入力
に入り、゛他方の入力信号である水平同期パルスと位相
差を比較する。もし、水平同期パルスＤ、ｌ：ｐパルス
Ｃの方が進んでいる場合（水平発振周波数が同期パルス
周波数より高い場合）には、位相制御器２は負方向パル
スを出力する。位相差が大きくなるにしたかって出力パ
ルスの幅が犬きくなる。この出力信号が、低域フィルタ
３を通過してＶＣｏ４に入力されると、発振周波数はさ
がる様に作用する。逆に、水平同期パルスＤＪ：′りハ
ルスＣの方が遅れている場合には、ＶＣｏ４は発振周波
数をあげる様に作用する。

と等しい周波数に制御され、位相制御が実行されること
になる。

本実施例においては、この様にフライバック電圧の立ち
上が９部と水平同期パルスの位相差を直接比較制御する
ことになり、正確かつ安定な同期性能が得られることに
なる。

発明の効果 本発明は上記のような構成であり、以下に示す効果が得
られるものである。すなわち、フライハック電圧の立ち
上がりを直接的に位相比較し、水平同期パルスに一致さ
せる機制御するだめの正確な位相制御が出来、ディスプ
レー画面上の映像も安定したものが得られる。

【図面の簡単な説明】

第１図は従来の水平偏向位相制御回路を示す回路図、第
２図はその動作の一部を示す波形図、第３図は本発明の
一実施例を示す回路図、第４図は第３図の各部の波形図
である。 ２・・・・・・位相制御器、３・・・・・低域フィルタ
、４・・・ＶＣｏ、　６・・・水平ドライブ及び出力回
路、１０・・・・・コンパレータ、ＤＹ・・・・偏向ヨ
ーク。 代理人の氏名　弁理士　中　尾　敏　男　ほか１老年　
１　図 ＋Ｖ

Claims (1)

【特許請求の範囲】
1. 水平偏向用出力スイッチンクトランジスタのコレクタと
   ダイオードのカソードを接続し、上記出カスイノチンク
   トランシスタのオフ時に発生ずるフライバンク電圧の立
   ち上かり部か一定レベルに達すると上記ダイオードが導
   通する様上記ダイオードのアノード電極を抵抗を介して
   電圧源に接続し、上記ダイオードで得られたパルス電圧
   を抵抗分圧器を介してコンパレータの一方の入力端に入
   力して上記コンパレータの他方の入力端に入力される基
   準電圧と比較し、上記コンパレータで得られた整形パル
   スと水平同期パルスの位相を位相制御器で比較一致させ
   、上記位相制御器の出力信号を低域フィルタを通して電
   圧制御発振器に接続し、その出力信号を上記出力スイッ
   チングトランジスタの駆動回路へ接続するよう構成して
   なる水平偏向位相制御回路。