KR0136468B1 - 수직 동기신호 분리 회로 - Google Patents

Abstract

본 발명은 복합 동기 신호에서 수직 동기 신호 분리회로에 관한 것으로 특히 수직 동기신호가 검출된 후 일정시간 동안 검출회로의 기능을 정지시켜 이 시간 동안 들어오는 잡음성분을 완전하게 차단할 수 있도록 한 것이다.

특징적인 구성으로는 복합동기신호가 수직 동기신호 부분에서 대부분이 논리'0'상태가 되는 것을 이용하여 수평 동기신호의 반주기로 상기 복합동기신호를 체크하여 논리 '0'인 상태가 일정 횟수 이상 계속되면 이를 필드의 시작임을 인지하여 필드시작신호를 발생시키는 필드시작신호검출부와, 상기 필드시작신호에 의해 수직 동기신호를 발생시키는 수직 동기신호발생부로 구성함에 있다.

Description

수직 동기신호 분리 회로

제1도는 종래의 수직 동기신호 분리 회로도.

제2도는 종래의 수직 동기신호 분리 회로에 의한 각 부분의 신호 파형도.

제3도는 본 발명에 의한 수직 동기신호 분리 회로의 블록도.

제4도는 제3도의 필드 시작신호 검출부의 상세회로도.

제5도는 제3도의 필드 시작신호 검출부의 동작을 순서도 형식으로 표현한 흐름도.

제6도는 본 발명의 수직 동기신호 분리 회로에 의한 각 부분의 신호 파형도.

* 도면의 주요부분에 대한 부호의 설명

30 : 필드 시작신호 검출부 40 : 수직 동기신호 발생부

31~36 : 디플립플롭 BUF1~BUF4 : 버퍼

AND2B,AND2A : 논리곱연산기 NAND3B : 부정논리곱연산기

OR1,OR2 : 논리합연산기 ECSY : 복합동기신호

NH50 : 제 1 구형파 2HSYNC : 제 2 구형파

NCLR : 클럭신호

본 발명은 복합 동기 신호에서 수직 동기신호 분리 회로에 관한 것으로, 특히 수직동기신호가 검출된 후 일정시간 동안 검출회로의 기능을 정지시켜 이 시간 동안 들어오는 잡음성분을 완전하게 차단할 수 있도록 한 것이다.

종래의 수직 동기신호 분리 회로는 제 1 도와 같이 복합 동기신호에서 수직 동기부분을 검출해내기 위한 저역통과필터부(10)와, 이 저역필터링된 신호를 다시 일정 기준값과 비교하는 레벨비교부(20)로 구성되어 있다.

상기의 종래 수직 동기신호 분리 회로의 동작을 보면 입력되는 복합 동기 신호는 저역통과필터부(10)를 거치면서 수직 동기신호 부분은 대부분 통과되지만 수평 동기신호 부분은 일부만 통과되고 이 신호는 다시 레벨비교부(20)에서 일정기준 레벨과 비교함으로써 수직 동기신호만이 나타나게 된다.

그러나 상기와 같은 종래의 동기신호 분리 회로에서는 제2도의 (a)와 같이 복합영상신호에 잡음이 포함되어 입력되면 다시 화면의 시작을 나타내는 수직 동기 신호와 줄의 시작을 나타내는 수평 동기 신호로 구성되어 있는 (b)와 같은 복합 동기신호로부터 펄스성 잡음이 검출되고 이것은 다시 (c)의 저역통과필터부(10)에서 검출되어 수직 동기신호와 거의 비슷한 모양으로 나타나게 되므로 이를 사용하여 화면을 표시할 경우 화면의 흔들리는 등의 현상이 나타나게 되었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서 본 발명의 목적은 논리 회로만으로 구성한 수직 동기 신호를 만들어 냄으로써 회로구성에 필요한 부품수를 줄이고 잡음에 의한 영향을 완전하게 배제하기 위한 복합 동기신호에서 수직 동기신호 분리 회로를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 수직 동기신호 분리 회로의 특징은 복합 동기신호의 수평 동기성분과 하강에지에서 위상이 일치되고 수평 동기신호의 반주기 듀티비가 50%인 제 1 구형파를 만들고, 상기 제 1 구형파의 2배의 주파수를 갖는 제 2 구형파를 만들어 상기 제 2 구형파의 상승에지에서 복합 동기신호 상태를 읽어들여 복합 동기신호의 수직 동기부분을 일정한 주기(수평동기의 반주기)로 체크하여 논리 0 인 상태가 일정횟수 이상 계속되는 경우를 수직동기부분으로 인지하여 필드시작신호를 발생시키는 필드 시작 신호 검출부와, 상기 필드 시작 신호 발생부의 출력신호에 따라 동기신호를 발생시키는 수직 동기 신호 발생부로 구성함에 있다.

이하 본 발명에 따른 복합 동기 신호에서의 수직 동기 신호 분리회로의 바람직한 하나의 실시예에 대하여 첨부도면을 참고하여 상세히 설명한다.

제3도는 본 발명에 의한 수직동기분리회로의 블록도로서, 도면에 도시되는 바와 같이, 먼저, 외부에서 복합동기신호의 수평동기성분과 하강에지에서 위상이 일치되고 수평 동기신호의 반주기 듀티비가 50%인 제 1 구형파(NH50)를 만들고, 상기 제 1구형파의 2배인 주파수를 갖는 제 2 구형파(2HSYNC)를 만들다. 그리고 복합동기신호와 상기 제 1, 제 2 구형파(NH50, 2HSYNC)신호를 입력하여 상기 제 2 구형파(HSYNC)의 상승에지에서 상기 복합동기신호를 체크하여 논리 '0' 인 상태가 일정횟수 이상 계속되는 경우를 수직동기부분으로 인지하여 필드시작신호를 발생시키는 필드시작신호검출부(30)와, 상기 필드 시작 신호 발생부(30)의 출력신호에 따라 수직 동기신호를 발생시키는 수직 동기신호발생부(40)로 구성된다.

제4도는 상기 제3도의 필드 시작 신호 검출부(30)의 실시예를 보이고 있는 것으로서, 도면에 도시된 바와 같이, 다수의 디플립플롭(31~36)과 논리 연산기(OR1, OR2 ,AND2A, AND2B, NAND3B) 및 버퍼(BUF1~BUF4)로 구성함이 바람직하다.

제5도는 상기 필드시작신호검출부에서 필드시작신호가 발생되는 동작을 순서도 형식으로 보인 것이며 제6도는 그 시뮬레이션 결과를 보였다.

이상과 같이 구성되는 본 발명의 복합 동기 신호에서의 수직 동기 신호 분리회로의 동작을 설명하면 다음과 같다.

먼저, 제 1 구형파(NH50)와 제 2 구형파(2HSYNC)는 제6도에 설명한 바와 같다. 즉, 제 1 구형파(NH50)는 복합동기신호의 수평동기 성분의 하강에지와 같은 위상을 갖고 반주기 두티비가 50%이며 수평 동기신호에 따라 하이와 로우를 반복하도록 되어 있다. 그리고 제 2 구형파(2HSYNC)는 제 1 구형파(NH50)의 2배인 주파수를 갖도록 하였다. 따라서, 복합동기신호의 하강에지, 제 2 구형파(2HSYNC)의 하강에지 그리고 제 1 구형파(NH50)의 하강 및 상승에지의 위상이 서로 일치한다.

상기 필드시작신호 검출부(30)의 동작을 제4도 내지 제6도를 참조하여 설명하면 다음과 같다.

먼저 복합 동기신호중 수직동기성분이 없는 부분의 경우 제4도에서 클럭신호(NCLR)에 의해 회로가 초기상태로 초기화된 후, 제 2 구형파(2HSYNC)를 클럭신호로하여 상기 제 2 구형파(2HSYNC)신호의 상승에지마다 복합동기신호의 데이터(ECSY)를 읽어 들인다.

이때, 복합동기신호의 데이터는 논리 '0'과 논리 '1'이 교대로 읽혀지게 되는데 논리 0의 상태에서 논리곱연산기(AND2B)가 순간적으로 논리'1'을 출력(복합동기신호신호(ECSY)와 디플립플롭(31)의 출력이 동시에 '0'인 경우)하게 되어 다른 디플립프롭(32~34)들을 프리세트시키므로 따라서 출력신호(필드시작신호)는 항상 논리'1'이 된다.

다음에 복합동기신호중 수직 동기신호의 성분이 있는 부분의 경우는 제4도에서 제 2 구형파(2HSYNC)의 상승에지마다 복합동기신호의 데이터(ECSY)가 논리'1'이 되기 때문에 다른 디플립플롭(32~34)이 프리세트되지 않으므로 회로가 동작하게 된다.

그리고 제 2 구형파(2HSYNC)신호의 상승에지에서 복합동기신호를 읽으면 항상 노닐 값이 1이되므로, 상기 디플립플롭(32~34)들은 논리'111'인 상태에 있다. 그 후 제6도의 점 1 시점에서 제 2 구형파(2HSYNC)신호의 상승에지에서 복합동기신호를 읽으면 복합동기신호는 논리 0이 되고, 그때의 제 1 구형파(NH50)신호는 논리 0이 된다. 계속해서 점 2 시점에서 제 2 구형파(2HSYNC) 신호의 상승에지에서 복합동기신호 값은 0, 제 1 구형파(NH50)신호는 1이 되고, 점 3의 시점에서 복합동기신호 값은 0 제 1 구형파(NH50)신호는 0이 된다. 따라서 이와 같이 제 2 구형파(2HSYNC)신호의 상승에지에서 복합동기신호를 읽었을 때 복합동기신호 값이 0이면 그 때의 제 1 구형파(NH50)신호를 체크하여 연속한 세 개의 데이터가 논리'010'이 될 때 부정논리곱연산기(NAND3B)는 논리'0'을 출력하게하여 논리'1'상태에 있던 디플립플롭(35)을 논리'0'상태로 한다.

상기 디플립플롭(35)음 다음 상승에지에서 논리'1' 상태로 돌아가고 나머지 다른 디플립플롭(36)은 복합동기신호(ECSY)가 없는 경우를 위한 것이다.

즉, 상기와 같은 동작을 자세히 설명하면 모든 사건은 제 2 구형파(HSYNC) 신호의 상승에지에서 발생한다.

먼저 상승에지에서 복합영상신호의 데이터(ECSY)값을 읽어 이때 논리'1'이면 처음상태로 돌아가고 논리'0'이면 다음상태로 간다. 다음 상태는 이때의 제 1 구형파(NH50)신호의 값을 기억장소에 저장하는 것이다. 이와 같은 과정을 반복하여 기억장소에 저장된 내용을 읽어 논리'010'이 저장되어 있으면 이를 필드의 시작으로 인식하여 필드시작신호를 발생시키고 기억장소의 내용를 지우고 처음상태로 돌아간다.

반대로 '010'이 저장되어 있지 않은 경우에는 기억 장소의 내용은 지우지 않고 초기 상태로 돌아간다.

제6도의 경우를 보면 점 1,2,3에서 위의 동작을 하게 되면'010'이 기억장소에 저장하게 되어 필드 시작 신호가 발생된다.

그러나 점 4,5의 경우 복합 영상 신호가 '0'인 상태가 최대 2번밖에는 없고 그것도 잡음 상태이기 때문에 제 2 구형파(2HSYNC)의 상승에지에서 '0'상태가 될 가능성은 적으므로 따라서 필드 시작 신호가 잘못 발생되지 않는다.

상기와 같은 필드시작신호 발생시 잡음에 대한 영향을 더욱 줄이기 위해서는 '010'의 세번보다 많은 점에서 체크하면 되지만 이는 필드 신호의 지연을 가져온다.

이상에서와 같이 본 발명에 의한 복합 동기 신호에서의 수직 동기 신호 분리회로에 의하면 논리 회로만으로 구성가능하므로 아날로그적인 구성에 비해 소요부품을 줄일 수 있을 뿐만 아니라 디지털 회로만으로 구성되므로 집적화하기에 용이하고 또한 잡음에 의해 수직 동기 신호가 잘못 발생되는 것을 줄일 수 있다.

Claims (1)

1. 복합동기신호의 수평동기성분과 하강에지에서 위상이 일치되고 수평 동기신호의 반주기 듀티비가 50%인 제 1 구형파신호와 상기 제 1 구형파의 2배의 주파수를 갖는 제 2 구형파와 상기 복합동기신호와 상기 제 1, 제2 구형파(NH50, 2HSYNC)신호를 입력하여 상기 제 2 구형파(HSYNC)의 상승에지에서 상기 복합동기신호를 체크하여 논리 '0' 인 상태가 일정횟수 이상 계속되는 경우 그 때의 제 1 구형파 신호를 체크하여 설정된 값이면 수직동기부분으로 인지하여 필드시작신호를 발생시키는 필드시작신호검출부와 상기 필드 시작 신호 발생부의 출력신호에 따라 수직 동기신호를 발생시키는 수직 동기신호발생부를 포함하여 구성됨을 특징으로 하는 수직동기 신호 분리 회로.