TWI452903B - 垂直空白區間解碼器及其操作方法 - Google Patents
垂直空白區間解碼器及其操作方法 Download PDFInfo
- Publication number
- TWI452903B TWI452903B TW098123445A TW98123445A TWI452903B TW I452903 B TWI452903 B TW I452903B TW 098123445 A TW098123445 A TW 098123445A TW 98123445 A TW98123445 A TW 98123445A TW I452903 B TWI452903 B TW I452903B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- symbol rate
- blank interval
- vertical blank
- level
- Prior art date
Links
Landscapes
- Television Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
本發明是有關於一種類比電視,且特別是有關於一種垂直空白區間解碼器及其操作方法。
垂直空白區間(Vertical Blanking Interval,VBI)是電視訊號中所保留的空白區間,可使接收端達到畫面的同步與易於等化補償。垂直空白區間原本並無傳送真正的影像訊號,隨著數位資訊的蓬勃發展,各種使用者資訊可被附加於垂直空白區間中,使觀賞者除了觀看電視節目外,還能獲得其他的數位資訊,例如消費資訊、股市行情、節目表等等。目前,各系統已發展出多種不同的垂直空白區間規格,如隱藏字幕(Closed Caption,CC)、副本衍生管理系統(Copy Generation Management System,CGMS)、寬螢幕訊號(Widescreen Signaling,WSS)、視訊編程系統(Video Programming System,VPS)及圖文電視(teletext)等等。系統業者會在傳送端將所要傳送之資訊編碼附加於電視訊號之垂直空白區間傳送出去,而接收端可還原出原傳送的影像訊號,再進行影像訊號的同步與還原,以還原發送端所提供的數位資訊。
習知的垂直空白區間解碼器為依據電視訊號中垂直空白區間所出現的掃描線位置來設定。垂直空白區間解碼器接收到這些位置之掃描線訊號後,為了能正確還原出原傳送的訊號,會在前導時脈(clock run-in)期間進行符號時序調校。寰觀目前垂直空白區間規格的制定,皆是在一符號時間內以空白準位(blanking level)來代表所傳送的訊息位元為0,並以高於空白準位一特定值來表示邏輯準位1,此兩準位並不屬於極性相反的等值準位。因此,必須有效地估測出兩準位的中間值,以正確判別所接收的訊號。由於垂直空白區間的訊號經通道傳輸衰減失真,或發射端產生非標準的訊號,將使得垂直空白區間解碼器無法事先得知訊號判別的中心準位值。習知的時序調校方法在偵測相位誤差時需要接收一準位平衡的訊號(即兩邏輯值所對應的電器訊號中心準位為零伏特的訊號),因此在符號時序調校迴路機制裡將包含一準位估測機制。直流準位估測不正確將導致符號時序調校偏離,而符號時序調校不正確將使直流準位估測產生更大誤差,兩機制的相互牽動影響將造成一惡行循環,進而無法還原出正確的訊號。
本發明提供一種垂直空白區間解碼器及其操作方法,其具有高度的符號時序調校能力,並可改善在高符號傳輸率下的符間干擾問題。
本發明提出一種垂直空白區間解碼器,包括符號時序調校模組、直流準位轉換模組以及等化器模組。其中,符號時序調校模組耦接直流準位轉換模組與等化器模組,等化器模組耦接直流準位轉換模組。符號時序調校模組依據影像訊號與影像訊號所屬垂直空白區間規格的預設符號速率產生符號速率提示訊號。直流準位轉換模組用以接收第一影像訊號與符號速率提示訊號,並依據符號速率提示訊號將第一影像訊號轉換為交流影像訊號。等化器模組則用以接收交流影像訊號與符號速率提示訊號,並依據符號速率提示訊號,對直流準位轉換模組輸出之交流影像訊號進行等化處理,並將等化處理後的訊號進行邏輯值判斷,以產生位元流訊號。
在本發明之一實施例中,上述之垂直空白區間解碼器,更包括取樣頻率轉換單元,利用目標取樣頻率對影像訊號重新取樣,並將具有目標取樣頻率的該影像訊號傳送到該符號時序調校模組。
在本發明之一實施例中,上述之垂直空白區間解碼器更接收來自水平同步器的水平同步時序訊號和垂直同步器的垂直空白區間有效旗標,更包括載波檢測單元,依據垂直空白區間有效旗標與水平同步時序訊號偵測並判別影像訊號是否已進入預設的資料期間內,並依據偵測結果輸出一解碼旗標訊號。位元延遲線單元,依據符號速率提示訊號暫存位元流訊號,並將位元流訊號所傳輸之資料由串列資料轉換成並列資料,以產生並列資料訊號。時程控制器,用以依據解碼旗標訊號、水平同步時序訊號、並列資料訊號以及符號速率提示訊號,控制垂直空白區間解碼器內操作的時程,控制符號時序調校模組進行符號時序調校,以及產生一字元脈衝訊號及一字元資料訊號
本發明提出一種垂直空白區間解碼器的操作方法,其步驟包括:首先,依據影像訊號與影像訊號所屬垂直空白區間規格的預設符號速率產生一符號速率提示訊號。接著,依據符號速率提示訊號將影像訊號轉換為一交流影像訊號。繼之,依據符號速率提示訊號對交流影像訊號進行等化處理,並將等化處理後的訊號進行邏輯值判斷,以產生位元流訊號。
在本發明之一實施例中,上述之垂直空白區間解碼器的操作方法更接收一水平同步時序訊號和一垂直空白區間有效旗標,更包括依據垂直空白區間有效旗標與水平同步時序訊號偵測並判別第二影像訊號是否已進入一預設的資料期間內,並依據偵測結果輸出一解碼旗標訊號。依據符號速率提示訊號暫存位元流訊號,並將位元流訊號所傳輸之資料由串列資料轉換成並列資料,以產生一並列資料訊號,以及依據解碼旗標訊號、水平同步時序訊號、並列資料訊號以及符號速率提示訊號,控制垂直空白區間解碼器的操作時程,以進行符號時序調校,並比對並列資料訊號與預設樣本集合,產生字元脈衝訊號及字元資料訊號。
基於上述,本發明利用無須直流平衡的符號時序相位誤差偵測機制與符號時序迴路外的動態直流準位估測機制來實現高度符號時序調校能力,並利用等化器與切片器來改善在高符號傳輸率下的符間干擾問題。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
下面將參考附圖詳細闡述本發明的實施例,附圖舉例說明了本發明的示範實施例,其中相同標號指示同樣或相似的元件或步驟。
圖1是依照本發明實施例說明影像訊號解碼系統之方塊圖。請參照圖1,影像解碼系統100包括影像水平同步器(Video Horizontal Synchronizer)102,影像垂直同步器(Video Vertical Synchronizer)104及垂直空白區間解碼器(VBI Decoder)106。其中,影像垂直同步器104耦接影像水平同步器102與垂直空白區間解碼器106。
影像水平同步器102接收第二影像訊號DS2,並偵測第二影像訊號DS2中每一個水平同步,以輸出水平同步時序訊號HSTM1。影像垂直同步器104接收第二影像訊號DS2與水平同步時序訊號HSTM1,並且依據水平同步時序訊號HSTM1而偵測第二影像訊號DS2的垂直同步。更進一步,影像垂直同步器104可以偵測出垂直同步中的垂直空白區間。當影像垂直同步器104偵測到載送垂直空白區間時,影像垂直同步器104所輸出的垂直空白區間有效旗標VBL1會被設定為真,反之則從重設為偽。此時,垂直空白區間解碼器106可以依據垂直空白區間有效旗標VBL1與水平同步時序訊號HSTM1將第二影像訊號DS2進行解碼,以輸出字元脈衝(word clock)訊號WC1與字元資料(word data)訊號WD1給下一級的微處理器進行應用,其中資料訊號WD1即為從垂直空白區間還原的發送端傳送資料。
圖2是依照本發明實施例說明垂直空白區間解碼器之方塊圖。請參照圖2,垂直空白區間解碼器106包括取樣頻率轉換單元202、符號時序調校模組204、直流準位轉換模組206、等化器模組208、載波檢測單元210、位元延遲線單元212以及時程控制器214。
取樣頻率轉換單元202依據第三符號速率提示訊號ST2與相對位置訊號L1,以內插的方式將具有原始取樣頻率的第二影像訊號DS2重新取樣,以轉換為具有目標取樣頻率的第一影像訊號DS1。其中,第二影像訊號DS2為符合類比電視廣播系統規格的影像訊號,例如CVBS訊號、Y/C訊號或Y/Pb/Pr訊號。第三符號速率提示訊號ST2及相對位置訊號L1為符號時序調校模組204所提供。其中第三符號速率提示訊號ST2的符號速率,為依據第二影像訊號DS2的符號速率的兩倍(起始狀態時,第三符號速率提示訊號為依據第二影像訊號DS2所屬垂直空白區間規格的預設符號速率的兩倍)。相對位置訊號L1則用以指出第二影像訊號DS2的原始取樣點O(k)與第一影像訊號DS1的目標取樣點N(k)之間的相對位置/間距Mu(k)。
舉例來說,假設第二影像訊號DS2的原始取樣頻率為24.576MHz,而第二影像訊號DS2所屬垂直空白區間規格的預設符號速率為6.9375Mbit/s,則經轉換後產生的第一影像訊號DS1之重新取樣頻率為13.8750MHz。值得注意的是,本實施例雖以第三符號速率提示訊號ST2之符號速率為第二影像訊號DS2所屬垂直空白區間規格的預設符號速率的兩倍為例進行說明,但實際應用上並不以此為限。使用者可依據實際情形需求調整其倍數。另外,影像訊號的符號速率並不會因取樣頻率不同而有所改變,也就是說,本發明實施例中第一影像訊號DS1和第二影像訊號DS2的符號速率一致。
符號時序調校模組204類似於一鎖相迴路(Phase Locked Loop,PLL),可對第一影像訊號DS1進行符號時序回復(symbol timing recovery)。符號時序調校模組204接收第一影像訊號DS1,並追蹤所接收的第一影像訊號DS1的頻率及相位變化,依據第一影像訊號DS1的符號速率產生相對位置訊號L1和符號速率提示訊號(第一符號速率提示訊號ST0、第二符號速率提示訊號ST1及第三符號速率提示訊號ST2)。其中,第一速率提示訊號ST0、第二速率提示訊號ST1的符號速率為第一影像訊號DS1之符號速率的一倍,且第一速率提示訊號ST0與第二速率提示訊號ST1具有不同相位,而第三符號速率提示訊號ST2之符號速率則為第一影像訊號DS1之符號速率的兩倍。值得注意的是,符號時序調校模組204根據第一影像訊號DS1所屬垂直空白區間規格的預設符號速率,產生符號速率提示訊號的初始訊號,之後再依據所接收的第一影像訊號DS1的頻率及相位變化,調整符號速率提示訊號。
直流準位轉換模組206耦接取樣頻率轉換單元202以及符號時序調校模組204,用以接收第一影像訊號DS1與第一符號速率提示訊號ST0,並依據第一符號速率提示訊號ST0將第一影像訊號DS1的準位下拉,以將第一影像訊號DS1轉換為交流影像訊號AS1。其中,第一影像訊號DS1與交流影像訊號AS1為相同波形但不同準位的訊號。詳細來說,直流準位轉換模組206可包括動態直流準位產生單元216與減法單元218。其中,動態直流準位產生單元216耦接符號時序調校模組204與減法單元218。動態直流準位產生單元216依據第一符號速率提示訊號ST0估計第一影像訊號DS1的直流準位(例如,第一影像訊號DS1中相鄰波峰準位與波谷準位的平均),而依據估計結果產生動態直流準位訊號DCL1,其中動態直流準位訊號DCL1即為第一影像訊號DS1的準位下拉值。減法單元218則將第一影像訊號DS1與動態直流準位訊號DCL1相減,以產生交流影像訊號AS1。
等化器模組208耦接符號時序調校模組204與直流準位轉換模組206,用以接收交流影像訊號AS1與第二符號速率提示訊號ST1,並依據第二符號速率提示訊號ST1等化交流影像訊號AS1,以對抗符間干擾(Inter Symbol Interference,ISI),並利用切片器704判別等化器702輸出訊號的極性(將於圖7的實施例中詳細說明),以產生位元流訊號BS1。
位元延遲線單元212,耦接等化器模組208與符號時序調校模組204,用以接收位元流訊號BS1與第二符號速率提示訊號ST1,依據第二符號速率提示訊號ST1暫存位元流訊號BS1,並將位元流訊號BS1所傳輸之資料由串列資料轉換成並列資料,以產生並列資料訊號PDS1。
時程控制器214耦接至垂直空白區間解碼器106內的各個模組與單元(因考慮版面簡潔清楚,在此未繪示出連接關係),依據時程控制器214的狀態來控制垂直空白區間解碼器106內各個模組與單元的各種功能操作。時程控制器214接收並列資料訊號PDS1以及符號時序調校模組204所產生的符號速率提示訊號,控制符號時序調校模組204進行符號時序調校,並比對並列資料訊號PDS1與預設樣本集合,以產生字元脈衝訊號WC1及字元資料訊號WD1。
載波檢測單元210用以接收第二影像訊號DS2與垂直空白區間有效旗標VBL1,依據垂直空白區間有效旗標VBL1偵測並判別第二影像訊號DS2是否已進入一預設的資料期間內。當垂直空白區間有效旗標VBL1為真時,載波檢測單元210對所接收的封包進行載波偵測並依據偵測結果輸出解碼旗標訊號CS1給時程控制器214。時程控制器214依據解碼旗標訊號CS1而決定是否致能(enable)或失能(disable)取樣頻率轉換單元202、符號時序調校模組204、直流準位轉換模組206與等化器模組208。
圖3A是依照本發明實施例說明圖2中取樣頻率轉換單元之方塊圖。請參照圖3A,取樣頻率轉換單元202包括正反器(Flip Flop,FF)302、正反器304、乘法單元306、乘法單元308以及加法單元310。其中,正反器302的輸出端Q耦接正反器304的輸入端D與乘法單元306。正反器304的輸出端Q耦接乘法單元308。加法單元310則耦接乘法單元306與乘法單元308。
正反器302與正反器304的致能輸入端ENA與時脈訊號輸入端C分別接收第三符號速率提示訊號ST2與時脈訊號FS1,其中時脈訊號FS1的頻率為第二影像訊號DS2的取樣頻率。正反器302的輸入端D接收第二影像訊號DS2,正反器302與正反器304分別依據第三符號速率提示訊號ST2與時脈訊號FS1輸出取樣訊號至乘法單元306與乘法單元308。乘法單元306與乘法單元308二者的增益值是由相對位置訊號L1所決定。若相對位置訊號L1指出第k個原取樣點O(k)與第k個新取樣點N(k)之間的間距為Mu(k)(在此0≦Mu(k)≦1),則乘法單元306將正反器302所輸出的取樣訊號乘以(1-Mu(k))後傳送給加法單元310,而乘法單元308將正反器304所輸出的取樣訊號乘以Mu(k)後傳送給加法單元310。加法單元310將經過乘法單元306與乘法單元308增益後的取樣訊號相加,以產生重新取樣的第一影像訊號DS1。
圖3B是依照本發明實施例說明重新取樣的第一影像訊號之示意圖。請參照圖3B,O(k),O(k+1),O(k+2),O(k+3)…為第二影像訊號DS2的原取樣點,其中k為時間索引。第二影像訊號DS2經頻率轉換單元202重新取樣後可產生新取樣點N(k),N(k+1),N(k+2)…,以轉換成具有兩倍第二影像訊號DS2所屬垂直空白區間規格預設符號速率的第一影像訊號DS1。其中原取樣點與新取樣點的間距Mu(k),Mu(k+1),Mu(k+2)…為依據相對位置訊號L1所決定。
值得注意的是,本實施例雖以α混合(alpha blending)的內插方式產生重新取樣的第一影像訊號DS1,但實際應用上不以此為限。使用者可依實際情況所需採用其他的內插方法產生第一影像訊號DS1,例如三次曲面內插法(cubic interpolation)或片段拋物線內插法(piecewise parabolic interpolation)等方式,其詳細的方式在此不再贅述。
圖4是依照本發明實施例說明符號時序調校模組之方塊圖。請參照圖4,符號時序調校模組204包括相位誤差偵測單元402、迴路濾波單元404以及數位控制振盪器406。相位誤差偵測單元402耦接取樣頻率轉換單元202。迴路濾波單元404耦接相位誤差偵測單元402與數位控制振盪器406。
其中,相位誤差偵測單元402接收第一影像訊號DS1,並對第一影像訊號DS1進行符號時序偵測,以產生相位誤差訊號PE1。詳細來說,相位誤差偵測單元402包括多工器408、正反器410、正反器412、正反器414以及狀態檢查運算單元416。其中,多工器408的輸入端0接收交流影像訊號AS1,輸入端1接收第一影像訊號DS1,選擇控制端S則依據時程控制器214的時程狀態STA,來決定於輸出端Y輸出交流影像訊號AS1或第一影像訊號DS1。多工器408的輸出端Y耦接到正反器410與正反器414的輸入端D以及狀態檢查運算單元416。正反器410的輸出端Q耦接到正反器412的輸入端D,且正反器410與正反器412的致能輸入端ENA與時脈訊號輸入端C分別接收第二符號速率提示訊號ST1與時脈訊號FS1,其中時脈訊號FS1的頻率為第二影像訊號DS2的取樣頻率。另外,正反器414的致能輸入端ENA與時脈訊號輸入端C則分別接收第一符號速率提示訊號ST0與時脈訊號FS1。
狀態檢查運算單元416耦接正反器410~正反器414的輸出端Q,並依據第一符號速率提示訊號ST0、第二符號速率提示訊號ST1與時程控制器214的時程狀態STA產生相位誤差訊號PE1。當時程控制器214的時程狀態STA為「閒置(idle)」時,無相位誤差,因此狀態檢查運算單元416輸出相位誤差訊號PE1為0。當時程控制器214的時程狀態STA為「前導時脈(clock run-in)」時,多工器408選擇將第一影像訊號DS1傳送給正反器410、414與狀態檢查運算單元416。多工器408的輸出端Y隨時間t的變化而輸出訊號DS1_0(t)與訊號DS1_1(t)。其中訊號DS1_0(t)與訊號DS1_1(t)分別為第一符號速率提示訊號ST0與第二符號速率提示訊號ST1致能上述正反器410~414時,正反器410~414對第一影像訊號DS1取樣的取樣值。當狀態檢查運算單元416接收到訊號DS1_0(k+2)時(其中k為時序索引),狀態檢查運算單元416判別訊號DS1_1(k+1)的準位是否大於訊號DS1_1(k)的準位。若是,則狀態檢查運算單元416所輸出的相位誤差訊號PE1為訊號DS1_0(k+2)減去訊號DS1_0(k+1),即輸出DS1_0(k+2)-DS1_0(k+1);若否,則狀態檢查運算單元416所輸出的相位誤差訊號PE1為訊號DS1_0(k+1)減去DS1_0(k+2),即輸出DS1_0(k+1)-DS1_0(k+2)。
當時程控制器214的時程狀態STA為其他狀態時,多工器408可以選擇將交流影像訊號AS1傳送給正反器410與414。因此,相位誤差偵測單元402可接收減法單元218所輸出的交流影像訊號AS1(如圖2中所示連接到符號時序調校模組204之虛線箭頭)。此時多工器408的輸出端Y隨時間t的變化輸出訊號AS1_0(t)與訊號AS1_1(t)。其中訊號AS1_0(t)與訊號AS1_1(t)分別為第一符號速率提示訊號ST0與第二符號速率提示訊號ST1致能上述正反器410~414時,正反器410~414對交流影像訊號AS1取樣的取樣值。當狀態檢查運算單元416接收到訊號AS1_1(k+2)時(其中k為時序索引),狀態檢查運算單元416判別訊號AS1_1(k+2)的準位是否大於零,且訊號AS1_1(k+1)的準位是否小於零。若是,則狀態檢查運算單元416所輸出的相位誤差訊號PE1為反相的訊號AS1_0(k+2),即輸出-AS1_0(k+2);若否,則判別訊號AS1_1(k+2)的準位是否小於零,且訊號AS1_1(k+1)的準位是否大於零。若是,則相位誤差訊號PE1為訊號AS1_0(k+2);若否,則無相位誤差,即狀態檢查運算單元416所輸出的相位誤差訊號PE1為0。
值得注意的是,本實施例雖提供在“前導時脈”以外的狀態進行相位誤差偵測,以在接收第一影像訊號時,持續修正最佳的取樣點,但在“前導時脈”以外的狀態下藉由接收交流影像訊號AS1來偵測動作並非必要手段,若相位誤差偵測單元402不接收減法單元所輸出的交流影像訊號AS1,垂直空白區間解碼器106仍可正常運作。也就是說,本發明的實施例中,當時程控制器214的時程狀態STA為其他狀態時,相位誤差偵測單元402的多工器408亦只選擇第一影像訊號DS1。
迴路濾波單元404包括可調式增益單元418。可調式增益單元418耦接狀態檢查運算單元416,以接收相位誤差訊號PE1,並將其乘以一增益值以產生迴路誤差訊號LE1。其中,可調式增益單元418可依據時程控制器214的時程狀態調整增益值的大小。例如可在時程控制器214的時程狀態為“前導時脈”時提供較大的增益值,而在其他狀態時提供較小的增益值。
數位控制振盪器406耦接可調式增益單元418,接收迴路誤差訊號LE1,並依據迴路誤差訊號LE1產生相對位置訊號L1、第一符號速率提示訊號ST0、第二符號速率提示訊號ST1及第三符號速率提示訊號ST2。圖5A是依照本發明實施例說明圖4中數位控制振盪器406產生相對位置訊號與第一、第二、第三符號速率提示訊號之方法流程圖。圖5B是依照本發明實施例說明第一、第二、第三符號速率提示訊號之時序圖。請同時參照圖5A及圖5B,產生相對位置訊號L1與第一、第二、第三符號速率提示訊號ST0~ST2的方法包括下列步驟:首先,初始化相關參數(步驟S502),包括設定相位步進單位值PV1及相位累積溢位最大值AMax,並設定「提示旗標」為偽。上述步驟S502是依照第二影像訊號DS2所屬的垂直空白區間規格,而對應設定相位步進單位值PV1及相位累積溢位最大值AMax。
接著,時程控制器214依據載波檢測單元210所輸出的解碼旗標訊號CS1去控制數位控制振盪器406。若解碼旗標訊號CS1為偽,則數位控制振盪器406會停留於步驟S502。當解碼旗標訊號CS1為真時,數位控制振盪器406計算累計值C1(步驟S504)。在某些實施例中,數位控制振盪器406可以去直接檢查載波檢測單元210所輸出的解碼旗標訊號CS1。其中累計值C1可由下列式子計算而得:
C1=C1+(PV1-LE1) (1)
其中LE1為可調式增益單元418產生的迴路誤差量。然後,判斷累計值C1是否大於或等於相位累積溢位最大值AMax(步驟S506)。若是,則進行步驟S508以便將累計值C1減去相位累積溢位最大值AMax(即C1=C1-Amax)。繼之,將「提示旗標」反相(步驟S510)。之後,計算轉換取樣頻率所需的內插距離Mu以產生相對位置訊號L1(步驟S512)。其中,內插距離Mu可由下列式子計算而得:
Mu=(PV1-C1)/PV1 (2)
接著,判斷「提示旗標」是否為真(步驟S514)。若是,則設定第二符號速率提示訊號ST1與第三符號速率提示訊號ST2為高準位,第一符號速率提示訊號STO為低準位(步驟S516)。若上述步驟S514判斷「提示旗標」為偽,則設定第一符號速率提示訊號STO與第三符號速率提示訊號ST2為高準位,第二符號速率提示訊號ST1為低準位(步驟S522)。若上述步驟S506判斷出累計值C1小於相位累積溢位最大值Amax,則設定符號速率提示訊號STO、ST1與ST2為低準位(步驟S524)。
在完成步驟S516、S522或S524後,數位控制振盪器406將相對位置訊號L1與符號速率提示訊號ST2~STO輸出至相關單元(步驟S518)。之後,判斷是否已完成第一影像訊號DS1的封包接收(步驟S520)。若否,則回到步驟S504繼續計算累計值C1;若是,則回到步驟S502初始化相關參數。
圖6是依照本發明實施例說明圖2中載波檢測單元210之方塊圖。請參照圖6,載波檢測單元210包括減法單元602、增益放大單元604、加法單元606、低通濾波單元608、比較器610、比較器612、及閘614以及及閘616。其中,增益放大單元604耦接減法單元602與加法單元606。比較器610的兩輸入端分別耦接低通濾波單元608與加法單元606。及閘614的一輸入端耦接比較器612的輸出端,另一端則接收垂直空白區間有效旗標VBL1。及閘616的兩輸入端分別耦接及閘614的輸出端與比較器610的輸出端。
減法單元602接收第二影像訊號DS2的空白準位(blanking level)BAL1與水平同步準位(HSync level)HSL1,並將空白準位BAL1減去水平同步準位HSL1所產生的差值輸出給增益放大單元604。增益放大單元604將所接收的差值乘以預先設定的增益值所產生的乘積值輸出給加法單元606。加法單元606則將接收的乘積值與空白準位BAL1相加,以產生動態臨界準位CSTH1。
以PAL電視系統為例,若第二影像訊號DS2所屬的垂直空白區間規格為PAL/Teletext System-B,則水平同步準位HSL1為-40IRE,而空白準位BAL1為0IRE。因此,減法單元602輸出給增益放大單元604的差值為0-(-40)=40IRE。考量PAL/Teletext System-B規格,其垂直空白區間的準位擺幅(swing)為66IRE,因此可以設定增益放大單元604的增益值為0.5。所以,增益放大單元604輸出給加法單元606的乘積值為40×0.5=20IRE。加法單元606則將接收的乘積值(即20IRE)與空白準位BAL1(即0IRE)相加,以產生動態臨界準位CSTH1(即20IRE)。
另一方面,低通濾波單元608接收第二影像訊號DS2,並將其進行低通濾波以產生直流準位DCL2。比較器610接收直流準位DCL2與動態臨界準位CSTH1,並比較兩準位高低以輸出參考訊號RE1。當直流準位DCL2高於動態臨界準位CSTH1時,表示目前的第二影像訊號DS2可能已經進入有效資料的範圍,因此比較器610輸出的參考訊號RE1的邏輯準位為1,反之則為0。
影像水平同步器102在獲得水平同步後,會提供水平同步時序訊號HSTM1給比較器612,以指出目前水平掃描線的時序索引。因此,比較器612可以比較水平同步時序訊號HSTM1之值與預設值CON1之大小,以決定是否已進入各種垂直空白區間規格所制定的資料窗期間內。當水平同步時序訊號HSTM1之值大於預設值CON1時,表示目前的第二影像訊號DS2可能已經進入資料窗,因此比較器612輸出邏輯準位為1的參考訊號RE2,反之則輸出邏輯準位為0的參考訊號RE2。其中,較小的預設值CON1可使載波檢測單元210提早進行偵測並判別第二影像訊號DS2是否已進入預設的有效資料期間,因此可以提供一個更大的感測窗來決定何時對所接收的封包進行載波偵測,以避免錯過訊號開始傳送的時間,造成訊號同步失敗或產生不準確的動態直流準位訊號DCL1。
及閘614的兩輸入端分別接收垂直空白區間有效旗標VBL1與參考訊號RE2以輸出參考訊號RE3。當垂直空白區間有效旗標VBL1為真且參考訊號RE2之邏輯準位為1時,及閘614所輸出的參考訊號RE3之邏輯準位為1。及閘616的兩輸入端則分別接收參考訊號RE1與參考訊號RE3以輸出解碼旗標訊號CS1。當參考訊號RE1與參考訊號RE3的邏輯準位皆為1時,載波檢測單元210設置(set)解碼旗標訊號CS1。解碼旗標訊號CS1被設置後,時程控制器214會離開“閒置”狀態而去致能(enable)取樣頻率轉換單元202、符號時序調校模組204、直流準位轉換模組206與等化器模組208。相對地,當參考訊號RE1與參考訊號RE3的邏輯準位非同為1時,載波檢測單元210重設(reset)解碼旗標訊號CS1。解碼旗標訊號CS1被重設後,時程控制器214會回到“閒置”狀態而去失能(disable)取樣頻率轉換單元202、符號時序調校模組204、直流準位轉換模組206與等化器模組208。在部分實施例中,載波檢測單元210可以直接致能/失能取樣頻率轉換單元202、符號時序調校模組204、直流準位轉換模組206與等化器模組208。
圖7是依照本發明實施例說明圖2中等化器模組208之方塊圖。請參照圖7,等化器模組208包括等化器(adaptive EQ)702及切片器(slicer)704。其中等化器702耦接切片器704。詳細來說,等化器702包括多個串接的正反器706、多個可調式增益放大器708及運算單元710。其中各個正反器706的輸入端D耦接上一級正反器的輸出端Q與相對應的可調式增益放大器708。多個串接的正反器706中的第一個正反器的輸入端D接收交流影像訊號AS1,最後一個的正反器的輸出端Q則耦接多個可調式增益放大器708中的最後一個。各個正反器706的致能輸入端ENA與時脈訊號輸入端則分別接收第二符號速率提示訊號ST1與時脈訊號FS1。
多個串接的正反器706可接收交流影像訊號AS1,並依據第二符號速率提示訊號ST1與時脈訊號FS1將交流影像訊號AS1的值依次交付給下一級的正反器。各個可調式增益放大器708接收交流影像訊號AS1與各個正反器706的所輸出的訊號,並將其乘以相對應的增益值後輸出給運算單元710。運算單元710則將接收的訊號進行一迴旋運算,以產生等化輸出訊號EQD1。
值得注意的是,本實施例雖以第二符號速率提示訊號ST1進行說明,但實際應用上不依此為限。等化器模組208中的多個正反器706也可依據第三符號速率提示訊號ST2運作,此時除了可以對抗符間干擾外,還可對輸入訊號進行時序微調。
另外切片器704可包括取樣單元712、切片單元714與等化誤差訊號產生單元716。其中,取樣單元712耦接運算單元710與切片單元714。等化誤差訊號產生單元716耦接取樣單元712、切片單元714與多個可調式增益放大器708。取樣單元712接收等化輸出訊號EQD1,並依據第二符號速率提示訊號ST1對其進行取樣以產生取樣訊號EQD2。切片單元714接收取樣單元712所取樣的訊號,並依據取樣訊號EQD2的極性輸出位元流訊號BS1。其中當取樣訊號EQD2的極性為正時,位元流訊號BS1的邏輯準位為1,反之則為零。
另外,等化誤差訊號產生單元716分別接收取樣單元712與切片單元714所輸出的取樣訊號EQD2與位元流訊號BS1,並依據取樣訊號EQD2與位元流訊號BS1輸出等化誤差訊號EQR1,以調整多個可調式增益放大器708的增益值。其中,可調式增益放大器708增益值可例如利用孰知之最小均方根(Least Mean Square)的演算法來調整,以獲得最佳的等化輸出訊號EQD1,使切片器704對等化輸出訊號EQD1的極性判斷更為正確。
圖8是依照本發明實施例說明圖2中動態直流準位產生單元216產生動態直流準位訊號之方法流程圖。請參照圖8,動態直流準位產生單元216產生動態直流準位訊號DCL1的方法包括下列步驟:首先,初始化動態直流準位訊號DCL1(步驟S802)。上述步驟S802是依照第二影像訊號DS2所屬的垂直空白區間規格,而對應設定動態直流準位訊號DCL1的初始值。以PAL/Teletext System-B規格為例,其動態直流準位訊號DCL1的初始值應為33IRE。
接著,判斷時程控制器214的時程狀態是否為“前導時脈”(步驟S804)。若否,則繼續等待時程控制器214進入“前導時脈”的時程狀態;若是則判斷是否接收到對應第二符號速率提示訊號ST1為真的訊號DS1_1(k+1)(步驟S806)。若否,則繼續等待接收到對應第二符號速率提示訊號ST1為真的訊號DS1_1(k+1);若是,則判斷時程控制器214的時程狀態是否依然為“前導時脈”(步驟S808)。若是,則將動態直流準位訊號DCL1進行運算(步驟S810),以輸出經修正過的動態直流準位訊號DCL1(步驟S812),並回到步驟S806繼續判斷是否接收到對應第二符號速率提示訊號ST1為真的訊號DS1_1(k+1)。其中,步驟S810可以下列式子(3)修正動態直流準位訊號DCL1:
DCL1=(1-ALFC1)×DCL1+ALFC1*(DS1_1(k+1)+DS1_1(k))/2 (3)
其中ALFC1為時程控制器214在“前導時脈”的時程狀態時的增益值。
若步驟S808判斷時程控制器214的時程狀態不為“前導時脈”,則進行步驟S814。步驟S814判斷二條件:「是否訊號DS1_1(k+1)的準位大於動態直流準位訊號DCL1的準位」以及「是否訊號DS1_1(k)的準位大於動態直流準位訊號DCL1的準位」。若步驟S814判斷此二條件皆為是,或者此二條件皆為否,則不修正動態直流準位訊號DCL1而直接輸出之(步驟S812),然後回到步驟S806。若步驟S814判斷此二條件中一者為是且另一者為否,則使用式子(4)修正動態直流準位訊號DCL1(步驟S816),以輸出經修正過的動態直流準位訊號DCL1(步驟S812),並回到步驟S806。其中,在步驟S816中的運算式子(4)如下:
DCL1=(1-ALFF1)×DCL1+ALFF1×(DS1_1(k+1)+DS1_1(k))/2 (4)
其中ALFF1為時程控制器214不在“前導時脈”的時程狀態時的增益值。值得注意的是,增益值ALFC1與增益值ALFF1可依實際情形調整。在本實施例中,增益值ALFC1大於增益值ALFF1,然實際應用上不以此為限。
在部分實施例中,也可以利用將等化器模組208所產生的等化輸出訊號EQD1及位元流訊號BS1回授至動態直流準位產生單元(如圖2中虛線箭頭所示),並依據等化輸出訊號EQD1及位元流訊號BS1產生動態直流準位訊號DCL1。圖9是依照本發明另一實施例說明圖2中動態直流準位產生單元216產生動態直流準位訊號之方法流程圖。請同時參照圖8與圖9,本實施例動態直流準位產生單元216之產生動態直流準位訊號DCL1的步驟與圖8的步驟之不同之處在於,本實施例將圖8中的步驟S814改為步驟S902,且步驟S816中的運算式與步驟S904不同。其中步驟S902為判斷二條件:「是否位元流訊號BS1(k+1)為邏輯1」以及「是否位元流訊號BS1(k)為邏輯1」(其中k為時序索引)。若步驟S902判斷此二條件皆為是,或者此二條件皆為否,則不修正動態直流準位訊號DCL1而直接輸出之(步驟S812),然後回到步驟S806。若步驟S902判斷此二條件中一者為是且另一者為否,則使用式子(5)修正動態直流準位訊號DCL1(步驟S904),以輸出經修正過的動態直流準位訊號DCL1(步驟S812),並回到步驟S806。其中,在步驟S904中的運算式子(5)如下:
DCL1=DCL1+ALFF1×(EQD1(k+1)+EQD1(k)) (5)
其中k為時序索引。圖9中之其他產生動態直流準位訊號DCL1的步驟與圖8之實施例相同,在此不再贅述。
圖10是依照本發明實施例說明圖2中位元延遲線單元212之方塊圖。請參照圖10,位元延遲線單元212包括多個串接的正反器1002及匯流排DL1。其中各個正反器1002的輸入端D耦接上一級正反器的輸出端Q,且多個串接的正反器1002中的第一個正反器的輸入端D接收位元流訊號BS1。各個正反器1002的致能輸入端ENA與時脈訊號輸入端C則分別接收第二符號速率提示訊號ST1與時脈訊號FS1。
多個串接的正反器1002可接收位元流訊號BS1,並依據第二符號速率提示訊號ST1與時脈訊號FS1拴鎖位元流訊號BS1,且將已拴鎖的值依次交付給下一級的正反器,以暫存位元流訊號BS1。這些串接的正反器1002構成位元延遲線,匯流排DL1將各個正反器所暫存的位元流訊號BS1並列輸出為並列資料訊號PDS1。例如,使用16個正反器1002相互串接而形成位元延遲線,則匯流排DL1可以輸出16位元的並列資料訊號PDS1。所以,位元延遲線單元212可以將串列形式的位元流訊號BS1轉換成並列形式的並列資料訊號PDS1,以供時程控制器214對第一影像訊號DS1的封包起頭進行偵測。
圖11是依照本發明實施例說明圖2中時程控制器214的狀態改變之流程圖。請參照圖11,時程控制器214用以控制垂直空白區間解碼器106內操作的時程,其可分為4個時程狀態。在此設定初始狀態為“閒置(idle)”。因此,當垂直空白區間解碼器106未啟動時,時程控制器214的時程狀態會處於“閒置(idle)”狀態(步驟S1102)。接著,判別載波檢測單元210所輸出的解碼旗標訊號CS1是否為真(步驟S1104)。若否,則時程控制器214的時程狀態繼續為“閒置”;若是,則啟動時程控制器214內的位元接收計數器(未繪示),且時程控制器214進入“前導時脈”的時程狀態(步驟S1106)。在時程控制器214離開“閒置”狀態時,時程控制器214會發出控制信號去致能取樣頻率轉換單元202、符號時序調校模組204、直流準位轉換模組206與等化器模組208。
在“前導時脈”狀態下,垂直空白區間解碼器106會依據第一影像訊號DS1中垂直同步的前導時脈進行訊號同步,並估測第一影像訊號DS1的中心準位。然後,時程控制器214判斷垂直空白區間解碼器106所接收前導時脈的樣本位元數是否達到第一預設值TH1,也就是判斷位元接收計數器的內容是否達到第一預設值TH1(步驟S1108),其中第一預設值TH1為預設的前導時脈樣本位元數。若步驟S1108的判斷結果為否,則位元接收計數器累加1,並回到步驟S1106;若步驟S1108的判斷結果為是,則重置(reset)位元接收計數器,且時程控制器214進入“視框碼(frame code)”的時程狀態(步驟S1110),以辨識時程控制器214所接收的並列資料訊號PDS1。之後,比對時程控制器214所接收的並列資料訊號PDS1是否和預設樣本集合中的任一預設樣本相同(步驟S1112)。
若步驟S1112的判斷結果為否,則判斷時程控制器214所接收的視框碼樣本位元數是否已達第二預設值TH2,也就是判斷位元接收計數器的內容是否達到第二預設值TH2(步驟S1114),其中第二預設值TH2為為預設的視框碼樣本位元數。若步驟S1114的判斷結果為否,則位元接收計數器累加1,並回到步驟S1110;若步驟S1114的判斷結果為是,則回到步驟S1102。
若時程控制器214所接收的並列資料訊號PDS1和預設樣本集合中的任一預設樣本相同,也就是步驟S1112的判斷結果為是,則重置位元接收計數器,且時程控制器214進入“有效負載(payload)”的時程狀態(步驟S1116),以輸出字元脈衝訊號WC1與字元資料訊號WD1。在“有效負載”的時程狀態中,每當位元接收計數器之累計值模數預設值W1(也就是位元接收計數器之累計值除以預設值W1而取其餘數)為零時,時程控制器214使輸出的字元脈衝訊號WC1的邏輯準位為1,並依據並列資料訊號PDS1輸出字元資料訊號WD1。其中,預設值W1為字元資料訊號WD1之位元寬度,舉例來說,若輸出之字元資料訊號WD1的位元寬度為8,則設定預設值W1為8。然後,判斷時程控制器214所接收的有效負載樣本位元數是否已達第三預設值TH3,也就是判斷位元接收計數器的內容是否達到第三預設值TH3(步驟S1118),其中第三預設值TH3為預設的有效負載樣本位元數。若步驟S1118的判斷結果為否,則位元接收計數器累加1,並回到步驟S1116;若步驟S1118的判斷結果為是,則回到步驟S1102。
綜上所述,本發明利用無須直流平衡的符號時序相位誤差偵測機制與符號時序迴路外的動態直流準位估測機制來實現高度符號時序調校能力,且在前導時脈以外的狀態下也可進行相位誤差偵測,以持續修正最佳的取樣點。另外,載波檢測單元可提供更大的感測窗來決定何時對所接收的封包進行載波偵測,以避免錯過訊號開始傳送的時間,造成訊號同步失敗或產生不準確的動態直流準位訊號。等化器與切片器則可改善在高符號傳輸率下的符間干擾問題,並對輸入訊號進行時序微調。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...影像解碼系統
102...影像水平同步器
104...影像垂直同步器
106...垂直空白區間解碼器
202...取樣頻率轉換單元
204...符號時序調校模組
206...直流準位轉換模組
208...等化器模組
210...載波檢測單元
212...位元延遲線單元
214...時程控制器
216...動態直流準位產生單元
218、602...減法單元
302、304、706、1002...正反器
306、308、410~414‧‧‧乘法單元
310、606‧‧‧加法單元
402‧‧‧相位誤差偵測單元
404‧‧‧迴路濾波單元
406‧‧‧數位控制振盪器
408‧‧‧多工器
416‧‧‧狀態檢查運算單元
604‧‧‧增益放大單元
608‧‧‧低通濾波單元
610、612‧‧‧比較器
614、616‧‧‧及閘
702‧‧‧等化器
704‧‧‧切片器
708‧‧‧可調式增益放大
器
710‧‧‧運算單元
712‧‧‧取樣單元
714‧‧‧切片單元
716‧‧‧等化誤差訊號產生單元
DL1‧‧‧匯流排
S502~S524‧‧‧產生相對位置訊號與符號速率提示訊號的步驟
S802~S814‧‧‧產生動態直流準位訊號的步驟
S902~S904‧‧‧產生動態直流準位訊號的步驟
S1102~S1118‧‧‧時程控制器的狀態改變流程步驟
圖1是依照本發明實施例說明影像訊號解碼系統之方塊圖。
圖2是依照本發明實施例說明垂直空白區間解碼器之方塊圖。
圖3A是依照本發明實施例說明圖2中取樣頻率轉換單元之方塊圖。
圖3B是依照本發明實施例說明重新取樣的第一影像訊號之示意圖。
圖4是依照本發明實施例說明符號時序調校模組之方塊圖。
圖5A是依照本發明實施例說明圖4中數位控制振盪器產生相對位置訊號與第一、第二、第三符號速率提示訊號之方法流程圖。
圖5B是依照本發明實施例說明第一、第二、第三符號速率提示訊號之時序圖。
圖6是依照本發明實施例說明圖2中載波檢測單元之方塊圖。
圖7是依照本發明實施例說明圖2中等化器模組之方塊圖。
圖8是依照本發明實施例說明圖2中動態直流準位產生單元產生動態直流準位訊號之方法流程圖。
圖9是依照本發明另一實施例說明圖2中動態直流準位產生單元產生動態直流準位訊號之方法流程圖。
圖10是依照本發明實施例說明圖2中位元延遲線單元之方塊圖。
圖11是依照本發明實施例說明圖2中時程控制器的狀態改變之流程圖。
106...垂直空白區間解碼器
202...取樣頻率轉換單元
204...符號時序調校模組
206...直流準位轉換模組
208...等化器模組
210...載波檢測單元
212...位元延遲線單元
214...時程控制器
216...動態直流準位產生單元
218...減法單元
Claims (18)
- 一種垂直空白區間解碼器,包括:一符號時序調校模組,依據一影像訊號與該影像訊號所屬垂直空白區間規格的預設符號速率產生一符號速率提示訊號;一直流準位轉換模組,包括:一動態直流準位產生單元,依據該符號速率提示訊號估計該影像訊號的直流準位,而依據估計結果產生一動態直流準位訊號;以及一減法單元,用以將該影像訊號與該動態直流準位訊號相減,以產生一交流影像訊號;以及一等化器模組,依據該符號速率提示訊號對該交流影像訊號進行等化處理,並將等化處理後的訊號進行邏輯值判斷,以產生一位元流訊號。
- 如申請專利範圍第1項所述之垂直空白區間解碼器,更包括:一取樣頻率轉換單元,利用目標取樣頻率取樣該影像訊號,並將具有目標取樣頻率的該影像訊號傳送到該符號時序調校模組。
- 如申請專利範圍第1項所述之垂直空白區間解碼器,其中該符號速率提示訊號之速率為該影像訊號的符號速率的整數倍。
- 如申請專利範圍第1項所述之垂直空白區間解碼器,其中該動態直流準位產生單元所依據的該速率提示訊 號的符號速率為該影像訊號的符號速率的一倍。
- 如申請專利範圍第1項所述之垂直空白區間解碼器,其中該動態直流準位產生單元,更依據該等化器模組輸出的該位元流訊號,估計該影像訊號的直流準位。
- 如申請專利範圍第1項所述之垂直空白區間解碼器,其中該等化器模組包括:一等化器,依據該符號速率提示訊號等化該交流影像訊號,以產生一等化輸出訊號;以及一切片器,依據該符號速率提示訊號對該等化輸出訊號進行邏輯值判斷,以產生該位元流訊號。
- 如申請專利範圍第6項所述之垂直空白區間解碼器,其中該等化器與該切片器所接收之該符號速率提示訊號的速率為該影像訊號的符號速率的一倍或二倍。
- 如申請專利範圍第1項所述之垂直空白區間解碼器更接收來自一水平同步器的一水平同步時序訊號和一垂直同步器的一垂直空白區間有效旗標,更包括:一載波檢測單元,依據該垂直空白區間有效旗標與該水平同步時序訊號偵測並判別該影像訊號是否已進入一預設的資料期間內,並依據偵測結果輸出一解碼旗標訊號;一位元延遲線單元,依據該符號速率提示訊號暫存該位元流訊號,並將該位元流訊號所傳輸之資料由串列資料轉換成並列資料,以產生一並列資料訊號;以及一時程控制器,用以依據該解碼旗標訊號、該水平同步時序訊號、該並列資料訊號以及該符號速率提示訊號, 控制該垂直空白區間解碼器內操作的時程,控制該符號時序調校模組進行符號時序調校,以及產生一字元脈衝訊號及一字元資料訊號。
- 如申請專利範圍第1項所述之垂直空白區間解碼器,其中該符號時序調校模組包括:一相位誤差偵測單元,用以對該影像訊號進行符號時序偵測,以產生一相位誤差訊號;一迴路濾波單元,用以將該相位誤差訊號乘以一增益值,以產生一迴路誤差訊號;以及一數位控制振盪器,依據該迴路誤差訊號產生該符號速率提示訊號。
- 一種垂直空白區間解碼器的操作方法,包括:依據一影像訊號與該影像訊號所屬垂直空白區間規格的預設符號速率產生一符號速率提示訊號;依據該符號速率提示訊號估計該影像訊號的直流準位,而依據估計結果產生一動態直流準位訊號;將該影像訊號與該動態直流準位訊號相減,以產生一交流影像訊號;以及依據該符號速率提示訊號對該交流影像訊號進行等化處理,並將等化處理後的訊號進行邏輯值判斷,以產生一位元流訊號。
- 如申請專利範圍第10項所述之垂直空白區間解碼器的操作方法,其中該影像訊號為具有一目標取樣頻率。
- 如申請專利範圍第10項所述之垂直空白區間解 碼器的操作方法,其中該符號速率提示訊號之速率為該影像訊號的符號速率的整數倍。
- 如申請專利範圍第10項所述之垂直空白區間解碼器的操作方法,其中產生該交流影像訊號步驟中,所依據的該符號速率提示訊號的速率為該影像訊號的符號速率的一倍。
- 如申請專利範圍第10項所述之垂直空白區間解碼器的操作方法,其中產生該交流影像訊號步驟中,更依據該位元流訊號,估計該影像訊號的直流準位。
- 如申請專利範圍第10項所述之垂直空白區間解碼器的操作方法,其中產生該位元流訊號步驟包括:依據該符號速率提示訊號等化該交流影像訊號,以產生一等化輸出訊號;以及依據該符號速率提示訊號對該等化輸出訊號進行邏輯值判斷,以產生該位元流訊號。
- 如申請專利範圍第15項所述之垂直空白區間解碼器的操作方法,其中產生該位元流訊號步驟中,所接收之該符號速率提示訊號的速率為該影像訊號的符號速率的一倍或二倍。
- 如申請專利範圍第10項所述之垂直空白區間解碼器的操作方法更接收一水平同步時序訊號和一垂直空白區間有效旗標,更包括:依據該垂直空白區間有效旗標與該水平同步時序訊號偵測並判別該影像訊號是否已進入一預設的資料期間 內,並依據偵測結果輸出一解碼旗標訊號;依據該符號速率提示訊號暫存該位元流訊號,並將該位元流訊號所傳輸之資料由串列資料轉換成並列資料,以產生一並列資料訊號;以及依據該解碼旗標訊號、該水平同步時序訊號、該並列資料訊號以及該符號速率提示訊號,控制該垂直空白區間解碼器內操作的時程,進行符號時序調校,以及產生一字元脈衝訊號及一字元資料訊號。
- 如申請專利範圍第10項所述之垂直空白區間解碼器的操作方法,其中產生該符號速率提示訊號的步驟包括:對該影像訊號進行符號時序偵測,以產生一相位誤差訊號;將該相位誤差訊號乘以一增益值,以產生一迴路誤差訊號;以及依據該迴路誤差訊號產生該符號速率提示訊號。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098123445A TWI452903B (zh) | 2009-07-10 | 2009-07-10 | 垂直空白區間解碼器及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098123445A TWI452903B (zh) | 2009-07-10 | 2009-07-10 | 垂直空白區間解碼器及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201103332A TW201103332A (en) | 2011-01-16 |
TWI452903B true TWI452903B (zh) | 2014-09-11 |
Family
ID=44837841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098123445A TWI452903B (zh) | 2009-07-10 | 2009-07-10 | 垂直空白區間解碼器及其操作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI452903B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200840234A (en) * | 2007-03-22 | 2008-10-01 | Realtek Semiconductor Corp | Error ccorrection circuit and method thereof |
TW200843487A (en) * | 2007-04-18 | 2008-11-01 | Novatek Microelectronics Corp | Electric circuit device of equalizing signal for video reception device |
TW200913731A (en) * | 2007-04-20 | 2009-03-16 | Nec Electronics Corp | Video signal processing apparatus and re-sampling apparatus |
-
2009
- 2009-07-10 TW TW098123445A patent/TWI452903B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200840234A (en) * | 2007-03-22 | 2008-10-01 | Realtek Semiconductor Corp | Error ccorrection circuit and method thereof |
TW200843487A (en) * | 2007-04-18 | 2008-11-01 | Novatek Microelectronics Corp | Electric circuit device of equalizing signal for video reception device |
TW200913731A (en) * | 2007-04-20 | 2009-03-16 | Nec Electronics Corp | Video signal processing apparatus and re-sampling apparatus |
Also Published As
Publication number | Publication date |
---|---|
TW201103332A (en) | 2011-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7046298B2 (en) | Data signal extraction apparatus | |
US7098960B2 (en) | Data slicer, data slicing method, and amplitude evaluation value setting method | |
US5532749A (en) | Sample rate conversion device for processing non-standard television signal | |
NO163510B (no) | Kode- og dekodeapparat for fjernsynsignaler. | |
JP2005318610A (ja) | シーケンス適合同期信号生成器 | |
US5548339A (en) | Data segment sync signal detector for HDTV | |
US6965414B2 (en) | Apparatus for detecting telecine conversion method of video signal | |
US7321637B2 (en) | Data slice control device and control method | |
TWI452903B (zh) | 垂直空白區間解碼器及其操作方法 | |
US7268824B2 (en) | Method and apparatus for canceling jitter | |
US6614487B2 (en) | Apparatus and method for detecting synchronizing signal of digital TV | |
US8532168B2 (en) | Receiver and method for adjusting adaptive equalizer of receiver | |
US8237861B2 (en) | Video horizontal synchronizer | |
KR100277993B1 (ko) | 디지털 텔레비젼 수신기의 동기신호 발생장치 | |
TWI396444B (zh) | 調適產生時脈視窗的方法及解碼器 | |
JP4262063B2 (ja) | フィールド相関検出回路およびこれを使用したシネマ信号検出回路 | |
JP4906199B2 (ja) | 画像フォーマット変換前処理装置及び画像表示装置 | |
KR100282363B1 (ko) | 디지털 텔레비전의 동기 신호 검출 장치 | |
KR0185937B1 (ko) | 영상신호의 노이즈레벨검출방법 및 그 장치 | |
CN102131061B (zh) | 调适产生时钟窗口的方法及译码器 | |
KR0167899B1 (ko) | 고품위 텔레비젼 시스템의 데이타 세그멘트 동기 검출회로 | |
TW200843487A (en) | Electric circuit device of equalizing signal for video reception device | |
JPH07107335A (ja) | 波形等化装置 | |
JPH0630460B2 (ja) | 自動等化器 | |
EP2357816A1 (en) | Decoder and method for adaptively generating a clock window |