JPH07203243A - 垂直同期分離回路及びその垂直同期分離回路を備えた映像再生装置 - Google Patents
垂直同期分離回路及びその垂直同期分離回路を備えた映像再生装置Info
- Publication number
- JPH07203243A JPH07203243A JP33579493A JP33579493A JPH07203243A JP H07203243 A JPH07203243 A JP H07203243A JP 33579493 A JP33579493 A JP 33579493A JP 33579493 A JP33579493 A JP 33579493A JP H07203243 A JPH07203243 A JP H07203243A
- Authority
- JP
- Japan
- Prior art keywords
- count value
- register
- output
- pulse period
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 垂直同期分離回路をデジタル回路で構成し集
積回路内に配置して外付け部品点数の少ない集積回路を
提供することを目的とする。 【構成】 垂直同期パルス期間には、セレクタ１が＋１
加算器１を選択し、レジスタ８へ加算されたカウント値
を入力する。そして、レジスタ８にクロックが入力され
る度に、レジスタ８に保持されたカウンタ値を＋１加算
器１へ出力し、カウンタ値が加算される。一方、切り込
みパルス期間では、−１加算器２がセレクタ５により選
択され、カウンタ値を減算するが、切り込みパルス期間
は、短いためカウント値はあまり下がらない。そして、
レジスタ８に保持されたカウント値は、コンパレータ９
でリファレンスと比較され、リファレンス値以上になる
と垂直同期信号を出力する。
積回路内に配置して外付け部品点数の少ない集積回路を
提供することを目的とする。 【構成】 垂直同期パルス期間には、セレクタ１が＋１
加算器１を選択し、レジスタ８へ加算されたカウント値
を入力する。そして、レジスタ８にクロックが入力され
る度に、レジスタ８に保持されたカウンタ値を＋１加算
器１へ出力し、カウンタ値が加算される。一方、切り込
みパルス期間では、−１加算器２がセレクタ５により選
択され、カウンタ値を減算するが、切り込みパルス期間
は、短いためカウント値はあまり下がらない。そして、
レジスタ８に保持されたカウント値は、コンパレータ９
でリファレンスと比較され、リファレンス値以上になる
と垂直同期信号を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機や
ビデオテープレコーダなどの映像再生装置において、テ
レビジョン信号からの垂直同期信号を分離する垂直同期
分離回路に関するものである。
ビデオテープレコーダなどの映像再生装置において、テ
レビジョン信号からの垂直同期信号を分離する垂直同期
分離回路に関するものである。
【０００２】
【従来の技術】従来、この種の映像再生装置における垂
直同期分離回路においては、アナログ回路で処理されて
いた。即ち、日本放送出版協会昭和５８年４月１日発行
の「ＮＨＫカラーテレビ教科書（上）」の１５１頁から
１５３頁に記載されているような抵抗とコンデンサから
なる積分回路で分離されていた。
直同期分離回路においては、アナログ回路で処理されて
いた。即ち、日本放送出版協会昭和５８年４月１日発行
の「ＮＨＫカラーテレビ教科書（上）」の１５１頁から
１５３頁に記載されているような抵抗とコンデンサから
なる積分回路で分離されていた。
【０００３】しかしながら、このような従来のアナログ
回路では、コンデンサなどの素子が必要となっていたた
めＣ−ＭＯＳの集積回路内にいれることは困難であっ
た。
回路では、コンデンサなどの素子が必要となっていたた
めＣ−ＭＯＳの集積回路内にいれることは困難であっ
た。
【０００４】
【発明が解決しようとする課題】本発明は、上述した欠
点を解決するために、垂直同期分離回路をデジタル回路
で構成することにより、集積回路内部に取り込むことが
できるとともに、映像再生装置のシステムの規模を小さ
くできるようにした垂直同期分離回路を提供することを
目的とする。
点を解決するために、垂直同期分離回路をデジタル回路
で構成することにより、集積回路内部に取り込むことが
できるとともに、映像再生装置のシステムの規模を小さ
くできるようにした垂直同期分離回路を提供することを
目的とする。
【０００５】
【課題を解決するための手段】本発明は、テレビジョン
信号の複合同期信号から垂直同期信号を分離するための
垂直同期分離回路であって、前記複合同期信号から同期
信号期間を検出する同期信号期間検出回路と、前記同期
信号検出回路から出力に基づき水平同期パルス期間及び
等化パルス期間と垂直同期パルス期間には、加算器でカ
ウント値を加算し、それ以外の期間には、減算器でカウ
ント値を減算して得られる出力カウント値を選択出力す
る選択回路と、前記選択回路からの出力カウント値を保
持し、その出力カウント値を前記加算器及び減算器へ出
力するレジスタと、前記同期信号検出回路から出力に基
づき水平同期パルス期間及び等化パルス期間と垂直同期
パルス期間での前記レジスタの出力カウント値が最大値
である場合と、それ以外の期間で前記レジスタの出力カ
ウント値が０である場合とを検出し、その場合前記レジ
スタの値を保持させるように指示するための出力を発生
する手段と、前記レジスタの出力カウント値と所定のカ
ウント値とを比較して垂直同期信号を取り出す手段とを
備えてなることを特徴とする垂直同期分離回路である。
信号の複合同期信号から垂直同期信号を分離するための
垂直同期分離回路であって、前記複合同期信号から同期
信号期間を検出する同期信号期間検出回路と、前記同期
信号検出回路から出力に基づき水平同期パルス期間及び
等化パルス期間と垂直同期パルス期間には、加算器でカ
ウント値を加算し、それ以外の期間には、減算器でカウ
ント値を減算して得られる出力カウント値を選択出力す
る選択回路と、前記選択回路からの出力カウント値を保
持し、その出力カウント値を前記加算器及び減算器へ出
力するレジスタと、前記同期信号検出回路から出力に基
づき水平同期パルス期間及び等化パルス期間と垂直同期
パルス期間での前記レジスタの出力カウント値が最大値
である場合と、それ以外の期間で前記レジスタの出力カ
ウント値が０である場合とを検出し、その場合前記レジ
スタの値を保持させるように指示するための出力を発生
する手段と、前記レジスタの出力カウント値と所定のカ
ウント値とを比較して垂直同期信号を取り出す手段とを
備えてなることを特徴とする垂直同期分離回路である。
【０００６】また、本発明は、上記垂直同期分離回路を
備えた映像再生装置でもある。
備えた映像再生装置でもある。
【０００７】
【作用】本発明は、以上のように構成したため、カウン
タにより垂直同期パルス期間をカウンタによりカウント
し、そのカウント値の最大値までカウントして保持する
ようにして所定値以上のカウント値の期間を垂直同期と
して抽出する。
タにより垂直同期パルス期間をカウンタによりカウント
し、そのカウント値の最大値までカウントして保持する
ようにして所定値以上のカウント値の期間を垂直同期と
して抽出する。
【０００８】
【実施例】本発明の実施例を図面を参照しながら説明を
する。図１は本発明の実施例を示す。図１において、１
は＋１の加算器、２は−１の加算器、３はカウント値の
最大値を検出するＲＣデコーダ、４はカウント値０を検
出する０デコーダ、５は加算器１，２のどちらかを出力
するかを選択するセレクタ、６はＲＣデコーダ３と０デ
コーダ４からの出力を選択するセレクタ、７はインバー
タ、８はレジスタ、９はコンパレータである。
する。図１は本発明の実施例を示す。図１において、１
は＋１の加算器、２は−１の加算器、３はカウント値の
最大値を検出するＲＣデコーダ、４はカウント値０を検
出する０デコーダ、５は加算器１，２のどちらかを出力
するかを選択するセレクタ、６はＲＣデコーダ３と０デ
コーダ４からの出力を選択するセレクタ、７はインバー
タ、８はレジスタ、９はコンパレータである。
【０００９】次に、動作を説明する。図１の回路の基本
動作は、まず、複合同期信号が入力されると、セレクタ
５は、複合同期信号がＬ（ＬＯＷ）の期間（即ち、同期
パルス期間）には、＋１加算器１の出力を選択して、レ
ジスタ８へカウント値を出力し保持する。そして、この
レジスタ８は、クロックに基づいて再度、＋１加算器１
と−１加算器とに帰還され、カウント値をそれぞれ＋
１，−１する。
動作は、まず、複合同期信号が入力されると、セレクタ
５は、複合同期信号がＬ（ＬＯＷ）の期間（即ち、同期
パルス期間）には、＋１加算器１の出力を選択して、レ
ジスタ８へカウント値を出力し保持する。そして、この
レジスタ８は、クロックに基づいて再度、＋１加算器１
と−１加算器とに帰還され、カウント値をそれぞれ＋
１，−１する。
【００１０】逆に、複合同期信号がＨ（ＨＩＧＨ）の期
間（即ち、同期パルス期間以外の期間）には、−１加算
器２の出力をセレクタ５が選択して、レジスタ８へカウ
ント値を出力し保持する。そして、同様にクロックに基
づき、再度、＋１加算器１、−１加算器２へ入力される
ようになっている。
間（即ち、同期パルス期間以外の期間）には、−１加算
器２の出力をセレクタ５が選択して、レジスタ８へカウ
ント値を出力し保持する。そして、同様にクロックに基
づき、再度、＋１加算器１、−１加算器２へ入力される
ようになっている。
【００１１】ここで、具体的な例を説明するため、図２
に示すように複合同期信号の垂直期間パルス期間を含む
部分での動作を説明する。
に示すように複合同期信号の垂直期間パルス期間を含む
部分での動作を説明する。
【００１２】まず、等化パルス期間のＬ期間では、セレ
クタ５は、＋１加算器１の出力が選択されるので、Ｌの
期間のクロックの発生数だけ＋１加算され続けるため、
そのクロックの発生数のカウンタ値がレジスタ８に保持
される。ところが、この等化パルス期間は、短いため、
すぐにＨ期間となる。そこで、Ｈ期間となると、逆に−
１加算器２側にセレクタ５が選択され、レジスタ８に保
持されたカウント値は、減算されていく。
クタ５は、＋１加算器１の出力が選択されるので、Ｌの
期間のクロックの発生数だけ＋１加算され続けるため、
そのクロックの発生数のカウンタ値がレジスタ８に保持
される。ところが、この等化パルス期間は、短いため、
すぐにＨ期間となる。そこで、Ｈ期間となると、逆に−
１加算器２側にセレクタ５が選択され、レジスタ８に保
持されたカウント値は、減算されていく。
【００１３】この減算したカウンタ値は、０になると０
デコーダ４で検出し、更に、同期信号がＨ期間の時に
は、セレクタ６が０デコーダ４からの出力を選択し、イ
ンバータ７を介して、レジスタ８のイネーブル端子へ出
力し、レジスタ８の値０を保持し続けるようにする。
デコーダ４で検出し、更に、同期信号がＨ期間の時に
は、セレクタ６が０デコーダ４からの出力を選択し、イ
ンバータ７を介して、レジスタ８のイネーブル端子へ出
力し、レジスタ８の値０を保持し続けるようにする。
【００１４】ところで、この時のレジスタ８の出力の最
大値とコンパレータ９のリファレンスとを比較すると、
最大値がリファレンスまで達していないため、コンパレ
ータ９の出力はＨとなる。
大値とコンパレータ９のリファレンスとを比較すると、
最大値がリファレンスまで達していないため、コンパレ
ータ９の出力はＨとなる。
【００１５】一方、垂直同期パルスのある期間では、垂
直同期パルス期間はＬ期間であるため、セレクタ５は＋
１加算器１の出力を選択し、Ｌ期間中に生ずるクロック
の数だけのカウント値としてレジスタ８に保持される。
そして、切り込みパルスの期間であるＨ期間は、−１加
算器２が選択され、減算されるが、すぐに垂直同期パル
ス期間であるＨ期間となるので、セレクタ５が＋１加算
器１を選択し、加算する。そして、数回この動作を繰り
返す。
直同期パルス期間はＬ期間であるため、セレクタ５は＋
１加算器１の出力を選択し、Ｌ期間中に生ずるクロック
の数だけのカウント値としてレジスタ８に保持される。
そして、切り込みパルスの期間であるＨ期間は、−１加
算器２が選択され、減算されるが、すぐに垂直同期パル
ス期間であるＨ期間となるので、セレクタ５が＋１加算
器１を選択し、加算する。そして、数回この動作を繰り
返す。
【００１６】ところで、レジスタ８へ保持するのに最大
値（ＲＣポイント）を決めており、カウンタ値がそれ以
上にならないようにしている。従って、カウンタ値がＲ
Ｃポイントにくれば、ＲＣデコーダ３が検出し、更に、
同期信号期間がＬ期間であれば、セレクタ６の出力をＲ
Ｃデコーダ３に選択し、インバータ７を介して、レジス
タ８のイネーブル端子に出力し、ＲＣポイント以上のカ
ウント値とならないようにする。
値（ＲＣポイント）を決めており、カウンタ値がそれ以
上にならないようにしている。従って、カウンタ値がＲ
Ｃポイントにくれば、ＲＣデコーダ３が検出し、更に、
同期信号期間がＬ期間であれば、セレクタ６の出力をＲ
Ｃデコーダ３に選択し、インバータ７を介して、レジス
タ８のイネーブル端子に出力し、ＲＣポイント以上のカ
ウント値とならないようにする。
【００１７】この垂直同期パルス期間がある期間でのカ
ウント値とコンパレータ９のリファレンスとを比較する
と、リファレンスよりも高いカウント値である期間は、
コンパレータ９はＬの出力をすることにより、そのＬ期
間が出力垂直同期信号として出力される（図２の（Ｃ）
参照）。
ウント値とコンパレータ９のリファレンスとを比較する
と、リファレンスよりも高いカウント値である期間は、
コンパレータ９はＬの出力をすることにより、そのＬ期
間が出力垂直同期信号として出力される（図２の（Ｃ）
参照）。
【００１８】尚、コンパレータ９のリファレンスは、等
化パルス期間の最大値のカウンタ値よりは高く設定しＲ
Ｃポイントよりは、低く設定していることは言うまでも
ないことである。
化パルス期間の最大値のカウンタ値よりは高く設定しＲ
Ｃポイントよりは、低く設定していることは言うまでも
ないことである。
【００１９】また、このクロック周波数は、例えば、カ
ウント値を垂直同期パルス期間で１００した場合では、
垂直同期パルス期間が約２７μｓであるので、１００カ
ウント／２７μｓ＝３．７０ＭＨｚであればよい。この
ようにクロック周波数は、カウント値を任意に選べば求
めることができるが、通常、デジタル信号処理などにお
いて用いられるクロックは、水平同期周波数もしくは色
副搬送波周波数の整数倍のものが用いられるのでそのク
ロックを利用すれば、新たにクロックを作成する必要も
なくなることは言うまでもないことである。
ウント値を垂直同期パルス期間で１００した場合では、
垂直同期パルス期間が約２７μｓであるので、１００カ
ウント／２７μｓ＝３．７０ＭＨｚであればよい。この
ようにクロック周波数は、カウント値を任意に選べば求
めることができるが、通常、デジタル信号処理などにお
いて用いられるクロックは、水平同期周波数もしくは色
副搬送波周波数の整数倍のものが用いられるのでそのク
ロックを利用すれば、新たにクロックを作成する必要も
なくなることは言うまでもないことである。
【００２０】以上により、垂直同期パルス期間のある期
間に多少ノイズが乗っても、カウンタ値を少し低下させ
るだけで、コンパレータのリファレンスを大きく下回る
ことはないため、安定した垂直同期分離が行える。
間に多少ノイズが乗っても、カウンタ値を少し低下させ
るだけで、コンパレータのリファレンスを大きく下回る
ことはないため、安定した垂直同期分離が行える。
【００２１】
【発明の効果】本発明は、以上の構成により、集積回路
内部で垂直同期分離回路を構成でき、外付け部品をなく
すことができ、また、安定した同期分離を行うことがで
きるという多大な効果がある。
内部で垂直同期分離回路を構成でき、外付け部品をなく
すことができ、また、安定した同期分離を行うことがで
きるという多大な効果がある。
【図１】本発明の実施例を示すブロック図。
【図２】本発明の動作を説明するための波形図。
１ ＋１の加算器 ２ −１の加算器 ３ ＲＣデコーダ ４ ０デコーダ ５ セレクタ ６ セレクタ ７ インバータ ８ レジスタ ９ コンパレータ
Claims (2)
- 【請求項１】 テレビジョン信号の複合同期信号から垂
直同期信号を分離するための垂直同期分離回路であっ
て、 前記複合同期信号から同期信号期間を検出する同期信号
期間検出回路と、 前記同期信号検出回路から出力に基づき水平同期パルス
期間及び等化パルス期間と垂直同期パルス期間には、加
算器でカウント値を加算し、それ以外の期間には、減算
器でカウント値を減算して得られる出力カウント値を選
択出力する選択回路と、 前記選択回路からの出力カウント値を保持し、その出力
カウント値を前記加算器及び減算器へ出力するレジスタ
と、 前記同期信号検出回路から出力に基づき水平同期パルス
期間及び等化パルス期間と垂直同期パルス期間での前記
レジスタの出力カウント値が最大値である場合と、それ
以外の期間で前記レジスタの出力カウント値が０である
場合とを検出し、その場合前記レジスタの値を保持させ
るように指示するための出力を発生する手段と、 前記レジスタの出力カウント値と所定のカウント値とを
比較して垂直同期信号を取り出す手段とを備えてなるこ
とを特徴とする垂直同期分離回路。 - 【請求項２】 テレビジョン信号の複合同期信号から垂
直同期信号を分離するための垂直同期分離回路を備える
映像再生装置であって、 前記複合同期信号から同期信号期間を検出する同期信号
期間検出回路と、 前記同期信号検出回路から出力に基づき水平同期パルス
期間及び等化パルス期間と垂直同期パルス期間には、加
算器でカウント値を加算し、それ以外の期間には、減算
器でカウント値を減算して得られる出力カウント値を選
択出力する選択回路と、 前記選択回路からの出力カウント値を保持し、その出力
カウント値を前記加算器及び減算器へ出力するレジスタ
と、 前記同期信号検出回路から出力に基づき水平同期パルス
期間及び等化パルス期間と垂直同期パルス期間での前記
レジスタの出力カウント値が最大値である場合と、それ
以外の期間で前記レジスタの出力カウント値が０である
場合とを検出し、その場合前記レジスタの値を保持させ
るように指示するための出力を発生する手段と、 前記レジスタの出力カウント値と所定のカウント値とを
比較して垂直同期信号を取り出す手段とからなる垂直同
期分離回路を備えたことを特徴とする映像再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33579493A JPH07203243A (ja) | 1993-12-28 | 1993-12-28 | 垂直同期分離回路及びその垂直同期分離回路を備えた映像再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33579493A JPH07203243A (ja) | 1993-12-28 | 1993-12-28 | 垂直同期分離回路及びその垂直同期分離回路を備えた映像再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07203243A true JPH07203243A (ja) | 1995-08-04 |
Family
ID=18292509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33579493A Pending JPH07203243A (ja) | 1993-12-28 | 1993-12-28 | 垂直同期分離回路及びその垂直同期分離回路を備えた映像再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07203243A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431748B1 (ko) * | 2001-12-24 | 2004-05-17 | 주식회사 하이닉스반도체 | 수직 동기신호 검출기 |
-
1993
- 1993-12-28 JP JP33579493A patent/JPH07203243A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431748B1 (ko) * | 2001-12-24 | 2004-05-17 | 주식회사 하이닉스반도체 | 수직 동기신호 검출기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532749A (en) | Sample rate conversion device for processing non-standard television signal | |
| EP0278708B1 (en) | A signal transient improvement circuit | |
| JPH0851607A (ja) | 映像信号処理器のキャップションライン検出回路 | |
| US4635099A (en) | Apparatus for detecting nonstandard video signals | |
| KR100642083B1 (ko) | 표준ㆍ비표준신호 판정회로 | |
| KR950006356B1 (ko) | 동기회로 | |
| JPH07203243A (ja) | 垂直同期分離回路及びその垂直同期分離回路を備えた映像再生装置 | |
| KR970006790B1 (ko) | 텔레비젼신호처리장치 | |
| US6462789B1 (en) | Circuit and method for generating chrominance lock | |
| US5815214A (en) | Oscillatory signal generator arrangement | |
| JP2619524B2 (ja) | ゴースト検出用基準信号の抽出回路 | |
| KR0123724B1 (ko) | 동기신호 발생장치 및 이를 이용한 영상신호 처리장치 | |
| JP3523147B2 (ja) | 標準・非標準信号判定回路 | |
| JPH08307832A (ja) | スキュー補償及び雑音除去用の映像信号処理装置 | |
| JPH05103345A (ja) | ビデオデイスクプレーヤ | |
| KR950005062B1 (ko) | 텔레비젼 수상기의 주파수 가변 비트 노이즈 제거회로 | |
| JP2997013B2 (ja) | 垂直同期再生回路 | |
| JP2604424B2 (ja) | 同期分離回路 | |
| KR930009182B1 (ko) | 합성영상신호로부터 합성동기신호 및 디지탈데이타 분리시스템 | |
| JP2604420B2 (ja) | 同期分離回路 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JP2953402B2 (ja) | 垂直同期検出回路 | |
| KR960006493A (ko) | 티브이의 고스트 제거 회로 | |
| JPH08280042A (ja) | タイミング発生回路 | |
| JPH06113166A (ja) | 擬似信号除去装置及びテレビジョン受像機 |